JP2728584B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2728584B2 JP2728584B2 JP3304526A JP30452691A JP2728584B2 JP 2728584 B2 JP2728584 B2 JP 2728584B2 JP 3304526 A JP3304526 A JP 3304526A JP 30452691 A JP30452691 A JP 30452691A JP 2728584 B2 JP2728584 B2 JP 2728584B2
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- lead terminal
- semiconductor element
- semiconductor device
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体素子収納用パッケ
ージ内に半導体素子を収容して成る半導体装置の製造方
法に関するものである。
ージ内に半導体素子を収容して成る半導体装置の製造方
法に関するものである。
【０００２】
【従来の技術】従来、コンピューター等の情報処理装置
には半導体素子を半導体素子収納用パッケージ内に気密
に収容した半導体装置が使用されている。
には半導体素子を半導体素子収納用パッケージ内に気密
に収容した半導体装置が使用されている。
【０００３】かかる情報処理装置に使用される半導体装
置はまず、アルミナセラミックス等の電気絶縁材料から
成り、その上面の略中央部に半導体素子を収容するため
の凹部及び該凹部周辺から上面外周縁部にかけて導出さ
れたタングステン、モリブデン、マンガン等の高融点金
属粉末から成る多数のメタライズ配線層を有する絶縁基
体と、半導体素子を外部電気回路に電気的に接続するた
めに前記メタライズ配線層に銀ロウ等のロウ材を介しロ
ウ付けされたコバール金属や４２アロイ等から成る外部
リード端子と、蓋体とから構成される半導体素子収納用
パッケージを準備し、次に前記半導体素子収納用パッケ
ージの絶縁基体の凹部底面に半導体素子をガラス、樹
脂、ロウ材等の接着材を介して載置固定するとともに該
半導体素子の各電極をボンディングワイヤを介してメタ
ライズ配線層に電気的に接続させ、しかる後、前記絶縁
基体と蓋体とから成る容器内部に半導体素子を気密に封
止することによって製作される。
置はまず、アルミナセラミックス等の電気絶縁材料から
成り、その上面の略中央部に半導体素子を収容するため
の凹部及び該凹部周辺から上面外周縁部にかけて導出さ
れたタングステン、モリブデン、マンガン等の高融点金
属粉末から成る多数のメタライズ配線層を有する絶縁基
体と、半導体素子を外部電気回路に電気的に接続するた
めに前記メタライズ配線層に銀ロウ等のロウ材を介しロ
ウ付けされたコバール金属や４２アロイ等から成る外部
リード端子と、蓋体とから構成される半導体素子収納用
パッケージを準備し、次に前記半導体素子収納用パッケ
ージの絶縁基体の凹部底面に半導体素子をガラス、樹
脂、ロウ材等の接着材を介して載置固定するとともに該
半導体素子の各電極をボンディングワイヤを介してメタ
ライズ配線層に電気的に接続させ、しかる後、前記絶縁
基体と蓋体とから成る容器内部に半導体素子を気密に封
止することによって製作される。
【０００４】かかる従来の半導体装置は通常、外部リー
ド端子を外部電気回路基板の配線導体に当接するように
プレス加工法によって、例えばＬ字型に折り曲げ加工す
るとともに半田を予め溶着させておき、外部リード端子
を外部電気回路基板の配線導体上に載置当接させるとと
もに外部リード端子に予め溶着させておいた半田を再溶
融させ、外部リード端子と配線導体とを半田接合させる
ことによって半導体装置を外部電気回路基板上に実装す
るようになっている。
ド端子を外部電気回路基板の配線導体に当接するように
プレス加工法によって、例えばＬ字型に折り曲げ加工す
るとともに半田を予め溶着させておき、外部リード端子
を外部電気回路基板の配線導体上に載置当接させるとと
もに外部リード端子に予め溶着させておいた半田を再溶
融させ、外部リード端子と配線導体とを半田接合させる
ことによって半導体装置を外部電気回路基板上に実装す
るようになっている。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置においては外部リード端子がコバール金
属や４２アロイから成っており、該コバール金属等は表
面の滑りが悪く、そのため外部リード端子を外部電気回
路基板の配線導体に当接させるのにプレス加工法により
所定形状に折り曲げ加工する際、外部リード端子の一部
がプレス加工機に引っ掛かってちぎれてしまい、その結
果、半導体装置の内部に収容している半導体素子を外部
電気回路基板の配線導体に正確、且つ確実に電気的接続
することができないという欠点を有していた。
来の半導体装置においては外部リード端子がコバール金
属や４２アロイから成っており、該コバール金属等は表
面の滑りが悪く、そのため外部リード端子を外部電気回
路基板の配線導体に当接させるのにプレス加工法により
所定形状に折り曲げ加工する際、外部リード端子の一部
がプレス加工機に引っ掛かってちぎれてしまい、その結
果、半導体装置の内部に収容している半導体素子を外部
電気回路基板の配線導体に正確、且つ確実に電気的接続
することができないという欠点を有していた。
【０００６】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は外部リード端子を容易に所定形状に折り
曲げ加工することができ、外部リード端子を外部電気回
路基板の配線導体に確実、強固に接合させるのを可能と
して内部に収容する半導体素子を外部電気回路基板の配
線導体に正確、且つ確実に電気的接続することができる
半導体装置の製造方法を提供することにある。
で、その目的は外部リード端子を容易に所定形状に折り
曲げ加工することができ、外部リード端子を外部電気回
路基板の配線導体に確実、強固に接合させるのを可能と
して内部に収容する半導体素子を外部電気回路基板の配
線導体に正確、且つ確実に電気的接続することができる
半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は外表面に外部リード端子が取着された容器の内
部に半導体素子を収容するとともに該半導体素子の電極
を前記外部リード端子に電気的に接続した半導体装置を
準備し、前記半導体装置の外部リード端子表面に錫から
成る金属層を被着させ、次に前記外部リード端子をプレ
ス加工法により折り曲げ加工し、最後に前記錫の金属層
を被着させた外部リード端子の表面に半田を溶着させる
ことを特徴とするものである。
造方法は外表面に外部リード端子が取着された容器の内
部に半導体素子を収容するとともに該半導体素子の電極
を前記外部リード端子に電気的に接続した半導体装置を
準備し、前記半導体装置の外部リード端子表面に錫から
成る金属層を被着させ、次に前記外部リード端子をプレ
ス加工法により折り曲げ加工し、最後に前記錫の金属層
を被着させた外部リード端子の表面に半田を溶着させる
ことを特徴とするものである。
【０００８】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。
る。
【０００９】図1 は本発明の製造方法によって製作され
た半導体装置の一実施例を示し、半導体装置Ａは半導体
素子収納用パッケージの絶縁基体１と蓋体２とで構成さ
れる容器３内に半導体素子４を気密に収容するとともに
該半導体素子４の各電極を容器３に取着させた外部リー
ド端子５に電気的に接続させて製作されている。
た半導体装置の一実施例を示し、半導体装置Ａは半導体
素子収納用パッケージの絶縁基体１と蓋体２とで構成さ
れる容器３内に半導体素子４を気密に収容するとともに
該半導体素子４の各電極を容器３に取着させた外部リー
ド端子５に電気的に接続させて製作されている。
【００１０】前記半導体素子収納用パッケージの容器３
を構成する絶縁基体１は酸化アルミニウム質焼結体、ム
ライト質焼結体、窒化アルミニウム質焼結体、炭化珪素
質焼結体等の電気絶縁材料から成り、その上面中央部に
は半導体素子４を載置固定するための凹部1aが形成され
ており、該凹部1a底面に半導体素子4 が接着剤を介し載
置固定されている。
を構成する絶縁基体１は酸化アルミニウム質焼結体、ム
ライト質焼結体、窒化アルミニウム質焼結体、炭化珪素
質焼結体等の電気絶縁材料から成り、その上面中央部に
は半導体素子４を載置固定するための凹部1aが形成され
ており、該凹部1a底面に半導体素子4 が接着剤を介し載
置固定されている。
【００１１】前記絶縁基体1 は例えば、酸化アルミニウ
ム質焼結体から成る場合、アルミナ(Al 2 O 3 ) 、シリ
カ(Si O 2 ) 、マグネシア(MgO) 、カルシア(CaO) 等の
原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状
となすとともにこれを従来周知のドクターブレード法を
採用することによってセラミックグリーンシート( セラ
ミック生シート) を得、しかる後、前記セラミックグリ
ーンシートに適当な打ち抜き加工法を施すとともにこれ
を複数枚積層し、高温( 約1600℃) の温度で焼成するこ
とによって製作される。
ム質焼結体から成る場合、アルミナ(Al 2 O 3 ) 、シリ
カ(Si O 2 ) 、マグネシア(MgO) 、カルシア(CaO) 等の
原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状
となすとともにこれを従来周知のドクターブレード法を
採用することによってセラミックグリーンシート( セラ
ミック生シート) を得、しかる後、前記セラミックグリ
ーンシートに適当な打ち抜き加工法を施すとともにこれ
を複数枚積層し、高温( 約1600℃) の温度で焼成するこ
とによって製作される。
【００１２】また前記絶縁基体1 は凹部1a周辺から外周
縁にかけて複数のメタライズ配線層6 が被着されてお
り、該メタライズ配線層6 の凹部1a周辺部には半導体素
子4 の各電極がボンディングワイヤ7 を介して電気的に
接続され、また絶縁基体1 の外周縁には外部リード端子
5 が銀ロウ等のロウ材を介して取着されている。
縁にかけて複数のメタライズ配線層6 が被着されてお
り、該メタライズ配線層6 の凹部1a周辺部には半導体素
子4 の各電極がボンディングワイヤ7 を介して電気的に
接続され、また絶縁基体1 の外周縁には外部リード端子
5 が銀ロウ等のロウ材を介して取着されている。
【００１３】前記メタライズ配線層6 はタングステン、
モリブデン、マンガン等の高融点金属粉末から成り、タ
ングステン等の高融点金属粉末に適当な有機溶剤、溶媒
を添加混合して得た金属ペーストを絶縁基体1 となるセ
ラミックグリーンシートの表面に予め従来周知のスクリ
ーン印刷法等の厚膜手法を採用し印刷塗布しておくこと
によって絶縁基体1 の凹部1a周辺から外周縁にかけて被
着される。
モリブデン、マンガン等の高融点金属粉末から成り、タ
ングステン等の高融点金属粉末に適当な有機溶剤、溶媒
を添加混合して得た金属ペーストを絶縁基体1 となるセ
ラミックグリーンシートの表面に予め従来周知のスクリ
ーン印刷法等の厚膜手法を採用し印刷塗布しておくこと
によって絶縁基体1 の凹部1a周辺から外周縁にかけて被
着される。
【００１４】尚、前記メタライズ配線層6 はその露出す
る外表面にニッケル、金等の耐蝕性に優れ、且つ良導電
性である金属を1.0 乃至20.0μm の厚みにメッキ法によ
り層着させておけば、メタライズ配線層6 の酸化腐食を
有効に防止することができるとともにメタライズ配線層
6とボンディングイヤ7 との接続及びメタライズ配線層6
への外部リード端子5 の取着を極めて強固なものとな
すことができる。従って、メタライズ配線層6 はその露
出する外表面にニッケル、金等の耐蝕性に優れ、且つ良
導電性である金属を1.0 乃至20.0μm の厚みに層着させ
ておくことが好ましい。
る外表面にニッケル、金等の耐蝕性に優れ、且つ良導電
性である金属を1.0 乃至20.0μm の厚みにメッキ法によ
り層着させておけば、メタライズ配線層6 の酸化腐食を
有効に防止することができるとともにメタライズ配線層
6とボンディングイヤ7 との接続及びメタライズ配線層6
への外部リード端子5 の取着を極めて強固なものとな
すことができる。従って、メタライズ配線層6 はその露
出する外表面にニッケル、金等の耐蝕性に優れ、且つ良
導電性である金属を1.0 乃至20.0μm の厚みに層着させ
ておくことが好ましい。
【００１５】また前記メタライズ配線層6 に取着される
外部リード端子5 はコバール金属(Fe-Ni-Co 合金) や42
アロイ(Fe-Ni合金) 等の金属から成り、その一端を外部
電気回路基板の配線導体に接続することによって内部に
収容する半導体素子4 を外部電気回路に電気的に接続す
る作用を為す。
外部リード端子5 はコバール金属(Fe-Ni-Co 合金) や42
アロイ(Fe-Ni合金) 等の金属から成り、その一端を外部
電気回路基板の配線導体に接続することによって内部に
収容する半導体素子4 を外部電気回路に電気的に接続す
る作用を為す。
【００１６】前記外部リード端子5 はその一端が外部電
気回路基板の配線導体に当接するようＬ字型に折り曲げ
加工されており、該外部リード端子5 の折り曲げ加工は
従来周知のプレス加工法を採用することによって行われ
ている。
気回路基板の配線導体に当接するようＬ字型に折り曲げ
加工されており、該外部リード端子5 の折り曲げ加工は
従来周知のプレス加工法を採用することによって行われ
ている。
【００１７】尚、この場合、前記外部リード端子5 には
予めその表面に錫から成る金属層8が被着されており、
該錫から成る金属層8 によって折り曲げ加工が極めて容
易なものとなっている。
予めその表面に錫から成る金属層8が被着されており、
該錫から成る金属層8 によって折り曲げ加工が極めて容
易なものとなっている。
【００１８】また前記外部リード端子5 はその表面に更
に半田9 が予め被着されており、外部リード端子5 を外
部電気回路基板の配線導体に接合させる際、その接合の
作業性を容易なものとしている。
に半田9 が予め被着されており、外部リード端子5 を外
部電気回路基板の配線導体に接合させる際、その接合の
作業性を容易なものとしている。
【００１９】前記絶縁基体1 はまたその上面に蓋体2 が
封止材を介して接合され、これによって絶縁基体1 と蓋
体2 とから成る容器3 の内部に半導体素子4 が気密に封
止され、半導体装置となる。
封止材を介して接合され、これによって絶縁基体1 と蓋
体2 とから成る容器3 の内部に半導体素子4 が気密に封
止され、半導体装置となる。
【００２０】前記蓋体は酸化アルミニウム質焼結体等の
電気絶縁材料やコバール金属等の金属材料からなり、樹
脂、ガラス、ロウ材等の封止材を介して絶縁基体1 の上
面に、該絶縁基体1 に設けた凹部1aを塞ぐようにして接
合される。
電気絶縁材料やコバール金属等の金属材料からなり、樹
脂、ガラス、ロウ材等の封止材を介して絶縁基体1 の上
面に、該絶縁基体1 に設けた凹部1aを塞ぐようにして接
合される。
【００２１】次に上述の半導体装置の製造方法について
図2(a)乃至(d) に基づき説明する。
図2(a)乃至(d) に基づき説明する。
【００２２】まず図2(a)に示す如く、絶縁基体1 と蓋体
2とから成る容器3 より外部リード端子5 を外側に水平
に延出せた半導体素子収納用パッケージの内部に半導体
素子4 を気密封止するとともに該半導体素子4 の各電極
をボンディングワイヤ7 を介して外部リード端子5 の一
端に電気的に接続させ、半導体装置を準備する。
2とから成る容器3 より外部リード端子5 を外側に水平
に延出せた半導体素子収納用パッケージの内部に半導体
素子4 を気密封止するとともに該半導体素子4 の各電極
をボンディングワイヤ7 を介して外部リード端子5 の一
端に電気的に接続させ、半導体装置を準備する。
【００２３】前記半導体素子収納用パッケージは前述の
材料、方法によって製作され、また半導体素子収納用パ
ッケージ内部への半導体素子4 の気密封止も前述の方法
と同様の方法よって行われる。
材料、方法によって製作され、また半導体素子収納用パ
ッケージ内部への半導体素子4 の気密封止も前述の方法
と同様の方法よって行われる。
【００２４】次に前記半導体装置は図2(b)に示す如く、
外部リード端子5 の露出表面に錫から成る金属層8 が被
着される。
外部リード端子5 の露出表面に錫から成る金属層8 が被
着される。
【００２５】前記錫から成る金属層8 は錫自体が極めて
滑りやすい材料であるため後述する外部リード端子5 を
プレス加工法により折り曲げ加工する際、外部リード端
子5の一部がプレス加工機に引っ掛かってちぎれること
はなく、極めて容易に所定形状に折り曲げられる。
滑りやすい材料であるため後述する外部リード端子5 を
プレス加工法により折り曲げ加工する際、外部リード端
子5の一部がプレス加工機に引っ掛かってちぎれること
はなく、極めて容易に所定形状に折り曲げられる。
【００２６】また前記金属層8 は錫から成っており、錫
は半田と極めて馴染みがよいため外部リード端子5 に該
外部リード端子5 を外部電気回路基板の配線導体に接合
させるための半田を予め溶着させる際、外部リード端子
5 の表面には半田が均一厚みで、且つ強固に溶着する。
は半田と極めて馴染みがよいため外部リード端子5 に該
外部リード端子5 を外部電気回路基板の配線導体に接合
させるための半田を予め溶着させる際、外部リード端子
5 の表面には半田が均一厚みで、且つ強固に溶着する。
【００２７】尚、前記錫から成る金属層8 は従来周知の
メッキ方法を採用することによって外部リード端子5 の
表面に被着され、例えば、外部リード端子5 を硫酸第1
錫30.0乃至50.0グラム/ リットル、硫酸40.0乃至80.0グ
ラム/ リットル、クレゾールスルホン酸30.0乃至60.0グ
ラム/ リットル、β- ナフトール0.5 乃至1.0 グラム/
リットル等から成る錫メッキ浴中に浸漬しながら所定の
メッキ電力を所定時間印加することによって外部リード
端子5 の表面に被着される。
メッキ方法を採用することによって外部リード端子5 の
表面に被着され、例えば、外部リード端子5 を硫酸第1
錫30.0乃至50.0グラム/ リットル、硫酸40.0乃至80.0グ
ラム/ リットル、クレゾールスルホン酸30.0乃至60.0グ
ラム/ リットル、β- ナフトール0.5 乃至1.0 グラム/
リットル等から成る錫メッキ浴中に浸漬しながら所定の
メッキ電力を所定時間印加することによって外部リード
端子5 の表面に被着される。
【００２８】また前記錫から成る金属層8 はその層厚を
3.0 μm 以上としておくと外部リード端子5 のプレス加
工機による折り曲げ加工が極めて容易となるとともに外
部リード端子5 への半田の溶着が良好となる。従って外
部リード端子5 の表面に被着させる錫から成る金属層8
はその層厚を3.0 μm 以上としておくことが好ましい。
3.0 μm 以上としておくと外部リード端子5 のプレス加
工機による折り曲げ加工が極めて容易となるとともに外
部リード端子5 への半田の溶着が良好となる。従って外
部リード端子5 の表面に被着させる錫から成る金属層8
はその層厚を3.0 μm 以上としておくことが好ましい。
【００２９】次に前記表面に錫から成る金属層8 が被着
された外部リード端子5 は図2(c)に示す如く、プレス加
工機Ｐによって外部リード端子５の一端側を外部電気回
路基板の配線導体と当接し易いような形状、例えばＬ字
型に折り曲げられる。
された外部リード端子5 は図2(c)に示す如く、プレス加
工機Ｐによって外部リード端子５の一端側を外部電気回
路基板の配線導体と当接し易いような形状、例えばＬ字
型に折り曲げられる。
【００３０】尚、この場合、外部リード端子５の表面に
は滑りやすい錫から成る金属層８が被着されているた
め、外部リード端子５を折り曲げ加工する際、外部リー
ド端子５の一部がプレス加工機に引っ掛かることはな
く、その結果、外部リード端子５をちぎれの発生を皆無
として所定形状に容易に折り曲げることが可能となる。
は滑りやすい錫から成る金属層８が被着されているた
め、外部リード端子５を折り曲げ加工する際、外部リー
ド端子５の一部がプレス加工機に引っ掛かることはな
く、その結果、外部リード端子５をちぎれの発生を皆無
として所定形状に容易に折り曲げることが可能となる。
【００３１】次に前記外部リード端子５の一端が折り曲
げ加工された半導体装置は次に、外部リード端子５の表
面に半田9 が溶着されて図2(d)に示す如く、最終製品と
しての半導体装置となる。
げ加工された半導体装置は次に、外部リード端子５の表
面に半田9 が溶着されて図2(d)に示す如く、最終製品と
しての半導体装置となる。
【００３２】前記半田9 は外部リード端子5 を外部電気
回路基板の配線導体に接合させる際、その接合の作業性
を容易とするためのものであり、錫から成る金属層8 を
被着させた外部リード端子5 を溶融半田浴の中に浸漬さ
せることによって外部リード端子5 の表面に溶着され
る。この場合、外部リード端子5 の表面には半田と馴染
みがよい錫から成る金属層8 が被着されているため外部
リード端子5 の表面には半田9 が均一厚みで、且つ強固
に溶着する。
回路基板の配線導体に接合させる際、その接合の作業性
を容易とするためのものであり、錫から成る金属層8 を
被着させた外部リード端子5 を溶融半田浴の中に浸漬さ
せることによって外部リード端子5 の表面に溶着され
る。この場合、外部リード端子5 の表面には半田と馴染
みがよい錫から成る金属層8 が被着されているため外部
リード端子5 の表面には半田9 が均一厚みで、且つ強固
に溶着する。
【００３３】かかる製造方法によって得られた半導体装
置は外部リード端子5 を外部電気回路基板の配線導体上
に載置当接させるとともに外部リード端子5 に予め溶着
させておいた半田9 を再溶融させ、外部リード端子5 と
配線導体とを半田接合させることによって外部電気回路
基板上に実装される。
置は外部リード端子5 を外部電気回路基板の配線導体上
に載置当接させるとともに外部リード端子5 に予め溶着
させておいた半田9 を再溶融させ、外部リード端子5 と
配線導体とを半田接合させることによって外部電気回路
基板上に実装される。
【００３４】
【発明の効果】本発明の半導体装置の製造方法によれば
外部リード端子の表面に滑りのよい錫から成る金属層を
被着させたことから外部リード端子をプレス加工機で所
定形状に折り曲げ加工する際、外部リード端子の一部が
プレス加工機に引っ掛かってちぎれることは無く、外部
リード端子を所定形状に極めて容易に折り曲げ加工する
ことが可能となる。
外部リード端子の表面に滑りのよい錫から成る金属層を
被着させたことから外部リード端子をプレス加工機で所
定形状に折り曲げ加工する際、外部リード端子の一部が
プレス加工機に引っ掛かってちぎれることは無く、外部
リード端子を所定形状に極めて容易に折り曲げ加工する
ことが可能となる。
【００３５】また外部リード端子5 に半田を予め溶着さ
せる際、外部リード端子の表面に錫から成る金属層が被
着されているため半田の溶着が強固で、且つ均一厚みと
なすこともできる。
せる際、外部リード端子の表面に錫から成る金属層が被
着されているため半田の溶着が強固で、且つ均一厚みと
なすこともできる。
【図１】本発明の製造方法によって製作される半導体装
置の一実施例を示す断面図である。
置の一実施例を示す断面図である。
【図２】（ａ）乃至（ｄ）は本発明の製造方法を説明す
るための各工程毎の断面図である。
るための各工程毎の断面図である。
１・・・・・絶縁基体 ２・・・・・蓋体 ３・・・・・容器 ４・・・・・半導体素子 ５・・・・・外部リード端子 ６・・・・・メタライズ配線層 ８・・・・・錫から成る金属層 ９・・・・・半田 Ａ・・・・・半導体装置 Ｐ・・・・・プレス加工機
Claims (1)
- 【請求項１】外表面に外部リード端子が取着された容器
の内部に半導体素子を収容するとともに該半導体素子の
電極を前記外部リード端子に電気的に接続した半導体装
置を準備し、 前記半導体装置の外部リード端子表面に錫から成る金属
層を厚さ３．０μｍ以上に被着させ、 次に前記外部リード端子をプレス加工法により折り曲げ
加工し、 しかる後に前記錫の金属層を被着させた外部リード端子
の表面に半田を溶着させることを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3304526A JP2728584B2 (ja) | 1991-11-20 | 1991-11-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3304526A JP2728584B2 (ja) | 1991-11-20 | 1991-11-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05144987A JPH05144987A (ja) | 1993-06-11 |
| JP2728584B2 true JP2728584B2 (ja) | 1998-03-18 |
Family
ID=17934077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3304526A Expired - Fee Related JP2728584B2 (ja) | 1991-11-20 | 1991-11-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2728584B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187654A (ja) * | 1987-01-30 | 1988-08-03 | Furukawa Electric Co Ltd:The | 電子部品用リ−ドフレ−ム |
| JPS63310147A (ja) * | 1987-06-12 | 1988-12-19 | Nec Kyushu Ltd | 半導体装置の製造方法 |
-
1991
- 1991-11-20 JP JP3304526A patent/JP2728584B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05144987A (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11126847A (ja) | 電子部品収納用パッケージ | |
| JP2728584B2 (ja) | 半導体装置の製造方法 | |
| JP2750253B2 (ja) | 半導体装置 | |
| JP2750248B2 (ja) | 半導体素子収納用パッケージ | |
| JP4034912B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05160284A (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08115990A (ja) | 半導体素子収納用パッケージ | |
| JP3309045B2 (ja) | リード付き電子部品 | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08125049A (ja) | 半導体素子収納用パッケージ | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP2565037Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3393784B2 (ja) | 電子部品収納用パッケージ | |
| JPH08227947A (ja) | 半導体素子収納用パッケージ | |
| JPH05326748A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |