JPS63187654A - 電子部品用リ−ドフレ−ム - Google Patents

電子部品用リ−ドフレ−ム

Info

Publication number
JPS63187654A
JPS63187654A JP1979387A JP1979387A JPS63187654A JP S63187654 A JPS63187654 A JP S63187654A JP 1979387 A JP1979387 A JP 1979387A JP 1979387 A JP1979387 A JP 1979387A JP S63187654 A JPS63187654 A JP S63187654A
Authority
JP
Japan
Prior art keywords
alloy
layer
thickness
lead frame
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1979387A
Other languages
English (en)
Inventor
Shoji Shiga
志賀 章二
Toru Tanigawa
徹 谷川
Masaaki Kurihara
正明 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP1979387A priority Critical patent/JPS63187654A/ja
Publication of JPS63187654A publication Critical patent/JPS63187654A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体などの電子部品の実装に用いるリードフ
レームの改良に関する。
〔従来の技術] 一般にトランジスタ、IC,LSl、、CCD。
LEDなどの電子部品の実装にはリードフレームが用い
られている。
リードフレームは第1図に平面図の一例を、第2図に断
面−の他の一例を示すように、Siチップ4を搭載する
タブ5の周囲にインナーリード6を設け、その外側にア
ウターリード7が設けられたもので、タブ5に接着剤ま
たはろう材からなる接合剤8を介してSiチップ4をグ
イボンドし、Siチップ4上に形成した電極バンド9と
インナーリード6をAuなどの細線10によりワイヤー
ボンドしたのち、レジンによりモールド11封止してお
り、タイバー12カツト、パリとりのあと露出するアウ
ターリード7に半田付けのためのSnまたは5n−Pb
合金の被覆を行っている。この被覆厚さはSEMI規格
G 20−84に5n以上と規定されている。またワイ
ヤーボンドするタブ5およびインナーリード6先端には
酸化防止のためAgなどの貴金属が3〜5μの厚さにス
ポットメッキされている。
このようなリードフレームは通常金属板条材よリブンス
加工やエンチングによって成型されるもので、金属基材
にはCu、−Fe、Cu−5n、Cu−3n−CrSC
u−Ti−NiSCu −N i −S nなどのCu
合金やFe−Ni合金(42Alloy )が用いられ
ている。
〔発明が解決しようとする問題点〕
半導体などの電子部品の組立て工程は、素子搭載・ワイ
ヤーボンディング・モールド封止・アウターリード被覆
の順で行われている。
上記においてアウターリードの被覆はホントディップも
しくは電気メッキによって行われるが、前者の場合は2
40〜300’Cに加熱されるのでヒートショックを受
けてモールドとリードフレーム基体(以下基体と略記)
との間に細隙が生じ、また後者の場合は、アルカリや酸
性薬液に長時間浸漬されるのでモールド内へイオンが侵
入して、いずれの場合も部品の信頬性が低下する。
このようなことから工程の最初にアウターリード被覆を
行う方法がとられているが、この場合は、あとに行われ
る実装工程での加熱によってアウターリードの被覆層が
、融解流出したり、基体のCuと反応して劣化し酸化す
るなどの問題が生じている。
上記問題のうち前者はペーストダイボンディング、超音
波併用熱圧着ワイヤーボンディング、低温成型性レジン
モールドなどの採用により実装温度を180〜310’
C以下に低温化して解決されているが、後者は、基体成
分のCuなどと8口が拡散反応してCu、SnsやCu
、SnなどのCu−3n化合物層を生成し、その一部が
表層に達しCuの酸化を招きデウェノティングによる半
田濡れ不良を惹きおこすもので、被覆層の厚さを10μ
以上に厚<シて対処しているがコスト的に不利な状況に
ある。
〔問題点を解決するだめの手段] 本発明はかかる状況に鑑みなされたものでその目的とす
るところは、半田付は性に優れ、信頼性の高い電子部品
用リードフレームを廉価に提供することにある。即ち本
発明はアウターリードにSnまたはSn合金が1n以上
の厚さに被覆され(以下下層と略記)、その上にAu、
Pd、Ag、Inまたはこれらの合金の少なくとも1種
が0.03μ以上の厚さに被覆され(以下上層と略記)
たことを特徴とする。
上記において下層金属はSn以外に5n−Pb。
5n−Pb−5b、、5n−Zn、5n−Pb−Cu、
Sn−Pb−Agなどの合金が有用である。
これら金属または合金の被覆方法は電気メッキがもっと
も実用的であるがホントディップ、蒸着、ベースト溶射
なども有用である。
上層金属はAu、Pd、AgS Inの外にAg−Pd
、Ag−3n、Ag−Zn、Ag−1n。
Ag−3b、Ag−3e、AB−Ni−Co。
Au−Co5Pd−Ni、Pd−Co、、Pd −Co
−Ni、In−Zn、、In−1”bなどの合金が有用
である。
基体にNi、、Co、、Cuなどを下地メンキしておい
ても差支えない。
〔作用] 本発明では基体上に下層その上に上層が被覆されるが、
これらの被覆層の作用効果を図を参照して説明する。第
1図は本発明の一例を示すアウターリードの部分断面図
でaは実装前、bは実装後のものである。
下層2に含有されるSnは耐酸化性に優れ、基体1の酸
化を防止する作用がある。特にPbを55〜98−t%
(以下%と略記)含有する5n−Pb合金はその作用が
顕著にあられれる。
即ち実装時の加熱により5n−Pb合金のSn分が基体
1′のCuと反応してCu b S n s、CuxS
nなどのCu−3n化合物層2′を形成し、残りのPb
分はPbリッチ層2″として上記のCu−5n化合物層
2′の上を覆う。このPbす・7チ層2″はPbまたは
微星のSnを含有するα相からなりCuの拡散を抑える
バリヤーの作用をし、この作用によりCuとSnの反応
が緩慢になり、Cu・Sn化合物の影響が表面に及んで
基体1′が酸化するようなことがなくなる。更にこのP
bリンチ層2″は基体1′と上層3′との反応を抑える
作用もある。
これらの作用は、5n−Pb合金層のPbが55〜98
%の範囲内にありその厚さが1μ以上の場合に十分に発
現されるもので、実用上2〜7μの厚さが望ましい。
上層3′に被覆される金属は、Snと同等以上に耐酸化
性に優れ且つ基体1′からのCu、、’Ji、Crなど
の拡散を抑える働きがあるので、実装条件が高温長時間
の場合でも最外層は非酸化性の状態に保たれ良好な半田
濡れ性が1丁られる。上層金属としては、特にAgまた
はAg合金がもっとも有効に作用する。
この上層の厚さは0.03μ未満では、その効果が十分
に発現されず、1μを超えるとコスト的に不下りであり
、実用上は0.03〜1μ、特に0.05〜0.5μが
望ましい。
本発明において下層をレジンモールド内に0.1〜2 
mmの長さくい込ませておくと、モールド封止の際、軟
質金属からなる下層が一種のバッキングの働きをして、
モールド金型とリードフレームとの密着性を高めて、レ
ジンの流出を阻止しハリの発生を抑える。
上記においてくい込ませる長さが0 、1 +nm未:
青では、バッキングの効果が十分でなく、2 +nmを
超えると半田付けの際この部分が融解流出して、リード
とモールド間に隙間が生しることがあるので好ましくな
い。但しPbを多量に含有するSn合金においては融点
が高いこともあって上記のような恐れはほとんどおこら
ない。
上層金属をインナーリードにも被覆しておくと、インナ
ーリードが実装時の加熱で酸化することがなくなり、ボ
ンディングのためのAu、Agなどをスポットメッキす
る必要がなくなる。更にインナーリードが酸化して厚い
脆いスケールが生成してリードとモールド間に隙間を生
じる恐れもなくなる。
上記のように本発明によれば、半田付は性や信頼性が向
上する(よかに、被覆厚さを薄くでき、またレジンのパ
リとりが省略され、更にAu、、Agなどのスポットメ
ッキが不要になるなど工程の短縮、簡易化がはかれ且つ
経済的である。
〔実施例] 以下に本発明を実施例により詳細に説明する。
Cu−2%S n−0,15%Cr合金条(0,25+
nmt)から第1図に示す形状のDIP型リードフレー
ムをプレス成形した。このリードフレームのタブ5およ
びインナーリード6先端には常法により厚さ2.5μの
Agをスポット状に被覆した。次いでタイバー12より
IIIII11内側のインナーリード6およびダブ5を
軟質ゴムを圧接してマスキングしておいて、アウターリ
ード7にのみ5n−Pt+合金を電気メッキし、更にこ
の上にAg、Au、Pdなどを電気メッキして第1表に
示す種々のサンプルを作成した。
上記サンプルのタブ5にSiチップ4をAg粉入りエポ
キシ接着剤でグイボンドし、175°C15分間大気加
熱してキュアーし、次いで205゛cで1分間加熱して
25μφのAu細yA10をボンディングした。このあ
とタブ5とインナーリー)′6をエポキシのトランスフ
ァーモールドにより 175°Cで約3分間かけて封止
した。タイバー】2カント後レジンモールド11のパリ
とりを行いリード成型した。
上記サンプルおよびこれを更に125°Cで24時間エ
ージング処理したものについて半田濡れ性と故障率を測
定した。
半田濡れ性はRAM型フランクス(ムラタ製作所製ソル
ダーライトXA−100)を用い、240’Cの共晶半
田浴に3秒間ディンプして半田付着面積を求め測定した
故障率はブレンジャークンカーを用い131“0750
時間保持してからICテスターによりチェフクした。
結果は第1表に従来品と併記して示した。
従来品はモールド後電気メッキしたちのり19)とリー
ド成型後半田ポソトディンブ処理したちの(20)の2
通りについて示した。
第1表より明らかなように、本発明品(1〜13)は、
半田濡れ性がエージングの有無にかかわらず90%以上
で、故障Oの(でれたものである。メッキP1さが同等
のもの(1〜7)の中では、Pbが55〜98%の範囲
に含有されるSn合金(5〜7)が半田濡れ性に特に優
れていてエージング後も低下することがない。
比鮫品において、下層の厚さが1μ未満のもの(14)
は半田濡れ性が劣っており、上層の厚さが0.03μ未
満のもの(15,16) はエージング後の半田濡れ性
が低い。
下層のレジンモールドへのくい込みが21T1mを超え
るもの(17)は耐湿性が低いため故障率が高い。
レジンモールドへのくい込みがOのものく18)は、モ
ールドのパリが多発しこれを水ジェントで除去したため
、組立てに通常の倍の時間を要した。また水ジェントに
よってメッキ層の一部が機械的1員傷をうけたため半田
濡れ性が低下し、またパリの多発に起因してリードフレ
ームとモールド間に隙間を生じ故障率も増加した。
従来品(19,20)は半田濡れ性は優れているが、被
覆層が厚いためリードフレームとモールド間に隙間を生
して故障率が増加した。
尚不実施例で用いたメッキ条件は次の通りである。
5n−Pbメンキ:浴組成 S n (B F、h  
10〜300g/41!  Pb(BF、)、   0
〜400g#!HBF4  0〜100g#2  H,
BO430g/ l  ニカワ2.1g/ l  β−
ナフトール1.4g/ l 、浴温 15°C1電流宋
度(以下Dkと略記)  3.5A/dm”。
A gメッキ:浴組成 AgCN  4.5g/βK 
CN  29g/ l  K 2C0315g/ l 
浴温 18°C,Dk  3.5A/dm1゜Auメン
キ:浴組成 日本エンゲルハード社?’U N−200
浴 PH5,5、浴温 25°c1摺電圧5■。
P d −2ON iメンキ;浴組成 8進化成製PN
P−80PH9,0、浴温30°c1Dk  1.0A
/dm2゜ Inメソキニ浴祖成 1 n (B Fa)z   2
30g/6H:1B03  30g/P、(NHa)B
F450g/lPH1,0、浴温25°C、Dk  5
 A/dm”。
[発明の効果〕 以上述べたように、本発明の電子813品リードフレー
ムによれば、電子部品の製造工程が短縮・簡易化され、
また電子部品の半田付は性ならびに倍額性が向上するの
で、半導体装置をはじめ抵抗アレー、コンデンサ、セン
サーなどのリードフレームを用いる電子部品に広く使用
でき、工業上顕著な効果を奏する。
【図面の簡単な説明】
第1図は本発明の電子部品リードフレームのアウターリ
ードの部分断面図で同図aは実装置il、同図すは実装
後のもの、第2図はリードフレームの一例を示す平面図
、第3図はリードフレームの他の一例を示す断面図であ
る。

Claims (4)

    【特許請求の範囲】
  1. (1)アウターリードにSnまたはSn合金が1μ以上
    の厚さに被覆され、その上にAu、Pd、Ag、Inま
    たはこれらの合金の少なくとも1種が0.03μ以上の
    厚さに被覆されていることを特徴とする電子部品用リー
    ドフレーム。
  2. (2)SnまたはSn合金がレジンモールド内に0.1
    〜2mmくい込んで被覆されていることを特徴とする特
    許請求の範囲第1項記載の電子部品用リードフレーム。
  3. (3)Au、Pd、Ag、Inまたはこれらの合金の少
    なくとも1種がインナーリードにも被覆されていること
    を特徴とする特許請求の範囲第1、2項いずれかに記載
    の電子部品用リードフレーム。
  4. (4)Sn合金が、Pbを55〜98wt%含有し残部
    がSnからなる合金であることを特徴とする特許請求の
    範囲第1、2、3項いずれかに記載の電子部品用リード
    フレーム。
JP1979387A 1987-01-30 1987-01-30 電子部品用リ−ドフレ−ム Pending JPS63187654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1979387A JPS63187654A (ja) 1987-01-30 1987-01-30 電子部品用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1979387A JPS63187654A (ja) 1987-01-30 1987-01-30 電子部品用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS63187654A true JPS63187654A (ja) 1988-08-03

Family

ID=12009221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1979387A Pending JPS63187654A (ja) 1987-01-30 1987-01-30 電子部品用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS63187654A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990006593A1 (en) * 1988-12-07 1990-06-14 Tribotech Tape automated bonded lead package and reusable transport tape for use therewith
JPH04115558A (ja) * 1990-09-05 1992-04-16 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
JPH0513638A (ja) * 1991-07-02 1993-01-22 Nec Kyushu Ltd 半導体装置
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
JPH05144987A (ja) * 1991-11-20 1993-06-11 Kyocera Corp 半導体装置の製造方法
JPH08111484A (ja) * 1993-04-10 1996-04-30 W C Heraeus Gmbh リードフレーム
US6478944B1 (en) 1999-05-07 2002-11-12 Nishihara Rikoh Corporation Functional Sn-Bi alloy plating using a substitute material for Pb
JP2010084228A (ja) * 2008-10-02 2010-04-15 Kyowa Densen Kk リードフレーム材、それを用いた半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990006593A1 (en) * 1988-12-07 1990-06-14 Tribotech Tape automated bonded lead package and reusable transport tape for use therewith
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
JPH04115558A (ja) * 1990-09-05 1992-04-16 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
JPH0513638A (ja) * 1991-07-02 1993-01-22 Nec Kyushu Ltd 半導体装置
JPH05144987A (ja) * 1991-11-20 1993-06-11 Kyocera Corp 半導体装置の製造方法
JPH08111484A (ja) * 1993-04-10 1996-04-30 W C Heraeus Gmbh リードフレーム
US6478944B1 (en) 1999-05-07 2002-11-12 Nishihara Rikoh Corporation Functional Sn-Bi alloy plating using a substitute material for Pb
US6790333B2 (en) 1999-05-07 2004-09-14 Nishihara Rikoh Corporation Functional alloy plating using substitute bonding material for Pb and electronic component to be mounted to which the functional alloy plating is applied
US6875332B2 (en) 1999-05-07 2005-04-05 Nishihara Rikoh Corporation Functional alloy plating using substitute bonding material for Pb and electronic component to be mounted to which the functional alloy plating is applied
JP2010084228A (ja) * 2008-10-02 2010-04-15 Kyowa Densen Kk リードフレーム材、それを用いた半導体装置

Similar Documents

Publication Publication Date Title
US5360991A (en) Integrated circuit devices with solderable lead frame
KR100381302B1 (ko) 반도체 장치 및 그 제조방법
US6194777B1 (en) Leadframes with selective palladium plating
KR0183645B1 (ko) 다층 구조의 도금층을 구비한 반도체 리드 프레임
KR100318818B1 (ko) 리드프레임에대한보호피막결합
US6713852B2 (en) Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
JP2543619B2 (ja) 半導体装置用リ―ドフレ―ム
US7148085B2 (en) Gold spot plated leadframes for semiconductor devices and method of fabrication
US6583500B1 (en) Thin tin preplated semiconductor leadframes
US6545344B2 (en) Semiconductor leadframes plated with lead-free solder and minimum palladium
JPS63187654A (ja) 電子部品用リ−ドフレ−ム
JPH05117898A (ja) 半導体チツプ実装用リードフレームとその製造方法
US5935719A (en) Lead-free, nickel-free and cyanide-free plating finish for semiconductor leadframes
US20040183166A1 (en) Preplated leadframe without precious metal
JP2570911B2 (ja) 半導体パッケージ及びそれに用いるリードフレーム
JPS6149450A (ja) 半導体用リ−ドフレ−ム
US6180999B1 (en) Lead-free and cyanide-free plating finish for semiconductor lead frames
JPH05345941A (ja) 樹脂封止型半導体装置のCu合金製リードフレーム材
JPS63187655A (ja) 電子部品用リ−ドフレ−ム
JPH10313087A (ja) 電子部品用リード材
JPH0689478B2 (ja) 樹脂封止半導体装置の製造方法
JPS6184852A (ja) 半導体リ−ドフレ−ム
JPS6142941A (ja) 半導体用リ−ドフレ−ム
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPS59149042A (ja) 半導体用リ−ドフレ−ム