JP4034912B2 - 半導体素子収納用パッケージの製造方法 - Google Patents
半導体素子収納用パッケージの製造方法 Download PDFInfo
- Publication number
- JP4034912B2 JP4034912B2 JP21424599A JP21424599A JP4034912B2 JP 4034912 B2 JP4034912 B2 JP 4034912B2 JP 21424599 A JP21424599 A JP 21424599A JP 21424599 A JP21424599 A JP 21424599A JP 4034912 B2 JP4034912 B2 JP 4034912B2
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- lead terminal
- semiconductor element
- support member
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は半導体素子を収容するための半導体素子収納用パッケージの製造方法に関するものである。
【0002】
【従来の技術】
従来、半導体素子を収容するための半導体素子収納用パッケージは、例えば図10に断面図で、図11に一部の部材を除いた上面図で示すように、上面の中央部に半導体素子21を搭載するための搭載部23を有するとともに、この搭載部23の近傍から上面の外周部に導出する多数のメタライズ配線導体24を有する略四角平板状の絶縁基体22と、メタライズ配線導体24で絶縁基体22の外周部位にろう材を介して接合され、絶縁基体22の各外周辺から外側に向けてそれぞれ複数本ずつ直線状に突出する多数の外部リード端子25と、蓋体26とから主に構成されている。そして、絶縁基体22の搭載部23に半導体素子21を接着固定するとともに半導体素子21の各電極をメタライズ配線導体24に例えばボンディングワイヤ27を介して電気的に接続した後、絶縁基体22の上面に半導体素子21を覆うようにして蓋体26をろう材や樹脂・ガラス等の封止材を介して接合することによって内部に半導体素子21が気密に収容される。
【0003】
なお、この従来の半導体素子収納用パッケージでは、内部に半導体素子21を収容した後、半導体素子21が正常に作動するかどうかの確認をするために、各外部リード端子25に電気的テスト装置のプローブを当てて半導体素子21の電気的な特性を測定するテストが行なわれる。
【0004】
このようなテストにおいては、外部リード端子25は互いに電気的に独立させておく必要がある。また、外部リード端子25は細く変形しやすいことから、プローブを当てる際等に外力で変形しないように、これらを所定の位置に固定しておく必要がある。
【0005】
そこで、この従来の半導体素子収納用パッケージでは、外部リード端子25を絶縁基体22の各外周辺毎に短冊状の絶縁支持部材28により支持させるとともに、隣接する絶縁支持部材28同士を連結金具31で互いに連結している。
【0006】
絶縁支持部材28は、外部リード端子25を互いに電気的に独立させたままで絶縁基体22の各辺毎に所定の間隔で支持するためのものである。また、連結金具31は、絶縁支持部材28により支持された外部リード端子25が各絶縁支持部材28毎に同時に変形するのを防止するためのものである。
【0007】
このように、各外部リード端子25を絶縁基体22の各辺毎に絶縁支持部材28により支持させるとともに、隣接する絶縁支持部材28同士を連結金具31で連結することによって、各外部リード端子25を電気的に独立させた状態で、かつ外部リード端子25に変形を生じさせることなく内部に収容する半導体素子21の電気的なテストを行なうことを可能としているのである。
【0008】
また、この従来の半導体素子収納用パッケージにおいては、メタライズ配線導体24および外部リード端子25の表面に電解めっき法によりニッケルめっきおよび金めっきが施されており、これによってメタライズ配線導体24および外部リード端子25が酸化腐食するのを防止するとともにメタライズ配線導体24とボンディングワイヤ27との接続および外部リード端子25と外部電気回路との電気的接続が良好なものとなるようにしている。
【0009】
ところで、このような従来の半導体素子収納用パッケージは、通常は以下のようにして製作されている。
【0010】
すなわち、まず、図12に斜視図で示すように、絶縁基体22と絶縁支持部材28とリードフレーム32とを準備する。
【0011】
なお、絶縁支持部材28には、その上面に外部リード端子25を接合するためのリード接合用メタライズ金属層29が外部リード端子25の並びに対応して付着されているとともに、その両端部の上面には連結金具31を接合するための金具接合用メタライズ金属層30が付着されている。
【0012】
絶縁基体22および絶縁支持部材28は、例えば主にセラミックスから成り、従来周知のセラミックグリーンシート積層法等によって製作される。
【0013】
また、絶縁基体22のメタライズ配線導体24および絶縁支持部材28のリード接合用メタライズ金属層29・金具接合用メタライズ金属層30にはろう材との濡れ性を向上させるためにニッケルめっきを無電解めっき法により1〜5μm程度の厚みに施しておく。
【0014】
リードフレーム32は、例えばエッチング法により形成されており、外周部に設けた四角枠状の支持枠33の内側に直線状に延びる多数の外部リード端子25および支持枠33の角部から内側に向けて突出する連結金具31が一体的に設けられている。
【0015】
次に、図13に斜視図で示すように、メタライズ配線導体24およびリード接合用メタライズ金属層29と外部リード端子25とを、ならびに金具接合用メタライズ金属層30と連結金具31とをこれらの間に図示しないろう材を挟むようにして位置合わせするとともにろう材の融点以上の温度に加熱して外部リード端子25とメタライズ配線導体24およびリード接合用メタライズ金属層29とを、ならびに連結金具31と金具接合用メタライズ金属層30とをろう付けして接合する。
【0016】
次に、外部リード端子25およびメタライズ配線導体24ならびに連結金具31に支持枠33を介して電解めっきのための電荷を供給して電解めっきを行なうことにより、これらの表面に厚みが1〜5μmのニッケルめっき、および厚みが0.1 〜3.0 μmの金めっきを順次施し、最後に図14に斜視図で示すように、支持枠33を外部リード端子25から切り離すことによって従来の半導体素子収納用パッケージが完成する。
【0017】
そして、この従来の半導体素子収納用パッケージでは、内部に半導体素子21を気密に収容した後、外部リード端子25に電気的テスト装置のプローブを当てて半導体素子21の電気的な特性を測定するテストが行なわれる。そしてその後、図15に斜視図で示すように、外部リード端子25を絶縁支持部材28の近傍で切断して絶縁支持部材28および連結金具31を外部リード端子25から分離除去するとともに、外部リード端子25を上下にクランク状に折り曲げ、この折り曲げた外部リード端子25の先端部を外部電気回路基板の配線導体に半田を介して接続することによって、内部に収容する半導体素子21の各電極が外部電気回路に電気的に接続されることとなる。
【0018】
なお、絶縁支持部材28および連結金具31を外部リード端子25から分離除去するのは、これらが外部リード端子25を外部電気回路基板に接続する際の邪魔になるからであり、外部リード端子25をクランク状に折り曲げるのは、これにより外部リード端子25の先端部を外部電気回路基板に接続しやすくするためである。
【0019】
また、この従来の半導体素子収納用パッケージでは、外部リード端子25は絶縁支持部材28および連結金具31により変形しないように固定されており、これを絶縁支持部材28および連結金具31で固定させたままで無理に折り曲げようとすると、折り曲げにより外部リード端子25が長さ方向に大きく引っ張られて破断してしまいやすい。従って、外部リード端子25の折り曲げは、一般的には外部リード端子25から絶縁支持部材28および連結金具31を分離させてから行われていた。
【0020】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージによれば、外部リード端子25は金属板にエッチング加工を施すことにより形成されており、その断面形状にゆがみや傾きが発生しやすい。外部リード端子25の断面形状にゆがみや傾きがあると、外部リード端子25をクランク状に折り曲げる際にその折り曲げ部にねじれのモーメントが発生する。そして、外部リード端子25は、これを折り曲げる際には絶縁支持部材から分離されてその外側端が自由端となっていることから、前記のようなねじれのモーメントにより折り曲げ部がねじれてその位置が不正確となってしまい、その結果、外部リード端子25を外部電気回路基板の配線導体に正確かつ強固に接続することができなくなってしまうという問題点を有していた。
【0021】
また、この従来の半導体素子収納用パッケージによれば、外部リード端子25を折り曲げる際に、外部リード端子25の表面に施したニッケルめっきや金めっきに折り曲げ金型による傷や剥離が発生しやすく、このような傷や剥離が発生すると、外部リード端子25を外部電気回路基板の配線導体に電気的に良好に接続することができなくなってしまうという問題点を有していた。
【0022】
本発明はかかる従来の問題点に鑑み案出されたものであり、その目的は、外部リード端子にねじれやめっきの傷・剥離が発生することがなく、外部リード端子を外部電気回路に正確かつ良好に接続することが可能な半導体素子収納用パッケージの製造方法を提供することにある。
【0023】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージの製造方法は、半導体素子が搭載される四角平板状の絶縁基体の外周部に多数の外部リード端子を前記絶縁基体の各外周辺から外側に向けてそれぞれ複数本ずつ直線状に突出するようにして接合するとともに、前記外部リード端子の突出した端部を前記各外周辺毎にそれぞれ短冊状の絶縁支持部材に接合して支持させる工程と、前記外部リード端子を前記絶縁基体と前記絶縁支持部材との間で上下方向にクランク状に折り曲げる工程と、前記絶縁支持部材同士を連結金具により連結する工程と、前記外部リード端子の表面にめっきを施す工程とを具備することを特徴とするものである。
【0024】
本発明の半導体素子収納用パッケージの製造方法によれば、まず、外部リード端子を絶縁基体と絶縁支持部材とに接合し、次に外部リード端子を上下方向にクランク状に折り曲げることから、折り曲げの際に外部リード端子にねじれのモーメントが働いたとしても外部リード端子は絶縁支持部材でそのねじれが拘束されて正確に折り曲げられ、また、外部リード端子を折り曲げた後に絶縁支持部材同士を連結金具で連結し、その後、外部リード端子の表面にめっきを施すことから、外部リード端子の表面のめっきに折り曲げ金型による傷や剥離が発生するようなことがない。
【0025】
【発明の実施の形態】
次に、本発明を添付の図面を基に詳細に説明する。
【0026】
図1は本発明の半導体素子収納用パッケージの製造方法により得られる半導体素子収納用パッケージの実施の形態の一例を示す断面図であり、1は絶縁基体、2は蓋体、3は外部リード端子、4は絶縁支持部材、5は連結金具である。そして、絶縁基体1と蓋体2とで半導体素子6を気密に収容するための容器が形成される。
【0027】
また、図2は図1に示す半導体素子収納用パッケージの蓋体3を除いた上面図である。
【0028】
絶縁基体1は、例えば酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等の電気絶縁材料から成る略四角平板状であり、その上面の中央部に半導体素子6を搭載するための搭載部7を有している。そして、この搭載部7には半導体素子6が、例えばろう材や半田・樹脂・ガラス等の接着剤を介して接着固定される。
【0029】
また、絶縁基体1には、その搭載部7周辺から各外周辺近傍にかけて導出する多数のメタライズ配線導体8が配設されている。
【0030】
メタライズ配線導体8は、搭載部7に搭載される半導体素子6の各電極を外部リード端子3に電気的に接続するための導電路として機能し、その搭載部7周辺部位には半導体素子6の各電極が例えばボンディングワイヤ9等の電気的接続手段を介して電気的に接続される。
【0031】
なお、メタライズ配線導体8は、タングステンやモリブデン・銅・銀等の金属粉末メタライズから成り、通常であれば、その表面に厚みが1〜10μm程度のニッケルめっき、および厚みが0.1 〜3μm程度の金めっきが施されている。
【0032】
また、メタライズ配線導体8で絶縁基体1の外周近傍部位には、多数の外部リード端子3が絶縁基体1の各外周辺から外側に突出するようにして例えば銀ろう等のろう材を介して接合されている。
【0033】
外部リード端子3は、パッケージの内部に収容される半導体素子6の各電極を外部の電気回路に電気的に接続するための端子として機能し、その外側端部を外部電気回路基板の配線導体に半田やソケットを介して接続することによりパッケージの内部に収容する半導体素子6の各電極が外部電気回路に電気的に接続されることとなる。
【0034】
なお、外部リード端子3は、例えば鉄−ニッケル−コバルト合金や鉄−ニッケル合金・銅合金等の金属から成り、通常であれば、その表面に厚みが1〜10μm程度のニッケルめっきおよび厚みが0.1 〜3μm程度の金めっきが施されている。
【0035】
また、外部リード端子3は、その外側端部が絶縁基体1の各外周辺毎に絶縁支持部材4によって支持固定されており、その状態で上下方向にクランク状に折り曲げられている。
【0036】
外部リード端子3は、その外側端部が絶縁基体1の各外周辺毎に絶縁支持部材4で支持固定された状態で上下方向にクランク状に折り曲げられていることから、たとえその断面形状に歪みや傾きがあり、折り曲げの際にねじれのモーメントが発生したとしても、そのねじれは絶縁基体1および絶縁支持部材4で拘束され、正確に折り曲げられている。従って、この外部リード端子3を外部電気回路基板の配線導体に半田やソケットを介して正確に接続することが可能である。
【0037】
絶縁支持部材4は、例えば酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等の電気絶縁材料から成る略短冊状であり、その上面で外部リード端子3に対応する位置にはリード接合用メタライズ金属層10が付着されている。そして、このリード接合用メタライズ金属層10に外部リード端子3を例えば銀ろう等のろう材を介して接合することにより、外部リード端子3を互いに電気的な絶縁を保ちながら絶縁基体1の各外周辺毎に所定の間隔をもって支持固定している。
【0038】
さらに、絶縁支持部材4の上面の両端部には、金具接合用メタライズ金属層11が付着されており、この金具接合用メタライズ金属層11には隣接する絶縁支持部材4同士を連結する連結金具5が例えば銀ろう等のろう材を介して接合されている。
【0039】
なお、リード接合用メタライズ金属11および金具接合用メタライズ金属層11は、例えばタングステンやモリブデン・銅・銀等の金属粉末メタライズから成り、通常であれば、その表面に厚みが1〜10μm程度のニッケルめっき、および厚みが0.1 〜3μm程度の金めっきが施されている。
【0040】
連結金具5は、各絶縁支持部材4同士を外部リード端子3と絶縁支持部材4との熱膨張係数の相違に起因する応力を緩和しつつ所定の位置に連結固定する作用をなし、外部リード端子3が各絶縁支持部材4毎に変形するのを有効に防止している。
【0041】
なお、連結金具5は、鉄−ニッケル−コバルト合金や鉄−ニッケル合金あるいは銅合金等の金属から成り、通常であれば、その表面に厚みが1〜10μm程度のニッケルめっき、および厚みが0.1 〜3μm程度の金めっきが施されている。
【0042】
また、絶縁基体1の上面には、封止用の枠部12が設けられており、この封止用の枠部12には、蓋体2が例えばろう材や半田・ガラス・樹脂等の封止材を介して接合される。
【0043】
蓋体2は、例えば鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属や酸化アルミニウム質焼結体等のセラミックス材料から成る略四角平板であり、絶縁基体1に半導体素子6を搭載した後、枠部12に接合されることによりパッケージの内部に半導体素子6を気密に封止する。
【0044】
そして、上述の半導体素子収納用パッケージにおいては、内部に半導体素子6を気密に封止した後、外部リード端子3に電気的テスト装置のプローブを当てて半導体素子6の電気的特性を測定するテストが行なわれる。
【0045】
このとき、外部リード端子3は、絶縁基体1の各外周辺毎に絶縁支持部材4で支持固定されており、かつ各絶縁支持部材同士が連結金具5で連結されていることから、プローブ等を介して印加される外力により外部リード端子3が個別にあるいは絶縁基体1の外周辺毎に変形するようなことはない。
【0046】
そして、上述のテストの後、各外部リード端子3を絶縁支持部材4から切り離すとともに外部電気回路基板の配線導体に半田やソケットを介して電気的に接続することによって内部に収容する半導体素子6の各電極が所定の外部電気回路に電気的に接続されることとなる。
【0047】
この場合、外部リード端子3は、上述のようにねじれや変形がないことから、外部電気回路基板の配線導体に半田やソケットを介して正確に接続することができる。
【0048】
次に、上述の本発明の半導体素子収納用パッケージを製造する製造方法について説明する。
【0049】
まず、図3に斜視図で示すように、絶縁基体1および絶縁支持部材4ならびにリードフレーム13を準備する。
【0050】
絶縁基体1および絶縁支持部材4は、例えばこれらが酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化カルシウム・酸化マグネシウム等の原料粉末に適当な有機バインダ・溶剤等を添加混合して泥漿状となすとともに、これを従来周知のドクターブレード法等のシート成形技術を採用してセラミックグリーンシートとなし、しかる後、このセラミックグリーンシートに適当な打ち抜き加工や金属ペーストの印刷加工あるいは積層加工・切断加工等を施すとともに約1600℃の高温で焼成することによって製作される。
【0051】
なお、絶縁基体1のメタライズ配線導体8ならびに絶縁支持部材のリード接合用メタライズ金属層10および金具接合用メタライズ金属層11の露出表面にはろう材との濡れ性を向上させる目的で例えばニッケルめっきを無電解めっき法により1〜5μm程度の厚みに施しておく。
【0052】
リードフレーム13は、略四角形状の支持枠14の内側に多数の外部リード端子3を一体的に設けたものである。そして、各外部リード端子3は絶縁基体1の各外周辺に対応するもの毎にその外側端がタイバー15で連結されており、さらにこのタイバー15はブリッジ16により支持枠14に繋がっている。ブリッジ16は、複数回屈曲するようにして設けられており、外力により変形可能となっている。
【0053】
このようなリードフレーム13は、例えば鉄−ニッケル−コバルト合金や鉄−ニッケル合金から成る厚みが0.1 mm程度の板材に従来周知のエッチング加工を施すことにより所定の形状に製作される。
【0054】
次に、図4に斜視図で示すように、メタライズ配線導体8およびリード接合用メタライズ金属層10と外部リード端子3とをこれらの間に図示しないろう材を挟むようにして位置合わせするとともに、ろう材の融点以上の温度に加熱してメタライズ配線導体8およびリード接合用メタライズ金属層10と外部リード端子3とをろう付けして接合する。
【0055】
なお、メタライズ配線導体8およびリード接合用メタライズ金属層10と外部リード端子3との間に挟むろう材としては、例えば銀が85重量%、銅が15重量%の箔状のろう材を用いればよい。
【0056】
次に、図5に斜視図で示すように、各外部リード端子3を絶縁基体1と絶縁支持部材4との間で上下方向にクランク状に折り曲げる。
【0057】
外部リード端子3の折り曲げは、従来周知のプレス式の折り曲げ金型を用いることにより行なえばよい。プレスにより外部リード端子3が折り曲がるとともにブリッジ16が変形して伸びることにより、各外部リード端子3を支持枠14に繋げたままで折り曲げ可能である。
【0058】
このとき、外部リード端子3は、絶縁基体1と絶縁支持部材4とで互いに所定の間隔で支持固定されているので、たとえその断面形状に歪みや傾きがあり、折り曲げの際にねじれのモーメントが発生したとしても、そのねじれは絶縁基体1および絶縁支持部材4で拘束され、正確に折り曲げられる。従って、この外部リード端子3を外部電気回路基板の配線導体に半田やソケットを介して正確に接続することが可能である。
【0059】
次に、図6に斜視図で示すように、リードフレーム13の支持枠14およびブリッジ16をタイバー15から切り離すとともに、金具フレーム17を準備する。
【0060】
リードフレーム13の支持枠14およびブリッジ16をタイバー15から切り離すには、ブリッジ16のタイバー15との境界付近に予めハーフエッチングを施しておくとともに、外部リード端子3を折り曲げた後、ブリッジ16をこのハーフエッチング部から折り取る方法が採用され得る。
【0061】
また、金具フレーム17は、略四角形状の支持枠18の各角部の内側に連結金具5を一体的に設けたものである。各連結金具5はブリッジ19により外周枠18に繋がっている。
【0062】
このような金具フレーム17は、例えば鉄−ニッケル−コバルト合金や鉄−ニッケル合金から成る厚みが0.1 mm程度の板材に従来周知のエッチング加工を施すことにより所定の形状に製作される。
【0063】
そして、次に、図7に斜視図で示すように、金具接合用メタライズ金属層11と連結金具5とをこれらの間に図示しないろう材を挟むようにして位置合わせするとともにろう材の融点以上の温度に加熱して金具接合用メタライズ金属層11と連結金具5とをろう付けして接合する。
【0064】
なお、金具接合用メタライズ金属層11と連結用金具5との間に挟むろう材としては、メタライズ配線導体8およびリード接合用メタライズ金属層10と外部リード端子3とを接合するろう材より融点が低いろう材を用いればよい。このようなろう材としては、例えばメタライズ配線導体8およびリード接合用メタライズ金属層10と外部リード端子3とを接合するろう材として銀が85重量%、銅が15重量%のろう材を用いた場合であれば、銀が72重量%、銅が28重量%の箔状のろう材を用いればよい。
【0065】
金具接合用メタライズ金属層11と連結金具5とを接合するろう材としてメタライズ配線導体8およびリード接合用メタライズ金属層10と外部リード端子3とを接合するろう材よりも融点が低いろう材を用いることで、メタライズ配線導体8およびリード接合用メタライズ金属層10と外部リード端子3とを接合するろう材を溶融させることなく、すなわち、メタライズ配線導体8およびリード接合用メタライズ金属層10と外部リード端子3との間にずれを発生させることなく、金具接合用メタライズ金属層11と連結金具5とをろう付けすることが可能である。
【0066】
次に、図8に斜視図で示すように、金具フレーム17の支持枠18およびブリッジ19を連結金具5から切り離した後、外部リード端子3およびメタライズ配線導体8の露出表面に電解めっき法によりめっきを施す。
【0067】
金具フレーム17の外周枠18およびブリッジ19を連結金具5から切り離すには、ブリッジ19の連結金具5との境界付近に予めハーフエッチングを施しておくとともにブリッジ19をこのハーフエッチング部から折り取る方法が採用され得る。
【0068】
また、外部リード端子3およびメタライズ配線導体8の露出表面に電解めっき法によりめっきを施すには、タイバー15を介して電解めっきのための電荷を各外部リード端子3およびこれに接続されたメタライズ配線導体8に供給して電解めっきする方法が採用され、通常であれば、1〜10μm程度のニッケルめっきと0.1 〜3μm程度の金めっきとが施される。
【0069】
このとき、外部リード端子3はすでに上下にクランク状に折り曲げられていることから、外部リード端子3の表面に施されためっきに折り曲げに伴う傷や剥がれ発生することは皆無であり、従って、外部リード端子3を外部電気回路基板の配線導体に半田やソケットを介して電気的に良好に接続させることが可能である。
【0070】
また、このとき金具接合用メタライズ金属層11をリード接合用メタライズ金属層10のうちのひとつに電気的に接続させておくと、外部リード端子3に電解めっき法によりめっきを施す際に、これと同時に連結金具5の露出表面にもめっきを施すことが可能となって連結金具5の耐食性を向上させることができる。従って、金具接合用メタライズ11はリード接合用メタライズ10のうちのひとつに電気的に接続させておくことが好ましい。
【0071】
なお、金具接合用メタライズ金属層11をリード接合用メタライズ金属層10のひとつに電気的に接続させるには、絶縁支持部材4の表面や内部に両者を接続するメタライズ導体を設けておけばよい。
【0072】
そして、最後に図9に斜視図で示すように、タイバー15を外部リード端子3から切り離し、各外部リード端子3を電気的に独立させることによって本発明による半導体素子収納用パッケージが完成する。
【0073】
タイバー15を外部リード端子3から切り離すには、外部リード端子3のタイバー15との境界付近に予めハーフエッチングを施しておくとともに、タイバー15をこのハーフエッチング部から折り取る方法が採用され得る。
【0074】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更・改良を施すことは何ら差し支えない。
【0075】
【発明の効果】
本発明の半導体素子収納用パッケージの製造方法によれば、まず、外部リード端子を絶縁基体と絶縁支持部材とに接合し、次に外部リード端子を上下方向にクランク状に折り曲げることから、折り曲げの際に外部リード端子にねじれのモーメントが働いたとしても外部リード端子はそのねじれが絶縁支持部材で拘束されて正確に折り曲げられ、また、外部リード端子を折り曲げた後に絶縁支持部材同士を連結金具で連結し、その後、外部リード端子の表面にめっきを施すことから、外部リード端子の表面のめっきに折り曲げによる傷や剥離が発生するようなことがない。
【0076】
したがって、外部リード端子を外部電気回路基板の配線導体に半田やソケットを介して正確かつ良好に接続することが可能な半導体素子収納用パッケージを提供することができる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの製造方法により製造される半導体素子収納用パッケージの実施の形態の一例を示す断面図である。
【図2】図1に示す半導体素子収納用パッケージの一部の部材を除いた上面図である。
【図3】本発明の半導体素子収納用パッケージの製造方法を説明するための斜視図である。
【図4】本発明の半導体素子収納用パッケージの製造方法を説明するための斜視図である。
【図5】本発明の半導体素子収納用パッケージの製造方法を説明するための斜視図である。
【図6】本発明の半導体素子収納用パッケージの製造方法を説明するための斜視図である。
【図7】本発明の半導体素子収納用パッケージの製造方法を説明するための斜視図である。
【図8】本発明の半導体素子収納用パッケージの製造方法を説明するための斜視図である。
【図9】本発明の半導体素子収納用パッケージの製造方法を説明するための斜視図である。
【図10】従来の半導体素子収納用パッケージの製造方法により製造される半導体素子収納用パッケージの断面図である。
【図11】図10に示す半導体素子収納用パッケージの一部の部材を除いた上面図である。
【図12】従来の半導体素子収納用パッケージの製造方法を示すための斜視図である。
【図13】従来の半導体素子収納用パッケージの製造方法を示すための斜視図である。
【図14】従来の半導体素子収納用パッケージの製造方法を示すための斜視図である。
【図15】従来の半導体素子収納用パッケージに半導体素子を収容した後に外部リード端子を折り曲げた状態を示す斜視図である。
【符号の説明】
1・・・・・・絶縁基体
2・・・・・・蓋体
3・・・・・・外部リード端子
4・・・・・・絶縁支持部材
5・・・・・・連結金具
6・・・・・・半導体素子
Claims (1)
- 半導体素子が搭載される四角平板状の絶縁基体の外周部に多数の外部リード端子を前記絶縁基体の各外周辺から外側に向けてそれぞれ複数本ずつ直線状に突出するようにして接合するとともに、前記外部リード端子の突出した端部を前記各外周辺毎にそれぞれ短冊状の絶縁支持部材に接合して支持させる工程と、前記外部リード端子を前記絶縁基体と前記絶縁支持部材との間で上下方向にクランク状に折り曲げる工程と、前記絶縁支持部材同士を連結金具により連結する工程と、前記外部リード端子の表面にめっきを施す工程とを具備することを特徴とする半導体素子収納用パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21424599A JP4034912B2 (ja) | 1999-07-28 | 1999-07-28 | 半導体素子収納用パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21424599A JP4034912B2 (ja) | 1999-07-28 | 1999-07-28 | 半導体素子収納用パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001044321A JP2001044321A (ja) | 2001-02-16 |
JP4034912B2 true JP4034912B2 (ja) | 2008-01-16 |
Family
ID=16652589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21424599A Expired - Fee Related JP4034912B2 (ja) | 1999-07-28 | 1999-07-28 | 半導体素子収納用パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4034912B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4593841B2 (ja) * | 2001-07-27 | 2010-12-08 | 京セラ株式会社 | 配線基板 |
US20130187286A1 (en) * | 2011-07-25 | 2013-07-25 | Richard Schneider | Lead frameless hermetic circuit package |
-
1999
- 1999-07-28 JP JP21424599A patent/JP4034912B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001044321A (ja) | 2001-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000340687A (ja) | 半導体素子収納用パッケージ | |
JP4034912B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
JP3404277B2 (ja) | 半導体素子収納用パッケージ | |
JP4514318B2 (ja) | 半導体素子収納基板 | |
JP7299144B2 (ja) | 配線基板、パッケージおよび電子部品 | |
JP4105928B2 (ja) | リードピン付き配線基板 | |
JP4290833B2 (ja) | 半導体素子収納用パッケージ | |
JP4562301B2 (ja) | 電子部品収納用パッケージ | |
JP3457748B2 (ja) | 配線基板 | |
JP2728584B2 (ja) | 半導体装置の製造方法 | |
JP3631664B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2003068900A (ja) | 電子部品収納用パッケージ | |
JP3393784B2 (ja) | 電子部品収納用パッケージ | |
JP3309045B2 (ja) | リード付き電子部品 | |
JP3464136B2 (ja) | 電子部品収納用パッケージ | |
JP3847220B2 (ja) | 配線基板 | |
JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
JP4593802B2 (ja) | 半導体素子収納基板 | |
JP4172790B2 (ja) | 配線基板 | |
JP3420362B2 (ja) | 半導体装置の実装構造 | |
JP2543153Y2 (ja) | 半導体素子収納用パッケージ | |
JP3464143B2 (ja) | 電子部品収納用パッケージ | |
JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
JP2002353350A (ja) | 電子部品収納用パッケージ | |
JPH11238820A (ja) | 電子部品収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |