JP4514318B2 - 半導体素子収納基板 - Google Patents
半導体素子収納基板 Download PDFInfo
- Publication number
- JP4514318B2 JP4514318B2 JP2000363699A JP2000363699A JP4514318B2 JP 4514318 B2 JP4514318 B2 JP 4514318B2 JP 2000363699 A JP2000363699 A JP 2000363699A JP 2000363699 A JP2000363699 A JP 2000363699A JP 4514318 B2 JP4514318 B2 JP 4514318B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating substrate
- insulating
- substrate
- lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子収納基板に関するものであり、特に、複数の端子電極が絶縁溝により電気的導通が解除された半導体素子収納基板に関するものである。
【０００２】
【従来技術】
従来、半導体素子収納用パッケージや混成集積回路装置等の半導体素子収納基板に用いられる絶縁基板は、一般にアルミナ質焼結体などの電気絶縁性のセラミック焼結体を用い、その内部及び表面に、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等の高融点金属からなる複数の配線導体層を配設するとともに、各配線導体層を、絶縁基板内に設けた前記と同様の高融点金属からなるスルーホール導体で接続した構造を有している。
【０００３】
また、絶縁基板の下面には、外部回路との接続のための端子電極が形成されており、その表面には電解メッキ法などにより形成されたメッキ層を有している。
【０００４】
そして、絶縁基板を、例えば半導体素子収納用パッケージに適用した場合には、図５に示すように、その絶縁基板５１のキャビティ５３底面に半導体素子５５をガラス、樹脂、ロウ材などの接着剤を介して接着固定するとともに、半導体素子５５の各電極がキャビティ５３周辺に位置する配線導体層にボンディングワイヤ５７を介して電気的に接続され、金属やセラミックスからなる蓋体５９が、キャビティ５３を塞ぐように前記接着剤と同様の封止材を介して絶縁基板５１に接合され、絶縁基板５１のキャビティ５３内に半導体素子５５が気密に収納されていた。
【０００５】
また、絶縁基板５１の下面には、メタライズあるいはスパッタなどによって形成された下地電極層と、この下地電極層の表面に電解メッキ法により形成されたメッキ層とからなる複数の端子電極６１が形成されており、これらの端子電極６１は、絶縁基板５１に形成された絶縁溝６３により相互の電気的な接続が解除されている。これらの端子電極６１は、キャビティ５３周辺に形成された配線導体層にビアホール導体６５により電気的に接続されている。
【０００６】
これらの端子電極６１には、鉄−ニッケル（Ｆｅ−Ｎｉ）合金等からなる外部リード端子（図示せず）が、銀ロウ等のロウ材を介して電気的に接続されており、これらの外部リード端子を外部回路に接続することによって、半導体素子５５の各電極は、ボンディングワイヤ５７、配線導体層、ビアホール導体６５及び外部リード端子を介して外部回路に電気的に接続されていた。
【０００７】
従来、複数の端子電極は、絶縁基板の下面に、後述する電解メッキ法をより効率的に行うべく、メタライズあるいはスパッタなどによって連続する下地電極層を形成し、この下地電極層上に、電解メッキ法によりメッキ層を形成する。この状態では、複数の端子電極は電気的に短絡している。
【０００８】
この後、複数の端子電極が導通している導通部で、蓋体と絶縁基板との接合部よりも内側の部分を、リュータにより研摩加工して除去し、各端子電極を電気的に絶縁していた。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の方法においては、複数の端子電極の導通部をリュータにより研摩加工して除去しているため、研摩加工により、絶縁基板の下面に絶縁溝が形成されるが、この絶縁溝は、半導体素子収納基板への半導体素子の実装工程、その後の、半導体素子収納基板への蓋体の接合工程において、もしくは、半導体素子の実装、蓋体の接合が完了した半導体素子収納基板の信頼性を確認するために実施される、温度サイクル試験などの信頼性試験において、主に蓋体と絶縁基板の熱膨張率差に起因して生じる絶縁基板の熱応力により、絶縁溝から絶縁基板の破壊が生じるという問題があった。
【００１０】
具体的には、図５に示すように、従来、蓋体５９と絶縁基板５１との接合部６７よりも内側の部分を、リュータにより研摩加工して除去し、各端子電極６１を電気的に絶縁していたため、蓋体５９と絶縁基板５１との接合部６７よりも内側に絶縁溝６３が形成されている。
【００１１】
ところで、本発明者等は、蓋体５９と絶縁基板５１の熱膨張率差に起因して生じる熱応力は、蓋体５９と絶縁基板５１との接合部６７の内側で大きく、接合部６７よりも外側になると、自由端となるため殆ど熱応力は発生しなくなることを知見した。従って、従来では、各端子電極６１を電気的に絶縁する絶縁溝６３が、接合部６７よりも内側に存在していたため、熱応力が大きく、しかも構造上絶縁溝６３に応力集中し、絶縁溝６３から亀裂等の破損が生じるという問題があった。
【００１２】
即ち、図５、図６に示すように、絶縁溝６３が、蓋体５９の絶縁基板５１への接合部６７よりも内側に形成されていたため、半導体素子収納基板に熱負荷が負荷されると、絶縁基板５１と蓋体５９の熱膨張率差に主に起因する熱変形が生じ、この熱変形により、絶縁基板５１には曲げ応力が生じる。
【００１３】
この曲げ応力は、図６のように変形する場合は、絶縁基板５１と蓋体５９との接合部６７の領域内が大きく、この領域に絶縁溝６３が存在すると、絶縁溝６３が破壊の起点となり、破損が生じるという問題があった。
【００１４】
従って、本発明は、蓋体と絶縁基板の熱膨張率差に起因して生じる熱応力による破損を抑制できる半導体素子収納基板を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の半導体素子収納基板は、内部に複数のビアホール導体を有する絶縁基板と、該絶縁基板のキャビティに収納された半導体素子と、前記半導体素子の搭載面側において前記絶縁基板に接合され前記半導体素子を密封する蓋体と、前記絶縁基板における前記半導体素子の搭載面と反対側の面に形成されているとともに、前記複数のビアホール導体と接続されている複数の端子電極および該端子電極同士の電気的導通を解除するための絶縁溝とを具備してなり、前記絶縁溝が、前記蓋体と前記絶縁基板との接合部よりも外側に形成されていることを特徴とする。
【００１６】
蓋体と絶縁基板の熱膨張率差に起因して生じる熱応力は、蓋体と絶縁基板との接合部の内側で大きく、接合部よりも外側になると殆ど熱応力は発生しなくなるが、本発明の半導体素子収納基板では、絶縁溝が、蓋体と絶縁基板との接合部よりも外側に形成されているため、絶縁溝に作用する熱応力は小さく、この絶縁溝からの破損を抑制することができる。
【００１７】
また、本発明では、前記端子電極が、前記絶縁溝よりも外側に形成されていることが望ましい。このように前記端子電極を、前記絶縁溝よりも外側に形成することにより、端子電極に作用する熱応力を小さくすることができ、信頼性をさらに向上できる。
【００１８】
さらに、本発明では、絶縁溝は、絶縁基板の端面から５００μｍ以上内側に形成されていることが望ましい。これにより、絶縁基板内に形成されたビアホール導体を端子電極に確実に接続することができる。
【００１９】
また、本発明では、蓋体が金属からなり、絶縁基板がセラミックスからなる場合に効果的である。
【００２０】
即ち、半導体素子からの発熱を効果的に放散するためには、半導体素子収納基板に接合される蓋体として、銅やアルミ、コバールなどの金属材料からなるものが好ましいが、一般的に絶縁基板の材料として、セラミック材料からなる場合は、蓋体と絶縁基板の熱膨張率差が大きくなるため、本発明を採用することにより、絶縁基板の絶縁溝からの破壊をより効果的に抑制することができる。
【００２１】
【発明の実施の形態】
図１および図２は、本発明の半導体素子収納基板の概略図を説明するためのものであり、図１は平面図、図２は、図１のＡ−Ａ線に沿った断面を示すものである。
【００２２】
図１および図２において、符号２は主面が正方形状の絶縁基板を示している。絶縁基板２は、アルミナ、窒化アルミ、窒化珪素、サイアロン（Ｓｉ，Ａｌ，Ｏ，Ｎを含有）、ムライトまたは炭化珪素などを主成分とするセラミックからなることが好ましい。
【００２３】
この絶縁基板２には、段差部３を有する開口部が正方形状のキャビティ５が形成されており、そのキャビティ５内には半導体素子７が収容され、この半導体素子７は、段差部３表面に形成された配線導体層（図示せず）にボンディングワイヤ９により接続されている。
【００２４】
半導体素子７は、絶縁基板２のキャビティ５外周を囲むように絶縁基板２表面に接合された蓋体１１により気密封止されている。
【００２５】
そして、絶縁基板２の下面外周部の各辺中央部には、外部回路と電気的に接続するための多数の端子電極１３が形成されており、これらの端子電極１３は、絶縁溝１５により、電気的な導通が解除されている。即ち、多数の端子電極１３は、端子電極作製時には電気的に導通しており、これらが、リュータにより研摩加工して形成された絶縁溝１５により、端子電極１３と電気的導通部１７に分離されている。尚、絶縁溝１５は、少し窪んだすり傷痕のようなものも含む概念である。
【００２６】
電気的導通部１７は、例えば、絶縁基板２に形成されたメタライズ層（下地層）に電解メッキによりメッキ被覆を行う際に、多数の端子電極１３に同時に電流を印加するために各端子電極１３を短絡するために設けられたものである。
【００２７】
絶縁溝１５は、絶縁基板２の各辺にほぼ平行に形成されており、端子電極１３が形成されている部分のみ、即ち絶縁基板２の四隅の部分には、絶縁溝１５は形成されていない。
【００２８】
端子電極１３には、キャビティ５の段差部３表面に形成された配線導体層が、ビアホール導体１９を介して接続され、これにより端子電極１３と半導体素子７が電気的に接続されている。即ち、ビアホール導体１９は、絶縁溝１５よりも外側に形成されている。ビアホール導体１９を確実に絶縁基板２内に形成するという点から、絶縁溝１５は、絶縁基板２の端面から５００μｍ以上内側に形成されていることが望ましい。
【００２９】
端子電極１３は、絶縁基板２表面に下地電極層、メッキ層を順次積層して形成されている。尚、図１においては、理解を容易にするため、半導体素子７、段差部３は実線で記載した。
【００３０】
本発明の半導体素子収納基板では、上記した絶縁溝１５は、蓋体１１と絶縁基板２との接合部２１よりも外側に形成されている。
【００３１】
以上のように形成された半導体素子収納基板では、図３に示すように、蓋体１１と絶縁基板２の熱膨張率差に起因して生じる熱応力は、蓋体１１と絶縁基板２との接合部２１の領域内で大きくなり、接合部２１よりも外側になると殆ど熱応力は発生しなくなるが、本発明の半導体素子収納基板では、絶縁溝１５が、蓋体１１と絶縁基板２との接合部２１よりも外側に形成されているため、絶縁溝１５に作用する熱応力が小さくなり、この絶縁溝１５からの破損を抑制することができる。
【００３２】
また、本発明では、図４に示すように、絶縁溝３５をジグザグ状に形成することが望ましい。このように、絶縁溝３５をジグザグ状に形成することにより、絶縁溝３５に作用する熱応力を分散して、絶縁溝３５に集中する熱応力をさらに小さくすることができ、この絶縁溝３５からの破損をさらに確実に防止でき、信頼性をさらに向上できる。
【００３３】
尚、本発明は前述の例に限定されるものではなく、本発明の要旨逸脱しない範囲であれば種々の変更が可能である。
【００３４】
【実施例】
先ず、Ａｌ2Ｏ3、ＳｉＯ2、ＭｇＯ、ＣａＯの原料粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して泥漿を調整し、該泥漿を周知のドクターブレード法により厚さ約３００μｍのセラミックグリーンシートを成形した。
【００３５】
その後、半導体素子を収納するためのキャビティを形成する為に、厚さ３００μｍのグリーンシートの所定の位置に打ち抜き加工を施した。また、各配線層間の電気的導通を取るために設けるビアホールを形成するために、セラミックグリーンシートの所望の位置に打ち抜き加工を施した。
【００３６】
その後、Ｗを主成分とする粉末に、アルミナ粒子を添加し、有機バインダー、可塑剤、溶剤を添加混合して得た金属ペーストを、前記セラミックグリーンシートに設けたビアホール形成用の打ち抜き穴にスクリーン印刷により充填した。また、同時に所望のパターンをスクリーン印刷した。
【００３７】
半導体素子収納基板の裏面に設けられた端子電極を形成するために、グリーンシートに、以後の工程で電解メッキを行う際に必要となる各端子電極を短絡するための導通メタライズのパターンもスクリーン印刷して形成した。
【００３８】
その後、導通メタライズのパターンが形成されたグリーンシート上に、所望のパターンが形成され、ビアホール内に金属ペーストが充填されたグリーンシートを、所望の積層数だけ積層し、さらに、その上に、キャビティ用の打ち抜き加工が施されたグリーンシートを積層し、積層成形体を作製した。
【００３９】
その後、積層成形体を水素（Ｈ2）と窒素（Ｎ2）の混合ガスから成る還元性雰囲気中、約１６００℃の温度で焼成して、主面が正方形状で一辺が３０ｍｍ、厚さ１ｍｍの絶縁基板を作製した。尚、キャビティは、絶縁基板表面で一辺が１４ｍｍの正方形状、半導体素子が固着される底面で一辺が８ｍｍの正方形状とした。また、ビアホール導体は、絶縁基板の端面から０．７５ｍｍの位置に形成した。
【００４０】
また、絶縁基板の大きさの違いによる本発明の効果を確認する為、主面が正方形状で一辺が２０ｍｍ、厚さ１ｍｍの絶縁基板も作製した。
この後、導通メタライズの全表面に、ニッケル（Ni）メッキ層を形成するために、絶縁基板のキャビティに形成された配線導体層と絶縁基板の底面に形成された導通メタライズを電気的に短絡して、電解メッキ法により、メッキ層を形成した。
【００４１】
その後、該評価用の絶縁基板に、一辺が３０ｍｍの絶縁基板の場合、一辺が２０ｍｍの正方形状のコバールからなる蓋体をロウ材を用いて接合した。また、絶縁基板の大きさが一辺が２０ｍｍの絶縁基板の場合、一辺が１６ｍｍの正方形状のコバールからなる蓋体を同様にして接合した。尚、本半導体素子収納基板は評価用であるため、半導体素子を実装しなかった。
【００４２】
その後、本発明と比較例の半導体素子収納基板に、各端子電極が短絡している部分を、リュータ（小形グラインダ）にて削除し、本発明では図１、図２に示すように、比較例では図５に示すように電気的導通部を切断して絶縁溝を形成した。絶縁溝は、表１に示すように、接合部の外縁端からの距離Ｌを、内側がプラスで（比較例）、外側がマイナス（本発明）で表示した。
【００４３】
かくして、得られた評価用の半導体素子収納基板が、実使用環境などで信頼性を損なうことがないか確認する為、半導体素子収納基板の下面を加熱する試験を実施した。具体的には、該半導体素子収納基板を３００℃に加熱されたヒーターブロックの上に置き、１時間保持後、絶縁基板に割れが生じるか否かを確認した。割れの確認は、浸透探傷液を用いた浸透探傷により行なった。
【００４４】
また、該評価用半導体素子収納基板の実際の使用状況を想定し、長期の信頼性確認の為に、該半導体素子収納基板に、高温設定温度１２５℃、低温設定温度−４０℃の熱衝撃を１０００サイクル加える熱衝撃試験を施し、５００サイクル、１０００サイクルの各々で、前記同様の断面観察により絶縁基板の破壊の有無を確認した。これらの結果を表１に記載した。
【００４５】
【表１】
【００４６】
表１から明らかなように、本発明の範囲外の試料Ｎｏ．３、４、７、８と比較して、本発明の試料Ｎｏ．１、２、５、６では、ヒーターブロック加熱試験において絶縁基板に割れが生じず、また、熱衝撃試験を１０００サイクル印加しても割れが発生していないのに対して、絶縁溝を接合部の内側に形成した比較例の試料Ｎｏ．３、４、７、８では、絶縁溝を起点として割れが発生し、しかも、熱衝撃試験の印加回数が多くなるほど割れが発生し、信頼性が低下することが判る。
【００４７】
【発明の効果】
本発明の半導体素子収納基板では、蓋体と絶縁基板の熱膨張率差に起因して生じる熱応力は、蓋体と絶縁基板との接合部の内側で大きく、接合部よりも外側になると殆ど熱応力は発生しなくなるが、絶縁溝が、蓋体と絶縁基板との接合部よりも外側に形成されているため、絶縁溝に作用する熱応力は小さく、この絶縁溝からの破損を抑制することができる。これにより、半導体素子収納基板が使用される環境においても、絶縁基板に破壊が生じることなく高信頼性を確保できる。このため、外部の電子回路との電気的接続を高い信頼性を持って確保できる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納基板を示す平面図である。
【図２】図１の断面図である。
【図３】本発明の半導体素子収納基板に作用する熱応力を示す説明図である。
【図４】ジグザグ状の絶縁溝を形成した状態を示す平面図である。
【図５】従来の半導体素子収納基板を示す断面図である。
【図６】図５の半導体素子収納基板に作用する熱応力を示す説明図である。
【符号の説明】
２・・・絶縁基板
５・・・キャビティ
７・・・半導体素子
１１・・・蓋体
１３・・・端子電極
１５、３５・・・絶縁溝
２１・・・接合部
【発明の属する技術分野】
本発明は、半導体素子収納基板に関するものであり、特に、複数の端子電極が絶縁溝により電気的導通が解除された半導体素子収納基板に関するものである。
【０００２】
【従来技術】
従来、半導体素子収納用パッケージや混成集積回路装置等の半導体素子収納基板に用いられる絶縁基板は、一般にアルミナ質焼結体などの電気絶縁性のセラミック焼結体を用い、その内部及び表面に、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等の高融点金属からなる複数の配線導体層を配設するとともに、各配線導体層を、絶縁基板内に設けた前記と同様の高融点金属からなるスルーホール導体で接続した構造を有している。
【０００３】
また、絶縁基板の下面には、外部回路との接続のための端子電極が形成されており、その表面には電解メッキ法などにより形成されたメッキ層を有している。
【０００４】
そして、絶縁基板を、例えば半導体素子収納用パッケージに適用した場合には、図５に示すように、その絶縁基板５１のキャビティ５３底面に半導体素子５５をガラス、樹脂、ロウ材などの接着剤を介して接着固定するとともに、半導体素子５５の各電極がキャビティ５３周辺に位置する配線導体層にボンディングワイヤ５７を介して電気的に接続され、金属やセラミックスからなる蓋体５９が、キャビティ５３を塞ぐように前記接着剤と同様の封止材を介して絶縁基板５１に接合され、絶縁基板５１のキャビティ５３内に半導体素子５５が気密に収納されていた。
【０００５】
また、絶縁基板５１の下面には、メタライズあるいはスパッタなどによって形成された下地電極層と、この下地電極層の表面に電解メッキ法により形成されたメッキ層とからなる複数の端子電極６１が形成されており、これらの端子電極６１は、絶縁基板５１に形成された絶縁溝６３により相互の電気的な接続が解除されている。これらの端子電極６１は、キャビティ５３周辺に形成された配線導体層にビアホール導体６５により電気的に接続されている。
【０００６】
これらの端子電極６１には、鉄−ニッケル（Ｆｅ−Ｎｉ）合金等からなる外部リード端子（図示せず）が、銀ロウ等のロウ材を介して電気的に接続されており、これらの外部リード端子を外部回路に接続することによって、半導体素子５５の各電極は、ボンディングワイヤ５７、配線導体層、ビアホール導体６５及び外部リード端子を介して外部回路に電気的に接続されていた。
【０００７】
従来、複数の端子電極は、絶縁基板の下面に、後述する電解メッキ法をより効率的に行うべく、メタライズあるいはスパッタなどによって連続する下地電極層を形成し、この下地電極層上に、電解メッキ法によりメッキ層を形成する。この状態では、複数の端子電極は電気的に短絡している。
【０００８】
この後、複数の端子電極が導通している導通部で、蓋体と絶縁基板との接合部よりも内側の部分を、リュータにより研摩加工して除去し、各端子電極を電気的に絶縁していた。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の方法においては、複数の端子電極の導通部をリュータにより研摩加工して除去しているため、研摩加工により、絶縁基板の下面に絶縁溝が形成されるが、この絶縁溝は、半導体素子収納基板への半導体素子の実装工程、その後の、半導体素子収納基板への蓋体の接合工程において、もしくは、半導体素子の実装、蓋体の接合が完了した半導体素子収納基板の信頼性を確認するために実施される、温度サイクル試験などの信頼性試験において、主に蓋体と絶縁基板の熱膨張率差に起因して生じる絶縁基板の熱応力により、絶縁溝から絶縁基板の破壊が生じるという問題があった。
【００１０】
具体的には、図５に示すように、従来、蓋体５９と絶縁基板５１との接合部６７よりも内側の部分を、リュータにより研摩加工して除去し、各端子電極６１を電気的に絶縁していたため、蓋体５９と絶縁基板５１との接合部６７よりも内側に絶縁溝６３が形成されている。
【００１１】
ところで、本発明者等は、蓋体５９と絶縁基板５１の熱膨張率差に起因して生じる熱応力は、蓋体５９と絶縁基板５１との接合部６７の内側で大きく、接合部６７よりも外側になると、自由端となるため殆ど熱応力は発生しなくなることを知見した。従って、従来では、各端子電極６１を電気的に絶縁する絶縁溝６３が、接合部６７よりも内側に存在していたため、熱応力が大きく、しかも構造上絶縁溝６３に応力集中し、絶縁溝６３から亀裂等の破損が生じるという問題があった。
【００１２】
即ち、図５、図６に示すように、絶縁溝６３が、蓋体５９の絶縁基板５１への接合部６７よりも内側に形成されていたため、半導体素子収納基板に熱負荷が負荷されると、絶縁基板５１と蓋体５９の熱膨張率差に主に起因する熱変形が生じ、この熱変形により、絶縁基板５１には曲げ応力が生じる。
【００１３】
この曲げ応力は、図６のように変形する場合は、絶縁基板５１と蓋体５９との接合部６７の領域内が大きく、この領域に絶縁溝６３が存在すると、絶縁溝６３が破壊の起点となり、破損が生じるという問題があった。
【００１４】
従って、本発明は、蓋体と絶縁基板の熱膨張率差に起因して生じる熱応力による破損を抑制できる半導体素子収納基板を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の半導体素子収納基板は、内部に複数のビアホール導体を有する絶縁基板と、該絶縁基板のキャビティに収納された半導体素子と、前記半導体素子の搭載面側において前記絶縁基板に接合され前記半導体素子を密封する蓋体と、前記絶縁基板における前記半導体素子の搭載面と反対側の面に形成されているとともに、前記複数のビアホール導体と接続されている複数の端子電極および該端子電極同士の電気的導通を解除するための絶縁溝とを具備してなり、前記絶縁溝が、前記蓋体と前記絶縁基板との接合部よりも外側に形成されていることを特徴とする。
【００１６】
蓋体と絶縁基板の熱膨張率差に起因して生じる熱応力は、蓋体と絶縁基板との接合部の内側で大きく、接合部よりも外側になると殆ど熱応力は発生しなくなるが、本発明の半導体素子収納基板では、絶縁溝が、蓋体と絶縁基板との接合部よりも外側に形成されているため、絶縁溝に作用する熱応力は小さく、この絶縁溝からの破損を抑制することができる。
【００１７】
また、本発明では、前記端子電極が、前記絶縁溝よりも外側に形成されていることが望ましい。このように前記端子電極を、前記絶縁溝よりも外側に形成することにより、端子電極に作用する熱応力を小さくすることができ、信頼性をさらに向上できる。
【００１８】
さらに、本発明では、絶縁溝は、絶縁基板の端面から５００μｍ以上内側に形成されていることが望ましい。これにより、絶縁基板内に形成されたビアホール導体を端子電極に確実に接続することができる。
【００１９】
また、本発明では、蓋体が金属からなり、絶縁基板がセラミックスからなる場合に効果的である。
【００２０】
即ち、半導体素子からの発熱を効果的に放散するためには、半導体素子収納基板に接合される蓋体として、銅やアルミ、コバールなどの金属材料からなるものが好ましいが、一般的に絶縁基板の材料として、セラミック材料からなる場合は、蓋体と絶縁基板の熱膨張率差が大きくなるため、本発明を採用することにより、絶縁基板の絶縁溝からの破壊をより効果的に抑制することができる。
【００２１】
【発明の実施の形態】
図１および図２は、本発明の半導体素子収納基板の概略図を説明するためのものであり、図１は平面図、図２は、図１のＡ−Ａ線に沿った断面を示すものである。
【００２２】
図１および図２において、符号２は主面が正方形状の絶縁基板を示している。絶縁基板２は、アルミナ、窒化アルミ、窒化珪素、サイアロン（Ｓｉ，Ａｌ，Ｏ，Ｎを含有）、ムライトまたは炭化珪素などを主成分とするセラミックからなることが好ましい。
【００２３】
この絶縁基板２には、段差部３を有する開口部が正方形状のキャビティ５が形成されており、そのキャビティ５内には半導体素子７が収容され、この半導体素子７は、段差部３表面に形成された配線導体層（図示せず）にボンディングワイヤ９により接続されている。
【００２４】
半導体素子７は、絶縁基板２のキャビティ５外周を囲むように絶縁基板２表面に接合された蓋体１１により気密封止されている。
【００２５】
そして、絶縁基板２の下面外周部の各辺中央部には、外部回路と電気的に接続するための多数の端子電極１３が形成されており、これらの端子電極１３は、絶縁溝１５により、電気的な導通が解除されている。即ち、多数の端子電極１３は、端子電極作製時には電気的に導通しており、これらが、リュータにより研摩加工して形成された絶縁溝１５により、端子電極１３と電気的導通部１７に分離されている。尚、絶縁溝１５は、少し窪んだすり傷痕のようなものも含む概念である。
【００２６】
電気的導通部１７は、例えば、絶縁基板２に形成されたメタライズ層（下地層）に電解メッキによりメッキ被覆を行う際に、多数の端子電極１３に同時に電流を印加するために各端子電極１３を短絡するために設けられたものである。
【００２７】
絶縁溝１５は、絶縁基板２の各辺にほぼ平行に形成されており、端子電極１３が形成されている部分のみ、即ち絶縁基板２の四隅の部分には、絶縁溝１５は形成されていない。
【００２８】
端子電極１３には、キャビティ５の段差部３表面に形成された配線導体層が、ビアホール導体１９を介して接続され、これにより端子電極１３と半導体素子７が電気的に接続されている。即ち、ビアホール導体１９は、絶縁溝１５よりも外側に形成されている。ビアホール導体１９を確実に絶縁基板２内に形成するという点から、絶縁溝１５は、絶縁基板２の端面から５００μｍ以上内側に形成されていることが望ましい。
【００２９】
端子電極１３は、絶縁基板２表面に下地電極層、メッキ層を順次積層して形成されている。尚、図１においては、理解を容易にするため、半導体素子７、段差部３は実線で記載した。
【００３０】
本発明の半導体素子収納基板では、上記した絶縁溝１５は、蓋体１１と絶縁基板２との接合部２１よりも外側に形成されている。
【００３１】
以上のように形成された半導体素子収納基板では、図３に示すように、蓋体１１と絶縁基板２の熱膨張率差に起因して生じる熱応力は、蓋体１１と絶縁基板２との接合部２１の領域内で大きくなり、接合部２１よりも外側になると殆ど熱応力は発生しなくなるが、本発明の半導体素子収納基板では、絶縁溝１５が、蓋体１１と絶縁基板２との接合部２１よりも外側に形成されているため、絶縁溝１５に作用する熱応力が小さくなり、この絶縁溝１５からの破損を抑制することができる。
【００３２】
また、本発明では、図４に示すように、絶縁溝３５をジグザグ状に形成することが望ましい。このように、絶縁溝３５をジグザグ状に形成することにより、絶縁溝３５に作用する熱応力を分散して、絶縁溝３５に集中する熱応力をさらに小さくすることができ、この絶縁溝３５からの破損をさらに確実に防止でき、信頼性をさらに向上できる。
【００３３】
尚、本発明は前述の例に限定されるものではなく、本発明の要旨逸脱しない範囲であれば種々の変更が可能である。
【００３４】
【実施例】
先ず、Ａｌ2Ｏ3、ＳｉＯ2、ＭｇＯ、ＣａＯの原料粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して泥漿を調整し、該泥漿を周知のドクターブレード法により厚さ約３００μｍのセラミックグリーンシートを成形した。
【００３５】
その後、半導体素子を収納するためのキャビティを形成する為に、厚さ３００μｍのグリーンシートの所定の位置に打ち抜き加工を施した。また、各配線層間の電気的導通を取るために設けるビアホールを形成するために、セラミックグリーンシートの所望の位置に打ち抜き加工を施した。
【００３６】
その後、Ｗを主成分とする粉末に、アルミナ粒子を添加し、有機バインダー、可塑剤、溶剤を添加混合して得た金属ペーストを、前記セラミックグリーンシートに設けたビアホール形成用の打ち抜き穴にスクリーン印刷により充填した。また、同時に所望のパターンをスクリーン印刷した。
【００３７】
半導体素子収納基板の裏面に設けられた端子電極を形成するために、グリーンシートに、以後の工程で電解メッキを行う際に必要となる各端子電極を短絡するための導通メタライズのパターンもスクリーン印刷して形成した。
【００３８】
その後、導通メタライズのパターンが形成されたグリーンシート上に、所望のパターンが形成され、ビアホール内に金属ペーストが充填されたグリーンシートを、所望の積層数だけ積層し、さらに、その上に、キャビティ用の打ち抜き加工が施されたグリーンシートを積層し、積層成形体を作製した。
【００３９】
その後、積層成形体を水素（Ｈ2）と窒素（Ｎ2）の混合ガスから成る還元性雰囲気中、約１６００℃の温度で焼成して、主面が正方形状で一辺が３０ｍｍ、厚さ１ｍｍの絶縁基板を作製した。尚、キャビティは、絶縁基板表面で一辺が１４ｍｍの正方形状、半導体素子が固着される底面で一辺が８ｍｍの正方形状とした。また、ビアホール導体は、絶縁基板の端面から０．７５ｍｍの位置に形成した。
【００４０】
また、絶縁基板の大きさの違いによる本発明の効果を確認する為、主面が正方形状で一辺が２０ｍｍ、厚さ１ｍｍの絶縁基板も作製した。
この後、導通メタライズの全表面に、ニッケル（Ni）メッキ層を形成するために、絶縁基板のキャビティに形成された配線導体層と絶縁基板の底面に形成された導通メタライズを電気的に短絡して、電解メッキ法により、メッキ層を形成した。
【００４１】
その後、該評価用の絶縁基板に、一辺が３０ｍｍの絶縁基板の場合、一辺が２０ｍｍの正方形状のコバールからなる蓋体をロウ材を用いて接合した。また、絶縁基板の大きさが一辺が２０ｍｍの絶縁基板の場合、一辺が１６ｍｍの正方形状のコバールからなる蓋体を同様にして接合した。尚、本半導体素子収納基板は評価用であるため、半導体素子を実装しなかった。
【００４２】
その後、本発明と比較例の半導体素子収納基板に、各端子電極が短絡している部分を、リュータ（小形グラインダ）にて削除し、本発明では図１、図２に示すように、比較例では図５に示すように電気的導通部を切断して絶縁溝を形成した。絶縁溝は、表１に示すように、接合部の外縁端からの距離Ｌを、内側がプラスで（比較例）、外側がマイナス（本発明）で表示した。
【００４３】
かくして、得られた評価用の半導体素子収納基板が、実使用環境などで信頼性を損なうことがないか確認する為、半導体素子収納基板の下面を加熱する試験を実施した。具体的には、該半導体素子収納基板を３００℃に加熱されたヒーターブロックの上に置き、１時間保持後、絶縁基板に割れが生じるか否かを確認した。割れの確認は、浸透探傷液を用いた浸透探傷により行なった。
【００４４】
また、該評価用半導体素子収納基板の実際の使用状況を想定し、長期の信頼性確認の為に、該半導体素子収納基板に、高温設定温度１２５℃、低温設定温度−４０℃の熱衝撃を１０００サイクル加える熱衝撃試験を施し、５００サイクル、１０００サイクルの各々で、前記同様の断面観察により絶縁基板の破壊の有無を確認した。これらの結果を表１に記載した。
【００４５】
【表１】
表１から明らかなように、本発明の範囲外の試料Ｎｏ．３、４、７、８と比較して、本発明の試料Ｎｏ．１、２、５、６では、ヒーターブロック加熱試験において絶縁基板に割れが生じず、また、熱衝撃試験を１０００サイクル印加しても割れが発生していないのに対して、絶縁溝を接合部の内側に形成した比較例の試料Ｎｏ．３、４、７、８では、絶縁溝を起点として割れが発生し、しかも、熱衝撃試験の印加回数が多くなるほど割れが発生し、信頼性が低下することが判る。
【００４７】
【発明の効果】
本発明の半導体素子収納基板では、蓋体と絶縁基板の熱膨張率差に起因して生じる熱応力は、蓋体と絶縁基板との接合部の内側で大きく、接合部よりも外側になると殆ど熱応力は発生しなくなるが、絶縁溝が、蓋体と絶縁基板との接合部よりも外側に形成されているため、絶縁溝に作用する熱応力は小さく、この絶縁溝からの破損を抑制することができる。これにより、半導体素子収納基板が使用される環境においても、絶縁基板に破壊が生じることなく高信頼性を確保できる。このため、外部の電子回路との電気的接続を高い信頼性を持って確保できる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納基板を示す平面図である。
【図２】図１の断面図である。
【図３】本発明の半導体素子収納基板に作用する熱応力を示す説明図である。
【図４】ジグザグ状の絶縁溝を形成した状態を示す平面図である。
【図５】従来の半導体素子収納基板を示す断面図である。
【図６】図５の半導体素子収納基板に作用する熱応力を示す説明図である。
【符号の説明】
２・・・絶縁基板
５・・・キャビティ
７・・・半導体素子
１１・・・蓋体
１３・・・端子電極
１５、３５・・・絶縁溝
２１・・・接合部
Claims (3)
- 内部に複数のビアホール導体を有する絶縁基板と、該絶縁基板のキャビティに収納された半導体素子と、前記半導体素子の搭載面側において前記絶縁基板に接合され前記半導体素子を密封する蓋体と、前記絶縁基板における前記半導体素子の搭載面と反対側の面に形成されているとともに、前記複数のビアホール導体と接続されている複数の端子電極および該端子電極同士の電気的導通を解除するための絶縁溝とを具備してなり、前記絶縁溝が、前記蓋体と前記絶縁基板との接合部よりも外側に形成されていることを特徴とする半導体素子収納基板。
- 前記端子電極が、前記絶縁溝よりも外側に形成されていることを特徴とする請求項１に記載の半導体素子収納基板。
- 前記蓋体が金属からなり、前記絶縁基板がセラミックスからなることを特徴とする請求項１または２に記載の半導体素子収納基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000363699A JP4514318B2 (ja) | 2000-11-29 | 2000-11-29 | 半導体素子収納基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000363699A JP4514318B2 (ja) | 2000-11-29 | 2000-11-29 | 半導体素子収納基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002170908A JP2002170908A (ja) | 2002-06-14 |
| JP4514318B2 true JP4514318B2 (ja) | 2010-07-28 |
Family
ID=18834766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000363699A Expired - Fee Related JP4514318B2 (ja) | 2000-11-29 | 2000-11-29 | 半導体素子収納基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4514318B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4593802B2 (ja) * | 2001-01-30 | 2010-12-08 | 京セラ株式会社 | 半導体素子収納基板 |
| US11935806B2 (en) | 2020-07-10 | 2024-03-19 | Nichia Corporation | Semiconductor device and method for manufacturing semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479257A (ja) * | 1990-07-20 | 1992-03-12 | Shinko Electric Ind Co Ltd | セラミックパッケージの製造方法 |
-
2000
- 2000-11-29 JP JP2000363699A patent/JP4514318B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002170908A (ja) | 2002-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3873145B2 (ja) | 半導体素子収納用パッケージ | |
| JP4836760B2 (ja) | 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
| JP4514318B2 (ja) | 半導体素子収納基板 | |
| JP3404277B2 (ja) | 半導体素子収納用パッケージ | |
| JP2678511B2 (ja) | 半導体素子収納用パッケージ | |
| JP4593802B2 (ja) | 半導体素子収納基板 | |
| JP3085622B2 (ja) | 電子素子搭載用基板の製造方法 | |
| JP2851732B2 (ja) | 電子部品収納用パッケージ | |
| JP3838940B2 (ja) | 配線基板 | |
| JP3850341B2 (ja) | 配線基板 | |
| JP2000340716A (ja) | 配線基板 | |
| JP2003179175A (ja) | 配線基板 | |
| JP4034912B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP4203501B2 (ja) | 半導体装置 | |
| JP2004281470A (ja) | 配線基板 | |
| JP2685158B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP4562301B2 (ja) | 電子部品収納用パッケージ | |
| JP2003158220A (ja) | 配線基板 | |
| JP2746841B2 (ja) | 配線基板 | |
| JP2717727B2 (ja) | 半導体素子収納用パッケージ | |
| JP3872401B2 (ja) | 配線基板 | |
| JP4077690B2 (ja) | 圧力検出装置用パッケージ | |
| JP3393784B2 (ja) | 電子部品収納用パッケージ | |
| JP2011151338A (ja) | 回路基板およびそれを用いた電子装置 | |
| JPH1117344A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100511 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |