JPH08222653A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08222653A JPH08222653A JP7021654A JP2165495A JPH08222653A JP H08222653 A JPH08222653 A JP H08222653A JP 7021654 A JP7021654 A JP 7021654A JP 2165495 A JP2165495 A JP 2165495A JP H08222653 A JPH08222653 A JP H08222653A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead terminal
- external lead
- electrode
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体素子の各電極と外部リード端子とを強固
に電気的接続し、内部の半導体素子を外部電気回路に確
実に電気的接続することができる半導体装置を提供する
ことにある。 【構成】半導体素子１と、該半導体素子１を内部に収容
する基体３と蓋体４とから成る容器Ｐと、前記容器Ｐの
基体３と蓋体４の間に封止用ガラス部材７、８を介して
取着され、容器Ｐ内部に収容されている半導体素子１の
電極がボンディングワイヤ６を介して電気的に接続され
る外部リード端子５とから成る半導体装置であって、前
記外部リード端子５のボンディングワイヤ６の接合され
る領域が半導体素子１の電極が形成されている領域と実
質的に同一高さに位置する。
に電気的接続し、内部の半導体素子を外部電気回路に確
実に電気的接続することができる半導体装置を提供する
ことにある。 【構成】半導体素子１と、該半導体素子１を内部に収容
する基体３と蓋体４とから成る容器Ｐと、前記容器Ｐの
基体３と蓋体４の間に封止用ガラス部材７、８を介して
取着され、容器Ｐ内部に収容されている半導体素子１の
電極がボンディングワイヤ６を介して電気的に接続され
る外部リード端子５とから成る半導体装置であって、前
記外部リード端子５のボンディングワイヤ６の接合され
る領域が半導体素子１の電極が形成されている領域と実
質的に同一高さに位置する。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子収納用パッケ
ージ内に半導体素子を収容して成る半導体装置に関する
ものである。
ージ内に半導体素子を収容して成る半導体装置に関する
ものである。
【０００２】
【従来の技術】従来、コンピュータ等の情報処理装置に
は半導体素子を半導体素子収納用パッケージ内に気密に
収容した半導体装置が使用されている。
は半導体素子を半導体素子収納用パッケージ内に気密に
収容した半導体装置が使用されている。
【０００３】かかるコンピュータ等の情報処理装置に使
用される半導体装置は通常、図２に示すように、まず酸
化アルミニウム質焼結体等の電気絶縁材料から成り、中
央部に半導体素子を収容する空所を形成するための凹部
を有し、上面に封止用のガラス部材２２が被着された基
体２１と、同じく電気絶縁材料から成り、中央部に半導
体素子を収容するための空所を形成する凹部を有し、下
面に封止用のガラス部材２４が被着された蓋体２３と、
内部に収容する半導体素子を外部の電気回路に電気的に
接続するための複数個の外部リード端子２５とにより構
成される半導体素子収納用パッケージを準備し、次に前
記半導体素子収納用パッケージの基体２１の上面に外部
リード端子２５を載置させるとともに予め被着させてお
いた封止用のガラス部材２２を溶融させることによって
外部リード端子２５を基体２１に仮止めし、次に前記基
体２１の凹部底面に半導体素子２６をガラス、樹脂、ロ
ウ材等の接着剤を介して接着固定するとともに該半導体
素子２６の各電極をボンディングワイヤ２７を介して外
部リード端子２５に接続し、しかる後、基体２１と蓋体
２３とをその相対向する上下面に被着させておいた封止
用のガラス部材２２、２４を約４００℃の温度で溶融一
体化させ、基体２１と蓋体２３とから成る容器を気密に
封止することによって製品としての半導体装置となる。
用される半導体装置は通常、図２に示すように、まず酸
化アルミニウム質焼結体等の電気絶縁材料から成り、中
央部に半導体素子を収容する空所を形成するための凹部
を有し、上面に封止用のガラス部材２２が被着された基
体２１と、同じく電気絶縁材料から成り、中央部に半導
体素子を収容するための空所を形成する凹部を有し、下
面に封止用のガラス部材２４が被着された蓋体２３と、
内部に収容する半導体素子を外部の電気回路に電気的に
接続するための複数個の外部リード端子２５とにより構
成される半導体素子収納用パッケージを準備し、次に前
記半導体素子収納用パッケージの基体２１の上面に外部
リード端子２５を載置させるとともに予め被着させてお
いた封止用のガラス部材２２を溶融させることによって
外部リード端子２５を基体２１に仮止めし、次に前記基
体２１の凹部底面に半導体素子２６をガラス、樹脂、ロ
ウ材等の接着剤を介して接着固定するとともに該半導体
素子２６の各電極をボンディングワイヤ２７を介して外
部リード端子２５に接続し、しかる後、基体２１と蓋体
２３とをその相対向する上下面に被着させておいた封止
用のガラス部材２２、２４を約４００℃の温度で溶融一
体化させ、基体２１と蓋体２３とから成る容器を気密に
封止することによって製品としての半導体装置となる。
【０００４】尚、前記従来の半導体装置は外部リード端
子２５の一端が外部電気回路基板の配線導体に半田等を
介して接続され、これによって容器内部に収容される半
導体素子２６の電極はボンディングワイヤ２７及び外部
リード端子２５を通して外部電気回路と接続されること
になる。
子２５の一端が外部電気回路基板の配線導体に半田等を
介して接続され、これによって容器内部に収容される半
導体素子２６の電極はボンディングワイヤ２７及び外部
リード端子２５を通して外部電気回路と接続されること
になる。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置においては、外部リード端子が基体の上
面外周部に固定されているのに対し、厚さの薄い半導体
素子が基体の凹部底面に接着固定されており、外部リー
ド端子のボンディングワイヤが接合される上面と半導体
素子の各電極が形成されている上面の高さ位置に大きな
相違を有することから半導体素子の各電極をボンディン
グワイヤを介して外部リード端子に接続する際、ボンデ
ィングワイヤの外部リード端子に対する接合と半導体素
子の電極に対する接合に強度バラツキが発生し、その結
果、半導体素子の各電極と外部リード端子との電気的接
続が信頼性の低いものになる欠点を有していた。
来の半導体装置においては、外部リード端子が基体の上
面外周部に固定されているのに対し、厚さの薄い半導体
素子が基体の凹部底面に接着固定されており、外部リー
ド端子のボンディングワイヤが接合される上面と半導体
素子の各電極が形成されている上面の高さ位置に大きな
相違を有することから半導体素子の各電極をボンディン
グワイヤを介して外部リード端子に接続する際、ボンデ
ィングワイヤの外部リード端子に対する接合と半導体素
子の電極に対する接合に強度バラツキが発生し、その結
果、半導体素子の各電極と外部リード端子との電気的接
続が信頼性の低いものになる欠点を有していた。
【０００６】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は半導体素子の各電極と外部リード端子と
を強固に電気的接続し、内部の半導体素子を外部電気回
路に確実に電気的接続することができる半導体装置を提
供することにある。
で、その目的は半導体素子の各電極と外部リード端子と
を強固に電気的接続し、内部の半導体素子を外部電気回
路に確実に電気的接続することができる半導体装置を提
供することにある。
【０００７】
【課題を解決するための手段】本発明は半導体素子と、
該半導体素子を内部に収容する基体と蓋体とから成る容
器と、前記容器の基体と蓋体の間に封止用ガラス部材を
介して取着され、容器内部に収容されている半導体素子
の電極がボンディングワイヤを介して電気的に接続され
る外部リード端子とから成る半導体装置であって、前記
外部リード端子のボンディングワイヤの接合される領域
が半導体素子の電極が形成されている領域と実質的に同
一高さに位置することを特徴とするものである。
該半導体素子を内部に収容する基体と蓋体とから成る容
器と、前記容器の基体と蓋体の間に封止用ガラス部材を
介して取着され、容器内部に収容されている半導体素子
の電極がボンディングワイヤを介して電気的に接続され
る外部リード端子とから成る半導体装置であって、前記
外部リード端子のボンディングワイヤの接合される領域
が半導体素子の電極が形成されている領域と実質的に同
一高さに位置することを特徴とするものである。
【０００８】
【作用】本発明の半導体装置によれば、外部リード端子
のボンディングワイヤが接合される領域と半導体素子の
電極が形成されている領域とが実質的に同一高さに位置
することから半導体素子の各電極をボンディングワイヤ
を介して外部リード端子に接続するとボンディングワイ
ヤの外部リード端子に対する接合と半導体素子の電極に
対する接合とが略均等の強度となり、その結果、半導体
素子の各電極と外部リード端子とを強固に電気的接続
し、内部の半導体素子を外部電気回路に確実に電気的接
続することが可能となる。
のボンディングワイヤが接合される領域と半導体素子の
電極が形成されている領域とが実質的に同一高さに位置
することから半導体素子の各電極をボンディングワイヤ
を介して外部リード端子に接続するとボンディングワイ
ヤの外部リード端子に対する接合と半導体素子の電極に
対する接合とが略均等の強度となり、その結果、半導体
素子の各電極と外部リード端子とを強固に電気的接続
し、内部の半導体素子を外部電気回路に確実に電気的接
続することが可能となる。
【０００９】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の半導体装置の一実施例を示し、１は
半導体素子、２は半導体素子収納用パッケージである。
この半導体素子収納用パッケージ２の内部に半導体素子
１を収容することによって半導体装置となる。
る。図１は本発明の半導体装置の一実施例を示し、１は
半導体素子、２は半導体素子収納用パッケージである。
この半導体素子収納用パッケージ２の内部に半導体素子
１を収容することによって半導体装置となる。
【００１０】前記半導体素子収納用パッケージ２は基体
３と蓋体４と複数個の外部リード端子５とによって構成
されており、該基体３及び蓋体４は酸化アルミニウム質
焼結体やムライト質焼結体、窒化アルミニウム質焼結
体、炭化珪素質焼結体、ガラスセラミックス焼結体等の
無機物絶縁材料、或いは鉄ーニッケルーコバルト合金や
鉄ーニッケル合金等の金属材料で、また外部リード端子
５は鉄ーニッケルーコバルト合金や鉄ーニッケル合金等
の金属材料で形成されている。
３と蓋体４と複数個の外部リード端子５とによって構成
されており、該基体３及び蓋体４は酸化アルミニウム質
焼結体やムライト質焼結体、窒化アルミニウム質焼結
体、炭化珪素質焼結体、ガラスセラミックス焼結体等の
無機物絶縁材料、或いは鉄ーニッケルーコバルト合金や
鉄ーニッケル合金等の金属材料で、また外部リード端子
５は鉄ーニッケルーコバルト合金や鉄ーニッケル合金等
の金属材料で形成されている。
【００１１】前記半導体素子収納用パッケージ２の基体
３はその上面中央部に半導体素子１が載置される載置部
３ａが形成されており、該載置部３ａには半導体素子１
がガラス、樹脂、ロウ材等の接着剤を介して接着固定さ
れるようになっている。
３はその上面中央部に半導体素子１が載置される載置部
３ａが形成されており、該載置部３ａには半導体素子１
がガラス、樹脂、ロウ材等の接着剤を介して接着固定さ
れるようになっている。
【００１２】また前記基体３の半導体素子１が搭載され
る搭載部３ａは基体３の上面側に若干突出しており、こ
れによって搭載部３ａに半導体素子１を固定した際、半
導体素子１の電極が形成されている上面が後述する外部
リード端子５のボンディングワイヤ６が接合される上面
と実質的に同一高さとなっている。
る搭載部３ａは基体３の上面側に若干突出しており、こ
れによって搭載部３ａに半導体素子１を固定した際、半
導体素子１の電極が形成されている上面が後述する外部
リード端子５のボンディングワイヤ６が接合される上面
と実質的に同一高さとなっている。
【００１３】尚、前記半導体素子収納用パッケージ２の
基体３及び蓋体４は、例えば酸化アルミニウム質焼結体
で形成されている場合、酸化アルミニウム(Al 2 O 3 )
、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO)
等に適当な有機溶剤、溶媒を添加混合してセラミック
原料粉末を調整し、次に前記原料粉末を所定形状の金型
内に充填するとともにこれを一定の圧力で押圧して成形
品を得、しかる後、前記成形品を約1600℃の温度で焼成
することによって製作される。
基体３及び蓋体４は、例えば酸化アルミニウム質焼結体
で形成されている場合、酸化アルミニウム(Al 2 O 3 )
、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO)
等に適当な有機溶剤、溶媒を添加混合してセラミック
原料粉末を調整し、次に前記原料粉末を所定形状の金型
内に充填するとともにこれを一定の圧力で押圧して成形
品を得、しかる後、前記成形品を約1600℃の温度で焼成
することによって製作される。
【００１４】また前記基体３の半導体素子１が搭載され
る搭載部３ａはセラミック原料粉末を金型内に充填し、
成形品を得るとともにこれを焼成して基体３を得る際
に、予め金型に所定の凹凸を形成しておくことによっ
て、或いは基体３の上面外周部を研削加工法により削り
取ることによって基体３の上面中央部で基体３の上面側
に若干突出するようにして形成される。
る搭載部３ａはセラミック原料粉末を金型内に充填し、
成形品を得るとともにこれを焼成して基体３を得る際
に、予め金型に所定の凹凸を形成しておくことによっ
て、或いは基体３の上面外周部を研削加工法により削り
取ることによって基体３の上面中央部で基体３の上面側
に若干突出するようにして形成される。
【００１５】更に前記半導体素子収納用パッケージ２の
基体３及び蓋体４にはその相対向する各々の主面に封止
用ガラス部材７、８が予め被着形成されており、該基体
３及び蓋体４の各々の主面に被着されている封止用ガラ
ス部材７、８を加熱溶融させ、一体化させることによっ
て基体３と蓋体４とから成る容器Ｐ内部に半導体素子１
が気密に収容される。
基体３及び蓋体４にはその相対向する各々の主面に封止
用ガラス部材７、８が予め被着形成されており、該基体
３及び蓋体４の各々の主面に被着されている封止用ガラ
ス部材７、８を加熱溶融させ、一体化させることによっ
て基体３と蓋体４とから成る容器Ｐ内部に半導体素子１
が気密に収容される。
【００１６】前記基体３及び蓋体４の相対向する主面に
被着される封止用ガラス部材７、８は例えば、酸化鉛2
0.0乃至50.0重量％、酸化亜鉛3.0 乃至13.0重量％、酸
化珪素3.0 乃至13.0重量％、酸化ホウ素3.0 乃至13.0重
量％を含むガラス成分にフィラーとしてのウイレマイト
系化合物を30.0乃至50.0重量％、チタン酸鉛系化合物を
10.0乃至30.0重量％添加した低融点の非晶質ガラスから
成り、該ガラス粉末に適当な有機溶剤、溶媒を添加混合
して得たガラスペーストを従来周知のスクリーン印刷法
等の厚膜手法を採用することにより基体３及び蓋体４の
相対向する各々の主面に被着される。
被着される封止用ガラス部材７、８は例えば、酸化鉛2
0.0乃至50.0重量％、酸化亜鉛3.0 乃至13.0重量％、酸
化珪素3.0 乃至13.0重量％、酸化ホウ素3.0 乃至13.0重
量％を含むガラス成分にフィラーとしてのウイレマイト
系化合物を30.0乃至50.0重量％、チタン酸鉛系化合物を
10.0乃至30.0重量％添加した低融点の非晶質ガラスから
成り、該ガラス粉末に適当な有機溶剤、溶媒を添加混合
して得たガラスペーストを従来周知のスクリーン印刷法
等の厚膜手法を採用することにより基体３及び蓋体４の
相対向する各々の主面に被着される。
【００１７】前記半導体素子収納用パッケージ２の基体
３と蓋体４との間にはまた導電材料、例えば鉄ーニッケ
ルーコバルト合金や鉄ーニッケル合金等の金属材料から
成る複数個の外部リード端子５が配されており、該外部
リード端子５には半導体素子１の各電極がボンディング
ワイヤ６を介して電気的に接続され、外部リード端子５
を外部電気回路に接続することによって半導体素子１は
外部電気回路と接続されることとなる。
３と蓋体４との間にはまた導電材料、例えば鉄ーニッケ
ルーコバルト合金や鉄ーニッケル合金等の金属材料から
成る複数個の外部リード端子５が配されており、該外部
リード端子５には半導体素子１の各電極がボンディング
ワイヤ６を介して電気的に接続され、外部リード端子５
を外部電気回路に接続することによって半導体素子１は
外部電気回路と接続されることとなる。
【００１８】前記外部リード端子５は半導体素子１の各
電極を外部電気回路に電気的に接続させる作用を為し、
鉄ーニッケルーコバルト合金や鉄ーニッケル合金等のイ
ンゴット（塊）に圧延加工法や打ち抜き加工法等、従来
周知の金属加工法を施すことによって所定形状に形成さ
れる。
電極を外部電気回路に電気的に接続させる作用を為し、
鉄ーニッケルーコバルト合金や鉄ーニッケル合金等のイ
ンゴット（塊）に圧延加工法や打ち抜き加工法等、従来
周知の金属加工法を施すことによって所定形状に形成さ
れる。
【００１９】前記外部リード端子５はまたボンディング
ワイヤ６の接合される上面が半導体素子１の電極が形成
されている上面と実質的に同じ高さとなっており、これ
によって半導体素子１の各電極をボンディングワイヤ６
を介して外部リード端子５に接続するとボンディングワ
イヤ６の外部リード端子５に対する接合と半導体素子１
の電極に対する接合とが略均等の強度となり、その結
果、半導体素子１の各電極と外部リード端子５とを強固
に電気的接続し、内部の半導体素子１を外部電気回路に
確実に電気的接続することが可能となる。
ワイヤ６の接合される上面が半導体素子１の電極が形成
されている上面と実質的に同じ高さとなっており、これ
によって半導体素子１の各電極をボンディングワイヤ６
を介して外部リード端子５に接続するとボンディングワ
イヤ６の外部リード端子５に対する接合と半導体素子１
の電極に対する接合とが略均等の強度となり、その結
果、半導体素子１の各電極と外部リード端子５とを強固
に電気的接続し、内部の半導体素子１を外部電気回路に
確実に電気的接続することが可能となる。
【００２０】尚、前記外部リード端子５は基体３と蓋体
４とから成る容器Ｐを封止用ガラス部材７、８を溶融一
体化させて気密封止する際に同時に基体３と蓋体４との
間に取着固定される。
４とから成る容器Ｐを封止用ガラス部材７、８を溶融一
体化させて気密封止する際に同時に基体３と蓋体４との
間に取着固定される。
【００２１】また前記外部リード端子５はその表面にニ
ッケル、金等の良導電性で、且つ耐蝕性に優れた金属を
1.0 乃至20.0μm の厚みにメッキ法により層着させてお
くと外部リード端子５の酸化腐食を有効に防止すること
ができるとともに外部リード端子５とボンディングワイ
ヤ６との接合及び外部リード端子５と外部電気回路との
接続を良好となすことができる。従って、前記外部リー
ド端子５はその表面にニッケル、金等の良導電性で、耐
蝕性に優れた金属を1.0 乃至20.0μm の厚みにメッキ法
により層着させておくことが好ましい。
ッケル、金等の良導電性で、且つ耐蝕性に優れた金属を
1.0 乃至20.0μm の厚みにメッキ法により層着させてお
くと外部リード端子５の酸化腐食を有効に防止すること
ができるとともに外部リード端子５とボンディングワイ
ヤ６との接合及び外部リード端子５と外部電気回路との
接続を良好となすことができる。従って、前記外部リー
ド端子５はその表面にニッケル、金等の良導電性で、耐
蝕性に優れた金属を1.0 乃至20.0μm の厚みにメッキ法
により層着させておくことが好ましい。
【００２２】かかる上述の半導体素子収納用パッケージ
２は、基体３の上面に外部リード端子５を載置させると
ともに予め被着させておいた封止用のガラス部材７を溶
融させることによって外部リード端子５を基体３に仮止
めし、次に前記基体３の半導体素子搭載部３ａ上に半導
体素子１をガラス、樹脂、ロウ材等の接着剤を介して接
着固定するとともに該半導体素子１の各電極をボンディ
ングワイヤ６を介して外部リード端子５に接続し、しか
る後、基体３と蓋体４とをその相対向する上下面に被着
させておいた封止用ガラス部材７、８を約４００℃の温
度で溶融一体化させ、基体３と蓋体４とから成る容器Ｐ
を気密に封止することによって製品としての半導体装置
となる。
２は、基体３の上面に外部リード端子５を載置させると
ともに予め被着させておいた封止用のガラス部材７を溶
融させることによって外部リード端子５を基体３に仮止
めし、次に前記基体３の半導体素子搭載部３ａ上に半導
体素子１をガラス、樹脂、ロウ材等の接着剤を介して接
着固定するとともに該半導体素子１の各電極をボンディ
ングワイヤ６を介して外部リード端子５に接続し、しか
る後、基体３と蓋体４とをその相対向する上下面に被着
させておいた封止用ガラス部材７、８を約４００℃の温
度で溶融一体化させ、基体３と蓋体４とから成る容器Ｐ
を気密に封止することによって製品としての半導体装置
となる。
【００２３】更にこの半導体装置は外部リード端子５を
半田等を介して外部電気回路基板の配線導体に接続さ
せ、内部の半導体素子１を外部電気回路に電気的に接続
させることによってコンピュータ等の情報処理装置に搭
載されることとなる。
半田等を介して外部電気回路基板の配線導体に接続さ
せ、内部の半導体素子１を外部電気回路に電気的に接続
させることによってコンピュータ等の情報処理装置に搭
載されることとなる。
【００２４】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２５】
【発明の効果】本発明の半導体装置によれば、外部リー
ド端子のボンディングワイヤが接合される領域と半導体
素子の電極が形成されている領域とが実質的に同一高さ
に位置することから半導体素子の各電極をボンディング
ワイヤを介して外部リード端子に接続するとボンディン
グワイヤの外部リード端子に対する接合と半導体素子の
電極に対する接合とが略均等の強度となり、その結果、
半導体素子の各電極と外部リード端子とを強固に電気的
接続し、内部の半導体素子を外部電気回路に確実に電気
的接続することが可能となる。
ド端子のボンディングワイヤが接合される領域と半導体
素子の電極が形成されている領域とが実質的に同一高さ
に位置することから半導体素子の各電極をボンディング
ワイヤを介して外部リード端子に接続するとボンディン
グワイヤの外部リード端子に対する接合と半導体素子の
電極に対する接合とが略均等の強度となり、その結果、
半導体素子の各電極と外部リード端子とを強固に電気的
接続し、内部の半導体素子を外部電気回路に確実に電気
的接続することが可能となる。
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
【図２】従来の半導体装置の断面図である。
１・・・・・・半導体素子 ２・・・・・・半導体素子収納用パッケージ ３・・・・・・基体 ３ａ・・・・・半導体素子搭載部 ４・・・・・・蓋体 ５・・・・・・外部リード端子 ６・・・・・・ボンディングワイヤ ７、８・・・・封止用ガラス部材 Ｐ・・・・・・容器
Claims (1)
- 【請求項１】半導体素子と、該半導体素子を内部に収容
する基体と蓋体とから成る容器と、前記容器の基体と蓋
体の間に封止用ガラス部材を介して取着され、容器内部
に収容されている半導体素子の電極がボンディングワイ
ヤを介して電気的に接続される外部リード端子とから成
る半導体装置であって、前記外部リード端子のボンディ
ングワイヤの接合される領域が半導体素子の電極が形成
されている領域と実質的に同一高さに位置することを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7021654A JPH08222653A (ja) | 1995-02-09 | 1995-02-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7021654A JPH08222653A (ja) | 1995-02-09 | 1995-02-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08222653A true JPH08222653A (ja) | 1996-08-30 |
Family
ID=12061043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7021654A Pending JPH08222653A (ja) | 1995-02-09 | 1995-02-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08222653A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008146531A1 (ja) * | 2007-05-29 | 2008-12-04 | Kyocera Corporation | 電子部品収納用パッケージ、及び電子装置 |
-
1995
- 1995-02-09 JP JP7021654A patent/JPH08222653A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008146531A1 (ja) * | 2007-05-29 | 2008-12-04 | Kyocera Corporation | 電子部品収納用パッケージ、及び電子装置 |
| JP5106528B2 (ja) * | 2007-05-29 | 2012-12-26 | 京セラ株式会社 | 電子部品収納用パッケージ、及び電子装置 |
| US8405200B2 (en) | 2007-05-29 | 2013-03-26 | Kyocera Corporation | Electronic-component-housing package and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06132425A (ja) | 半導体装置 | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP2750253B2 (ja) | 半導体装置 | |
| JPH08222653A (ja) | 半導体装置 | |
| JP2735753B2 (ja) | 半導体装置の製造方法 | |
| JP4369582B2 (ja) | 半導体装置およびその製造方法 | |
| JPH088503A (ja) | 配線基板 | |
| JP2740604B2 (ja) | 半導体装置 | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP3464143B2 (ja) | 電子部品収納用パッケージ | |
| JP2728565B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05326738A (ja) | 半導体素子収納用パッケージ | |
| JP2931481B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0645470A (ja) | 半導体素子収納用パッケージ | |
| JP3441170B2 (ja) | 配線基板 | |
| JPH0951050A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH05275482A (ja) | 半導体素子収納用パッケージ | |
| JPH11238820A (ja) | 電子部品収納用パッケージ | |
| JPH11238818A (ja) | 電子部品収納用パッケージ |