JP2874435B2 - 樹脂封止型半導体装置の製造方法およびリードフレーム - Google Patents
樹脂封止型半導体装置の製造方法およびリードフレームInfo
- Publication number
- JP2874435B2 JP2874435B2 JP6766992A JP6766992A JP2874435B2 JP 2874435 B2 JP2874435 B2 JP 2874435B2 JP 6766992 A JP6766992 A JP 6766992A JP 6766992 A JP6766992 A JP 6766992A JP 2874435 B2 JP2874435 B2 JP 2874435B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin
- die pad
- semiconductor device
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、種類の異なる２個の半
導体素子を１組として一体に樹脂封止したシングルエン
ドタイプ（ＴＯ形）の樹脂封止型半導体装置を実施対象
とした半導体装置の製造方法、およびこれに用いるリー
ドフレームに関する。
導体素子を１組として一体に樹脂封止したシングルエン
ドタイプ（ＴＯ形）の樹脂封止型半導体装置を実施対象
とした半導体装置の製造方法、およびこれに用いるリー
ドフレームに関する。
【０００２】
【従来の技術】頭記した樹脂封止型半導体装置の製造方
法として、リードフレームのパターンを、ダイパッドの
相互間にあらかじめダイパッドの幅寸法よりも大きな間
隔を空けるようにして成形した２組のリードフレームを
用意し、それぞれの組のリードフレームごとに異種の半
導体チップをダイパッドにマウントして半導体素子を組
立てた後に、一方のリードフレームのダイパッドが他方
のリードフレームのダイパッドの間に入って一つおきに
並ぶように２組のリードフレームを重ね合わせ、この状
態で隣り合う２個の半導体素子を１組としてモールド加
工により一体に樹脂封止し、しかる後にリードフレーム
の各連結部を切り離して半導体装置を構成するようにし
た製造方法が本発明と同一出願人より特開平１−２５１
６４９号として提案されて公知である。
法として、リードフレームのパターンを、ダイパッドの
相互間にあらかじめダイパッドの幅寸法よりも大きな間
隔を空けるようにして成形した２組のリードフレームを
用意し、それぞれの組のリードフレームごとに異種の半
導体チップをダイパッドにマウントして半導体素子を組
立てた後に、一方のリードフレームのダイパッドが他方
のリードフレームのダイパッドの間に入って一つおきに
並ぶように２組のリードフレームを重ね合わせ、この状
態で隣り合う２個の半導体素子を１組としてモールド加
工により一体に樹脂封止し、しかる後にリードフレーム
の各連結部を切り離して半導体装置を構成するようにし
た製造方法が本発明と同一出願人より特開平１−２５１
６４９号として提案されて公知である。
【０００３】
【発明が解決しようとする課題】ところで、前記提案の
製造方法に用いるリードフレームは材料取り効率が極め
て悪く、このことが製造コスト高を招く大きな原因とな
っている。すなわち、各組のリードフレームにはダイパ
ッド，リードを単位パターンとして各パターンの相互間
にはダイパッド１個分に相応した大きな隙間が空いてい
る。一方、周知のようにリードフレームは銅などの金属
箔を所定のパターン形状にエッチング，ないしプレスし
て加工されるものであり、前記のようにリードフレーム
のパターンに大きな隙間が空いていると、この空白部分
がデッドスペースとなって材料のロスが多くなる。
製造方法に用いるリードフレームは材料取り効率が極め
て悪く、このことが製造コスト高を招く大きな原因とな
っている。すなわち、各組のリードフレームにはダイパ
ッド，リードを単位パターンとして各パターンの相互間
にはダイパッド１個分に相応した大きな隙間が空いてい
る。一方、周知のようにリードフレームは銅などの金属
箔を所定のパターン形状にエッチング，ないしプレスし
て加工されるものであり、前記のようにリードフレーム
のパターンに大きな隙間が空いていると、この空白部分
がデッドスペースとなって材料のロスが多くなる。
【０００４】本発明は上記の点にかんがみなされたもの
であり、その目的は頭記した樹脂封止型半導体装置を対
象に、リードフレームの材料取り効率を改善して製造コ
ストの低減化が図れるようにしたリードフレーム、およ
びそのリードフレームを使用した半導体装置の製造方法
を提供することにある。
であり、その目的は頭記した樹脂封止型半導体装置を対
象に、リードフレームの材料取り効率を改善して製造コ
ストの低減化が図れるようにしたリードフレーム、およ
びそのリードフレームを使用した半導体装置の製造方法
を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明のリードフレームにおいては、ダイパッド，
該ダイパッドの一端より引出したリード，ダイパッドの
他端に接続したタブを単位パターンとした多数のパター
ンをタイバーと組合わせて一対のサイドレールの間に定
ピッチ間隔置きに配列し、かつ隣り合う単位パターンの
向きを交互に反転形成させて構成するものとする。
に、本発明のリードフレームにおいては、ダイパッド，
該ダイパッドの一端より引出したリード，ダイパッドの
他端に接続したタブを単位パターンとした多数のパター
ンをタイバーと組合わせて一対のサイドレールの間に定
ピッチ間隔置きに配列し、かつ隣り合う単位パターンの
向きを交互に反転形成させて構成するものとする。
【０００６】一方、前記構成のリードフレームを用いて
組立てる本発明の半導体装置の製造方法は、前記したリ
ードフレームを各単位パターンごとにタブを切断してダ
イパッドの向きが同じ二つのグループに分割して切り離
し、かつそれぞれの分割リードフレームごとに異種の半
導体チップをダイパッドにマウントして半導体素子を組
立てた後に、各分割リードフレームの向きを揃えてダイ
パッドが定ピッチ間隔に並ぶようにサイドレール，タイ
バーを重ね合わせ、この状態で隣り合う２個の半導体素
子を１組としてモールド加工により一体に樹脂封止し、
しかる後にリードフレームの各連結部を切断するものと
する。
組立てる本発明の半導体装置の製造方法は、前記したリ
ードフレームを各単位パターンごとにタブを切断してダ
イパッドの向きが同じ二つのグループに分割して切り離
し、かつそれぞれの分割リードフレームごとに異種の半
導体チップをダイパッドにマウントして半導体素子を組
立てた後に、各分割リードフレームの向きを揃えてダイ
パッドが定ピッチ間隔に並ぶようにサイドレール，タイ
バーを重ね合わせ、この状態で隣り合う２個の半導体素
子を１組としてモールド加工により一体に樹脂封止し、
しかる後にリードフレームの各連結部を切断するものと
する。
【０００７】また、前記の製造方法において、分割リー
ドフレームを上下に重ね合わせた状態で各分割リードフ
レームのダイパッドが同一面上に並ぶようにするための
手段として、上側に並ぶ分割リードフレームについては
ダイパッドとリードとの間の連結部を下向きに曲げ加工
し、該ダイパッドとサイドレール，タイバーとの間に凹
段差を形成する方法、あるいは、上側に並ぶ分割リード
フレームのダイパッドが凹段部に、下側に並ぶ分割リー
ドフレームのダイパッドが凸段部に配列するように、各
分割リードフレームのタイバー，サイドレールに沿って
定ピッチ置きに互いに嵌まり合う凹凸段差を形成する方
法などの実施態様がある。
ドフレームを上下に重ね合わせた状態で各分割リードフ
レームのダイパッドが同一面上に並ぶようにするための
手段として、上側に並ぶ分割リードフレームについては
ダイパッドとリードとの間の連結部を下向きに曲げ加工
し、該ダイパッドとサイドレール，タイバーとの間に凹
段差を形成する方法、あるいは、上側に並ぶ分割リード
フレームのダイパッドが凹段部に、下側に並ぶ分割リー
ドフレームのダイパッドが凸段部に配列するように、各
分割リードフレームのタイバー，サイドレールに沿って
定ピッチ置きに互いに嵌まり合う凹凸段差を形成する方
法などの実施態様がある。
【０００８】
【作用】まず、上記構成のリードフレームにおいては、
２グループの単位パターンが互いに向きを逆にして交互
に入り組むようなパターンに形成されているので、各単
位パターンの間にデッドスペースとなる空白部分の発生
がなく、その分だけ高い材料取り効率が確保できる。
２グループの単位パターンが互いに向きを逆にして交互
に入り組むようなパターンに形成されているので、各単
位パターンの間にデッドスペースとなる空白部分の発生
がなく、その分だけ高い材料取り効率が確保できる。
【０００９】また、前記リードフレームを採用して、リ
ードフレームをダイパッドの向きが同じ同士のグループ
に二分割することにより、従来の製造方法と同様にそれ
ぞれの分割リードフレーム上に半導体素子を別々な組立
ラインで組立て、さらに各分割リードフレームの向きを
揃えてダイパッドが定ピッチ間隔に並ぶようにサイドレ
ールを重ね合わせた上で、隣合う２個の半導体素子を１
組としてトランスファモールド加工により同一パッケー
ジで一体に樹脂封止できる。なおこの場合に、上側に並
ぶ分割リードフレームについてはダイパッドとリードと
の間の連結部を下向きに曲げ加工し、該ダイパッドとサ
イドレール，タイバーとの間に凹段差を形成する方法、
あるいは、上側に並ぶ分割リードフレームのダイパッド
が凹段部に、下側に並ぶ分割リードフレームのダイパッ
ドが凸段部に配列するように、各分割リードフレームの
タイバー，サイドレールに沿って定ピッチ置きに互いに
嵌まり合う凹凸段差を形成する方法を採用することによ
り、各単位パターンのダイパッドが同一面上に並ぶこと
になるので、その後に行うモールド加工がやり易くな
る。
ードフレームをダイパッドの向きが同じ同士のグループ
に二分割することにより、従来の製造方法と同様にそれ
ぞれの分割リードフレーム上に半導体素子を別々な組立
ラインで組立て、さらに各分割リードフレームの向きを
揃えてダイパッドが定ピッチ間隔に並ぶようにサイドレ
ールを重ね合わせた上で、隣合う２個の半導体素子を１
組としてトランスファモールド加工により同一パッケー
ジで一体に樹脂封止できる。なおこの場合に、上側に並
ぶ分割リードフレームについてはダイパッドとリードと
の間の連結部を下向きに曲げ加工し、該ダイパッドとサ
イドレール，タイバーとの間に凹段差を形成する方法、
あるいは、上側に並ぶ分割リードフレームのダイパッド
が凹段部に、下側に並ぶ分割リードフレームのダイパッ
ドが凸段部に配列するように、各分割リードフレームの
タイバー，サイドレールに沿って定ピッチ置きに互いに
嵌まり合う凹凸段差を形成する方法を採用することによ
り、各単位パターンのダイパッドが同一面上に並ぶこと
になるので、その後に行うモールド加工がやり易くな
る。
【００１０】
【実施例】以下本発明の実施例を図面に基づいて説明す
る。まず、図１は頭記した樹脂封止型半導体装置の製造
に用いるリードフレームを示すものである。図におい
て、１，２はリードフレームの両端に並ぶサイドレー
ル、１ａ，２ａは各サイドレール１，２に定ピッチ間隔
おきに穿孔した位置決め穴、３は第１グループに属する
ダイパッド、４は第２のグループに属するダイパッド、
５は各グループのダイパッド３，４ごとにその一端から
引出したリード、６はリード５と反対側端に連結したタ
ブ、７はタイバー、８はダイパッド３，４に穿孔したね
じ止め用の穴である。
る。まず、図１は頭記した樹脂封止型半導体装置の製造
に用いるリードフレームを示すものである。図におい
て、１，２はリードフレームの両端に並ぶサイドレー
ル、１ａ，２ａは各サイドレール１，２に定ピッチ間隔
おきに穿孔した位置決め穴、３は第１グループに属する
ダイパッド、４は第２のグループに属するダイパッド、
５は各グループのダイパッド３，４ごとにその一端から
引出したリード、６はリード５と反対側端に連結したタ
ブ、７はタイバー、８はダイパッド３，４に穿孔したね
じ止め用の穴である。
【００１１】すなわち、前記したリードフレームのパタ
ーンは、ダイパッド３ないし４と、各ダイパッドの一端
より引出したリード５，ダイパッドの他端に接続したタ
ブ６を単位パターンとして、多数の単位パターンがタイ
バー７と組合わせて一対のサイドレール１，２の間にま
たがって定ピッチ間隔に並ぶように形成されており、か
つ隣り合う単位パターンの間ではリード５，タブ６を含
めてダイパッド３と４の向きが逆向きになっている。な
お，図１（ａ）で示すように、特に第１グループに属す
るダイパッド３については、ダイパッド３とその両端に
連なるリード５，タブ６の根元部分に下向きの曲げ加工
を施し、ダイパッド３とリード５との間にリードの板厚
に相応した凹段差ｄを与えてダイパッド３が一段低く沈
むように成形されている。
ーンは、ダイパッド３ないし４と、各ダイパッドの一端
より引出したリード５，ダイパッドの他端に接続したタ
ブ６を単位パターンとして、多数の単位パターンがタイ
バー７と組合わせて一対のサイドレール１，２の間にま
たがって定ピッチ間隔に並ぶように形成されており、か
つ隣り合う単位パターンの間ではリード５，タブ６を含
めてダイパッド３と４の向きが逆向きになっている。な
お，図１（ａ）で示すように、特に第１グループに属す
るダイパッド３については、ダイパッド３とその両端に
連なるリード５，タブ６の根元部分に下向きの曲げ加工
を施し、ダイパッド３とリード５との間にリードの板厚
に相応した凹段差ｄを与えてダイパッド３が一段低く沈
むように成形されている。
【００１２】次に上記構成になるリードフレームを用い
て実施する樹脂封止型半導体装置の製造方法について述
べる。なお、ここで製造される製品は、図５で示すよう
に同一の樹脂封止形パッケージ９の中に種類の異なる２
個の半導体素子１０，１１が一体に樹脂封止されたもの
である。また、かかる複合形の半導体装置については、
その使用用途などが特開平１−２５１６４９号公報に記
載されている。
て実施する樹脂封止型半導体装置の製造方法について述
べる。なお、ここで製造される製品は、図５で示すよう
に同一の樹脂封止形パッケージ９の中に種類の異なる２
個の半導体素子１０，１１が一体に樹脂封止されたもの
である。また、かかる複合形の半導体装置については、
その使用用途などが特開平１−２５１６４９号公報に記
載されている。
【００１３】まず、図１に示したリードフレームについ
て、最初の工程では図中の点線に沿って各単位パターン
ごとにダイパッド３，４とタブ６との間を切断してリー
ドフレームを２分割する。これにより図２（ａ),（ｂ）
で示すような２組の分割リードフレーム１２，１３が得
られる。次の工程では、各分割リードフレーム１２，１
３に対し、それぞれ別な組立ラインで図３（ａ),（ｂ）
のようにチップを実装して半導体素子を組立てる。すな
わち、分割リードフレーム１２に対しては、各ダイパッ
ド３に例えばプレーナ型トランジスタチップ１４を、分
割リードフレーム１３に対しては各ダイパッド４にメサ
型トランジスタチップ１５をマウントし、さらにリード
５との間にワイヤボンディングを施して内部結線する。
て、最初の工程では図中の点線に沿って各単位パターン
ごとにダイパッド３，４とタブ６との間を切断してリー
ドフレームを２分割する。これにより図２（ａ),（ｂ）
で示すような２組の分割リードフレーム１２，１３が得
られる。次の工程では、各分割リードフレーム１２，１
３に対し、それぞれ別な組立ラインで図３（ａ),（ｂ）
のようにチップを実装して半導体素子を組立てる。すな
わち、分割リードフレーム１２に対しては、各ダイパッ
ド３に例えばプレーナ型トランジスタチップ１４を、分
割リードフレーム１３に対しては各ダイパッド４にメサ
型トランジスタチップ１５をマウントし、さらにリード
５との間にワイヤボンディングを施して内部結線する。
【００１４】続く工程では、上記のようにしてリードフ
レーム上に半導体素子を組立てた分割リードフレーム１
２，１３を一箇所に合流させた上で、図４で示すように
分割リードフレーム１２と１３の向きを揃え、かつダイ
パッド３の間にダイパッド４が入り込んでダイパッド３
と４が定ピッチ間隔で一列に並ぶようにして分割リード
フレーム１２と１３を上下に重ね合わせる。この場合
に、図１で述べたように、特に上側に並ぶ分割リードフ
レーム１２については、ダイパッド３がリード５に対し
て一段低くなるように凹段差ｄを設定しているので、図
４の重ね合わせ状態ではダイパッド３と４が同一面上に
面一に並ぶことになる。なお、前記した分割リードフレ
ーム１２と１３との間の重ね合わせ位置決めには、サイ
ドレール１，２に穿孔した位置決め穴１ａ，１ｂを利用
するものとする。
レーム上に半導体素子を組立てた分割リードフレーム１
２，１３を一箇所に合流させた上で、図４で示すように
分割リードフレーム１２と１３の向きを揃え、かつダイ
パッド３の間にダイパッド４が入り込んでダイパッド３
と４が定ピッチ間隔で一列に並ぶようにして分割リード
フレーム１２と１３を上下に重ね合わせる。この場合
に、図１で述べたように、特に上側に並ぶ分割リードフ
レーム１２については、ダイパッド３がリード５に対し
て一段低くなるように凹段差ｄを設定しているので、図
４の重ね合わせ状態ではダイパッド３と４が同一面上に
面一に並ぶことになる。なお、前記した分割リードフレ
ーム１２と１３との間の重ね合わせ位置決めには、サイ
ドレール１，２に穿孔した位置決め穴１ａ，１ｂを利用
するものとする。
【００１５】次に、図４で示した分割リードフレームの
重ね合わせ体をモールド工程に移し、図中の点線で表す
ように隣り合う２個の半導体素子、つまりダイパッド３
と４を１組としてトランジスタモールド加工により一体
に樹脂封止した後、さらにリード５，タブ６の端部とサ
イドレール１，２およびタイバー７との間を切断し、図
５に示した複合形の樹脂封止型半導体装置の製品を完成
する。
重ね合わせ体をモールド工程に移し、図中の点線で表す
ように隣り合う２個の半導体素子、つまりダイパッド３
と４を１組としてトランジスタモールド加工により一体
に樹脂封止した後、さらにリード５，タブ６の端部とサ
イドレール１，２およびタイバー７との間を切断し、図
５に示した複合形の樹脂封止型半導体装置の製品を完成
する。
【００１６】次に本発明の応用実施例を図６で説明す
る。すなわち、この実施例においては、（ａ）図のリー
ドフレームに対しサイドレール１，２およびタイバー７
に沿って、図示の点線を表す箇所にはピッチ間隔を合わ
せてリードフレームの板厚に相当する高さの凹凸段差１
６を形成するように曲げ加工を施しておき、その後に先
記実施例と同様にリードフレームを二分割して（ｂ),
（ｃ）図に示す分割リードフレーム１２，１３に切り離
す。この切り離し状態では分割リードフレーム１２のダ
イパッド３が前記した凹凸段差１６のうちの凹段部１７
に連結され、一方の分割リードフレーム１３ではダイパ
ッド４が凸段部１８に連結されて配列している。したが
って、分割リードフレーム１２と１３を向きを揃えた上
で、分割リードフレーム１２を上，分割リードフレーム
１３を下にして（ｄ）図のようにサイドレール１，２お
よびタイバー７を上下に重ね合わせれば、前記の凹凸段
部１６同志が互いに嵌合し合ってダイパッド３と４とが
同一面上に並ぶようになる。
る。すなわち、この実施例においては、（ａ）図のリー
ドフレームに対しサイドレール１，２およびタイバー７
に沿って、図示の点線を表す箇所にはピッチ間隔を合わ
せてリードフレームの板厚に相当する高さの凹凸段差１
６を形成するように曲げ加工を施しておき、その後に先
記実施例と同様にリードフレームを二分割して（ｂ),
（ｃ）図に示す分割リードフレーム１２，１３に切り離
す。この切り離し状態では分割リードフレーム１２のダ
イパッド３が前記した凹凸段差１６のうちの凹段部１７
に連結され、一方の分割リードフレーム１３ではダイパ
ッド４が凸段部１８に連結されて配列している。したが
って、分割リードフレーム１２と１３を向きを揃えた上
で、分割リードフレーム１２を上，分割リードフレーム
１３を下にして（ｄ）図のようにサイドレール１，２お
よびタイバー７を上下に重ね合わせれば、前記の凹凸段
部１６同志が互いに嵌合し合ってダイパッド３と４とが
同一面上に並ぶようになる。
【００１７】
【発明の効果】以上述べたように、種類の異なる２個の
半導体素子を同一のパッケージで一体に樹脂封止した複
合形構造の樹脂封止型半導体装置を実施対象に、本発明
によれば次記の効果を奏する。 （１）まず、請求項１のリードフレームを採用すること
により、従来では別々に作られていた２組のリードフレ
ームを、一つのリードフレームに纏めてパターン成形す
ることができ、これにより材料のロスを減じて材料取り
効率を高め、リードフレームの材料コストを大幅に節減
できる。
半導体素子を同一のパッケージで一体に樹脂封止した複
合形構造の樹脂封止型半導体装置を実施対象に、本発明
によれば次記の効果を奏する。 （１）まず、請求項１のリードフレームを採用すること
により、従来では別々に作られていた２組のリードフレ
ームを、一つのリードフレームに纏めてパターン成形す
ることができ、これにより材料のロスを減じて材料取り
効率を高め、リードフレームの材料コストを大幅に節減
できる。
【００１８】（２）また、請求項２の製造方法を採用す
ることにより、前記の樹脂封止型半導体装置を量産性よ
く低コストで製造でき、さらに請求項３，ないし４の方
法を用いることで、２個の半導体素子のダイパッドが同
一面上に並ぶように高さを揃えて同一パッケージで樹脂
封止できる。
ることにより、前記の樹脂封止型半導体装置を量産性よ
く低コストで製造でき、さらに請求項３，ないし４の方
法を用いることで、２個の半導体素子のダイパッドが同
一面上に並ぶように高さを揃えて同一パッケージで樹脂
封止できる。
【図１】本発明の実施例によるリードフレームのパター
ンを示し、（ａ）はリードフレームのパターンの平面
図、（ｂ）は（ａ）図における矢視Ｘ−Ｘ断面図、
（ｃ）は（ａ）図における矢視Ｙ−Ｙ断面図
ンを示し、（ａ）はリードフレームのパターンの平面
図、（ｂ）は（ａ）図における矢視Ｘ−Ｘ断面図、
（ｃ）は（ａ）図における矢視Ｙ−Ｙ断面図
【図２】図１のリードフレームを二分した後の分割状態
を示し、（ａ）は図１における上半分の分割リードフレ
ームの平面図、（ｂ）は図１における下半分の分割リー
ドフレームの平面図
を示し、（ａ）は図１における上半分の分割リードフレ
ームの平面図、（ｂ）は図１における下半分の分割リー
ドフレームの平面図
【図３】図２の各分割リードフレームに半導体チップを
実装した半導体素子の組立状態を示し、（ａ）は図２
（ａ）の分割リードフレームに対応する図、（ｂ）は図
２（ｂ）の分割リードフレームに対応する図
実装した半導体素子の組立状態を示し、（ａ）は図２
（ａ）の分割リードフレームに対応する図、（ｂ）は図
２（ｂ）の分割リードフレームに対応する図
【図４】図２に示した各分割リードフレームに半導体チ
ップを実装した後、２組の分割リードフレームを重ね合
わせた状態を表す図
ップを実装した後、２組の分割リードフレームを重ね合
わせた状態を表す図
【図５】本発明の実施対象となる樹脂封止型半導体装置
の外形斜視図
の外形斜視図
【図６】本発明の応用実施例によるリードフレームを示
し、（ａ）は図１のリードフレームに凹凸段差を形成し
た平面図、（ｂ）は（ａ）のリードフレームを二分した
下半分の分割リードフレームの正面図、（ｃ）は（ａ）
における上半分の分割リードフレームの正面図、（ｄ）
は（ｂ),（ｃ）の分割リードフレームを上下に重ね合わ
せた状態の正面図
し、（ａ）は図１のリードフレームに凹凸段差を形成し
た平面図、（ｂ）は（ａ）のリードフレームを二分した
下半分の分割リードフレームの正面図、（ｃ）は（ａ）
における上半分の分割リードフレームの正面図、（ｄ）
は（ｂ),（ｃ）の分割リードフレームを上下に重ね合わ
せた状態の正面図
１ サイドレール ２ サイドレール ３ ダイパッド ４ ダイパッド ５ リード ６ タブ ７ タイバー ９ パッケージ １０ 半導体素子 １１ 半導体素子 １２ 分割リードフレーム １３ 分割リードフレーム １４ 半導体チップ １５ 半導体チップ １６ 凹凸段差 １７ 凹段部 １８ 凸段部
Claims (4)
- 【請求項１】種類の異なる２個の半導体素子を１組とし
て一体に樹脂封止した樹脂封止型半導体装置に用いるリ
ードフレームであって、ダイパッド，該ダイパッドの一
端より引出したリード，ダイパッドの他端に接続したタ
ブを単位パターンとした多数のパターンをタイバーと組
合わせて一対のサイドレールの間に定ピッチ間隔置きに
配列し、かつ隣り合う単位パターンの向きを交互に反転
させて成形したことを特徴とする樹脂封止型半導体装置
のリードフレーム。 - 【請求項２】種類の異なる２個の半導体素子を１組とし
て一体に樹脂封止した樹脂封止型半導体装置の製造方法
であって、請求項１記載のリードフレームを各単位パタ
ーンごとにタブを切断してダイパッドの向きが同じ二つ
のグループに分割して切り離し、かつそれぞれの分割リ
ードフレームごとに異種の半導体チップをダイパッドに
マウントして半導体素子を組立てた後に、各分割リード
フレームの向きを揃えてダイパッドが定ピッチ間隔に並
ぶようにサイドレール，タイバーを重ね合わせ、この状
態で隣り合う２個の半導体素子を１組としてモールド加
工により一体に樹脂封止し、しかる後にリードフレーム
の各連結部を切断することを特徴とする樹脂封止型半導
体装置の製造方法。 - 【請求項３】請求項２記載の製造方法において、上下に
重ね合わせる分割リードフレームのうち、上側に並ぶ分
割リードフレームについてはダイパッドとリードとの間
の連結部を下向きに曲げ加工し、該ダイパッドとサイド
レール，タイバーとの間に凹段差を形成したことを特徴
とする樹脂封止型半導体装置の製造方法。 - 【請求項４】請求項２記載の製造方法において、上下に
重ね合わせる各分割リードフレームについて、上側に並
ぶ分割リードフレームのダイパッドが凹段部に、下側に
並ぶ分割リードフレームのダイパッドが凸段部に配列す
るように、各分割リードフレームのタイバー，サイドレ
ールに沿って定ピッチ置きに互いに嵌まり合う凹凸段差
を形成したことを特徴とする樹脂封止型半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6766992A JP2874435B2 (ja) | 1991-08-21 | 1992-03-26 | 樹脂封止型半導体装置の製造方法およびリードフレーム |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20836291 | 1991-08-21 | ||
| JP3-208362 | 1991-08-21 | ||
| JP6766992A JP2874435B2 (ja) | 1991-08-21 | 1992-03-26 | 樹脂封止型半導体装置の製造方法およびリードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05109957A JPH05109957A (ja) | 1993-04-30 |
| JP2874435B2 true JP2874435B2 (ja) | 1999-03-24 |
Family
ID=26408884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6766992A Expired - Fee Related JP2874435B2 (ja) | 1991-08-21 | 1992-03-26 | 樹脂封止型半導体装置の製造方法およびリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874435B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0923129A1 (en) * | 1997-12-11 | 1999-06-16 | Siemens Aktiengesellschaft | A lead frame for electronic semi-conductor devices |
| CN108405765B (zh) * | 2018-05-16 | 2023-08-08 | 深圳市华龙精密模具有限公司 | 一种半导体集成电路自动切筋成型设备的装管装置 |
| CN113823569A (zh) * | 2020-06-18 | 2021-12-21 | 吴江华丰电子科技有限公司 | 一种制作电子装置的方法 |
-
1992
- 1992-03-26 JP JP6766992A patent/JP2874435B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05109957A (ja) | 1993-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5723899A (en) | Semiconductor lead frame having connection bar and guide rings | |
| JP2960283B2 (ja) | 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置 | |
| US7247931B2 (en) | Semiconductor package and leadframe therefor having angled corners | |
| US4951119A (en) | Lead frame for semiconductor devices | |
| JP2874435B2 (ja) | 樹脂封止型半導体装置の製造方法およびリードフレーム | |
| US6303983B1 (en) | Apparatus for manufacturing resin-encapsulated semiconductor devices | |
| JPH06104364A (ja) | リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型 | |
| JPH10125845A (ja) | Ｌｏｃ用リードフレーム及びそれを用いた半導体チップパッケージ | |
| KR0140458B1 (ko) | 반도체 패키지 제조용 리드프레임 | |
| JPH046859A (ja) | 樹脂封止型半導体装置 | |
| JPS6050347B2 (ja) | シングルインライン半導体装置用リ−ドフレ−ム | |
| JPH02159752A (ja) | リードフレーム | |
| KR100377396B1 (ko) | 반도체 방열판의 제조 및 조립 방법 | |
| JPS60164345A (ja) | リ−ドフレ−ムの製造方法 | |
| KR0184108B1 (ko) | 집적회로패키지 제조용 윈도우테이핑 방법 및 윈도우테이프 | |
| JPS63306647A (ja) | 電子部品の製造方法 | |
| JP2001060647A (ja) | リードフレーム | |
| JPH07176667A (ja) | 表面実装型半導体装置 | |
| JPH0472658A (ja) | リードフレーム及び集積回路の製造方法 | |
| JPH0735402Y2 (ja) | リードフレーム切断装置 | |
| JPH05235248A (ja) | リードフレーム | |
| JP2509435Y2 (ja) | リ―ドフレ―ム | |
| JPH05291448A (ja) | 半導体装置用のリードフレーム | |
| JPS61168947A (ja) | 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム | |
| JPH06181270A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |