KR100377396B1 - 반도체 방열판의 제조 및 조립 방법 - Google Patents
반도체 방열판의 제조 및 조립 방법 Download PDFInfo
- Publication number
- KR100377396B1 KR100377396B1 KR10-2000-0056486A KR20000056486A KR100377396B1 KR 100377396 B1 KR100377396 B1 KR 100377396B1 KR 20000056486 A KR20000056486 A KR 20000056486A KR 100377396 B1 KR100377396 B1 KR 100377396B1
- Authority
- KR
- South Korea
- Prior art keywords
- frame
- heat sink
- chip
- chip unit
- frames
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명은 반도체 조립 공정에 관한 것으로, 제 1 프레임에 복수의 칩 유닛과 방열판을 각각 제조하는 단계와, 상기 제 1 프레임에 대응되는 복수의 방열판과 칩 유닛을 제 2 프레임에 제조하는 단계와, 상기 제 1 및 제 2 프레임에 형성된 칩 유닛의 리드선에 몰드를 형성하는 단계와, 상기 제 1 프레임과 제 2 프레임을 가이드 홀에 의거하여 정렬한 후 제 1 프레임의 칩 유닛의 하단 몰드에 제 2 프레임의 방열판을 부착하는 단계와, 상기 부착 후 제 1 프레임과 제 2 프레임의 위치를 변경하여 제 2 및 제 1 프레임을 가이드 홀에 의거하여 재정렬하는 단계와, 상기 제 2 프레임의 칩 유닛의 하단몰드에 제 1 프레임의 방열판을 부착하는 단계, 및 상기 제 1 및 제 2 프레임의 방열판의 상단에 칩을 부착한 후 와이어 본딩을 실행하여 패키지를 완성하는 단계를 구비함으로써, 단일 프레임에 칩 유닛과 방열판을 동시에 형성하여 칩 유닛과 방열판을 조립한 후 방열판상에 칩을 부착 및 와이어 본딩을 실시함에 따라 단위 프레임당 부품 수를 증가시켜 생산성을 향상시킴과 아울러 칩의 손상을 방지할 수 있는 반도체 방열판의 제조 및 조립 방법을 제공한다.
Description
본 발명은 반도체 조립 공정에 관한 것으로, 특히 칩 하단에 방열판을 부착하여 칩에서 발생하는 열을 방열판을 통해 외부로 방출시키기 위한 반도체 방열판의 제조 및 조립 방법에 관한 것이다.
일반적으로 다수의 회로소자들이 집적된 IC칩은 칩 구동시 그 내부에 구비된 소자의 고유 저항과 동작 전압으로 인해 많은 열이 발생되고, 그 열로 인해 회로 소자의 특성이 열화되거나 파괴될 우려가 있었다.
이러한, 문제들을 해결하기 위하여 비메모리형 칩의 하단에는 열 방출용 방열판을 부착하여 반도체를 조립하게 된다.
도 1 내지 도 3은 종래 기술에 의한 반도체 조립 방법을 설명하기 위해 도시한 도면이다.
도 1a 및 도 1b는 칩 유닛이 형성되는 리드 프레임의 평면도 및 배면도로서, 리드 프레임(10)은 리드선(23; Lead)으로 이루어진 복수의 칩 유닛(20)과 가이드 홀(30)이 일렬로 배열되어 있으며, 상기 칩 유닛(20)은 방열판과 캡(Cap)을 각각 결합시키기 위한 몰드(25; Mold)를 더 구비하고 있다.
상기 몰드(25)는 리드선(23)의 일측 단면을 따라 대략 사각형태의 링형상으로 프레임의 수직 방향으로 약간 돌출되어 있고, 이후 반도체 조립 공정에서 리드선(23)을 기준으로 하단 몰드(25)에는 방열판을 부착하고, 상단 몰드(25)상에는 캡(Cap)을 부착하여 패키징하는 것이다.
도 2a 및 도 2b는 복수의 방열판이 형성된 베이스 프레임을 나타낸 평면도 및 배면도로서, 얇은 금속제 프레임(50)상에 복수의 방열판(60; Heat Sink)이 일렬로 형성되어 있다.
그리고, 방열판(60)의 상단에는 칩 안착용 접착제(61)가 도금되어 있다.
도 3은 도 1a와 도 2a를 조립하는 과정을 보인 공정도로서, 리드(Lead) 프레임(10)과 베이스 프레임(50)을 각각의 프레임 가장자리에 형성된 가이드 홀(30)을 이용하여 정렬시킨 후 접착제를 이용하여 칩 유닛(20)의 하단에 방열판(60)의 상단을 부착시키고, 접착제가 경화된 다음 베이스 프레임(50)을 리드 프레임(10)으로부터 분리시키면 각 방열판(60)이 칩 유닛(20)의 하단에 장착되는 것이다.
이후, 방열판(60)의 도금상(61)에 칩(미 도시)을 부착시키고, 그 칩과 리드선(23)을 와이어로 본딩시킨 후 캡(Cap)으로 패키징하여 반도체의 조립을 완성한다.
이와 같은 방식은 칩 유닛(20)이 형성되는 리드 프레임(10)과 방열판(60)이 형성되는 베이스 프레임(50)을 별도의 공정으로 각기 제조함으로써, 두 개의 프레임(10, 50)을 이용하여 칩 유닛(20)과 방열판(60)의 제작에 따른 재료비의 증가 및 생산성이 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 단위 면적당 부품 수를 증가시키기 위하여 단일 프레임에 칩 유닛과 방열판을 동시에 형성하여 칩 유닛과 방열판을 조립함으로써, 단위 면적당 부품 수를 증가시켜 재료비의 절감 및 생산성을 향상시킬 수 있는 반도체 방열판의 제조 및 조립 방법을 제공하는 데 있다.
도 1a 및 도 1b는 종래 기술에 의한 칩 유닛이 형성된 리드 프레임의 사시도 이고,
도 2a 및 도 2b는 종래 기술에 의한 복수의 방열판이 형성된 베이스 프레임 을 나타낸 사시도이고,
도 3은 종래 기술에 의한 도 1a와 도 2a를 조립하는 과정을 보인 공정도이 고,
도 4는 본 발명의 일실시예에 의한 반도체 프레임의 구조를 도시한 사시도이 고,
도 5는 도 4의 제 1 및 제 2 프레임의 결합 상태를 나타낸 측면도이고,
도 6은 도 4의 제 1 및 제 2 프레임의 조립 및 반도체 패키지 과정을 나타낸 플로우챠트이고,
도 7은 도 6과 같은 공정을 통해 완성한 반도체 조립체를 도시한 것이고,
도 8은 본 발명의 다른 실시예에 의한 반도체 프레임의 구조를 도시한 사시 도이고,
도 9는 도 8의 제 1 및 제 2 프레임의 결합 상태를 나타낸 측면도이고,
도 10은 도 8의 제 1 및 제 2 프레임의 조립 및 반도체 패키지 과정을 나타 낸 플로우챠트이다.
* 도면의 주요 부분에 대한 부호의 설명
100,300: 제 1 프레임 110: 칩 유닛
111: 칩(Die) 113: 리드선
115: 몰드(Mold) 117: 와이어
150: 방열판 151: 칩 부착용 도금체
170: 가이드 홀 190: 캡(Cap)
200,400: 제 2 프레임
상기 목적을 달성하기 위한 본 발명의 기술적 방법은, 제 1 프레임에 복수의 칩 유닛과 방열판을 각각 제조하는 단계와, 상기 제 1 프레임에 대응되는 복수의 방열판과 칩 유닛을 제 2 프레임에 제조하는 단계와, 상기 제 1 및 제 2 프레임에 형성된 칩 유닛의 리드선에 몰드를 형성하는 단계와, 상기 제 1 프레임과 제 2 프레임을 가이드 홀에 의거하여 정렬한 후 제 1 프레임의 칩 유닛의 하단 몰드에 제 2 프레임의 방열판을 부착하는 단계와, 상기 부착 후 제 1 프레임과 제 2 프레임의 위치를 변경하여 제 2 및 제 1 프레임을 가이드 홀에 의거하여 재정렬하는 단계와, 상기 제 2 프레임의 칩 유닛의 하단몰드에 제 1 프레임의 방열판을 부착하는 단계,및 상기 제 1 및 제 2 프레임의 방열판의 상단에 칩을 부착한 후 와이어 본딩을 실행하여 패키지를 완성하는 단계를 구비한다.
상기 목적을 달성하기 위한 본 발명의 다른 기술적 방법은, 제 1 프레임에 복수의 칩 유닛과 방열판을 제조하는 단계와, 상기 제 1 프레임에 대응되는 복수의 방열판과 칩 유닛을 제 2 프레임에 제조하는 단계와, 상기 제 1 및 제 2 프레임에 형성된 칩 유닛의 리드선에 몰드를 형성하는 단계와, 상기 제 1 프레임과 제 2 프레임을 가이드 홀에 의거하여 정렬하는 단계와, 상기 제 1 프레임의 칩 유닛과 방열판 및 제 2 프레임의 방열판과 칩 유닛을 동시에 부착하는 단계와, 상기 제 1 프레임과 제 2 프레임을 분리하는 단계, 및 상기 제 1 및 제 2 프레임의 방열판의 상단에 칩을 부착한 후 와이어 본딩을 실행하여 패키지를 완성하는 단계를 수행하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 살펴보고자 한다.
도 4는 본 발명의 일실시예에 의한 반도체 프레임의 구조를 도시한 사시도로, 제 1 프레임(100), 제 2 프레임(200), 칩 유닛(110), 방열판(150) 및 가이드 홀(170)을 구비한다.
도면에 도시한 바와 같이 제 1 프레임(100)과 제 2 프레임(200)은 각각 방열판(150), 가이드 홀(170) 및 리드선(113; Lead)선으로 이루어진 칩 유닛(110)을 구비하고 있으며, 상기 칩 유닛(110)은 방열판(150)과 캡(Cap)을 각각 결합시키기 위한 몰드(115; Mold)를 더 구비하고 있다.
아울러, 상기 제 1 및 제 2 프레임(100, 200)은 조립과정을 설명하기 위하여편의상으로 구분한 것으로, 실제로는 그 양면의 구조는 각각 동일하다.
상기 몰드(115)는 리드선(113)의 일측 단면을 따라 대략 사각형태의 링형상으로 프레임의 수직 방향으로 약간 돌출되어 있고, 이후 반도체 조립 공정에서 리드선(113)을 기준으로 하단 몰드(115)에 방열판(150)을 부착시키고, 상단 몰드(115)상에는 캡(Cap)을 부착하여 패키징하는 것이다.
동도면에서 제 1 프레임(100)과 제 2 프레임(200)은 한 조(組)로 이루어져 가이드 홀(170)을 통해 두 프레임을 겹쳤을 경우, 제 1 프레임(100)의 칩 유닛(110)의 하단에 제 2 프레임(200)의 방열판(150)의 상단이 정확하게 매칭되며, 제 1 프레임(100)의 방열판(150)의 하단은 제 2 프레임(200)의 칩 유닛(110)의 상단에 미스 매칭되어 부착되는 것이다.
따라서, 동도면과 같이 제 1 프레임(100)과 제 2 프레임(200)의 칩 유닛(110)과 방열판(150)은 각각 동일한 면으로 일렬 형성하고, 즉 제 1 프레임(100)의 동일면상에서 칩 유닛(110)이 상단면으로 형성될 경우 방열판(150)도 상단면을 형성하며, 칩 유닛(110)이 하단면으로 형성될 경우 방열판(150)도 하단면을 형성한다.
도 5는 도 4의 제 1 프레임과 제 2 프레임의 결합 상태를 나타낸 측면도로서, 제 1 프레임과 제 2 프레임을 겹쳤을 경우 제 1 프레임(100)의 뒷면인 칩 유닛(110)의 하단에 제 2 프레임(200)의 앞면인 방열판(150)의 상단이 정확하게 매칭되며, 제 1 프레임(100)의 뒷면인 방열판(150)의 하단이 제 2 프레임(200)의 앞면인 칩 유닛(110)의 상단에 미스 매칭된다.
따라서, 제 1 프레임(100)과 제 2 프레임(200)의 결합시 제 1 프레임(100)의 칩 유닛(110)과 제 2 프레임(200)의 방열판(150)을 1차적으로 결합시킨 후 다시 제 2 프레임(200)과 제 1 프레임(100)을 재정렬하여 제 2 프레임(200)의 칩 유닛(110)과 제 1 프레임(100)의 방열판(150)을 2차 작업으로 결합시킨다.
상기와 같이 구성된 제 1 및 제 2 프레임의 조립 공정을 도 6의 플로우챠트를 참조하여 살펴보면 다음과 같다.
먼저, 제 1 프레임(100)에 가이드 홀(170)을 기준으로 칩 유닛(110)과 방열판(150)을 일렬로 제조한 후 각 칩 유닛(110)의 리드선(113)의 일측 단면을 따라 대략 사각형태의 링형상으로 프레임의 수직 방향으로 약간 돌출된 구조로 몰드(115)를 형성하여 도 4의 제 1 프레임(100)과 같이 완성한다(S1). 상기 몰드(115)는 이후 공정에서 방열판(150)과 캡(Cap)을 부착시키기 위한 것이다.
그리고, 제 1 프레임(100)에 대응되는 복수의 방열판(150)과 칩 유닛(110)을 상기와 같은 방식으로 제 2 프레임(200)에 제조하여 도 4의 제 2 프레임(200)과 같이 완성한다(S2).
이어, 제 2 프레임(200)의 방열판(150)이 부착되는 위치인 제 1 프레임(100)의 칩 유닛(110)의 하단 몰드(115)에 접착제를 도포한 후 상기 칩 유닛(110)과 제 2 프레임(200)의 방열판(150)을 가이드 홀(170)에 의거해서 도 5와 같이 정렬하여 밀착시킨 후 접착제가 경화되면 제 2 프레임(200)을 제 1 프레임(100)으로부터 분리시켜 제 1 프레임(100)의 칩 유닛(110)에 방열판(150)을 부착시킨다(S3, S4).
또한, 상기 제 1 프레임(100)의 칩 유닛(110)에 방열판(150)을 부착시킨 후,제 1 및 제 2 프레임의 상/하 위치를 바꾸어 제 1 프레임(200)의 방열판(150)이 부착되는 위치인 제 2 프레임의 칩 유닛(110)의 하단몰드(115)에 접착제를 도포한 후 제 2 프레임(200)의 칩 유닛(110)과 제 1 프레임(100)의 방열판(150)을 가이드 홀(170)에 의거해서 재정렬하여 밀착시킨 후 접착제가 경화되면 제 1 프레임(100)을 제 2 프레임(200)으로부터 분리시켜 제 2 프레임(200)의 칩 유닛(110)에 방열판(150)을 부착시킨다(S5, S6).
이후, 제 1 프레임(100)과 제 2 프레임(200)의 방열판(150)의 상단에 형성된 도금면(151)상에 접착제를 이용하여 칩(111)을 부착시킨(S7) 후 칩과 프레임의 리드선(113)을 와이어(117)로 본딩한다(S8). 이후, 접착제가 경화되면 칩 유닛(110)의 상단으로 돌출된 몰드(115)에 캡(190)을 부착시켜 반도체 패키지를 완료하게 된다.
이와 같은 공정을 완료하게 되면 도 7과 같은 반도체 조립체가 완성되는 것이다.
즉, 리드선(113)을 중심으로 상단 몰드(115)에 캡(190)이 부착되어 씌워져 있고, 리드선(113)을 중심으로 하단 몰드(115)에 방열판(150)이 부착되어 있으며, 상기 방열판(150)의 상단 도금(151)상에 칩(111)이 안착되어 있고, 칩(111)과 리드선(113)이 와이어(117)로 본딩된 구조로 이루어져 있다.
도 8은 본 발명의 다른 실시예에 의한 반도체 프레임의 구조를 도시한 사시도로, 제 1 프레임(300), 제 2 프레임(400), 칩 유닛(110), 방열판(150) 및 가이드 홀(170)을 구비한다.
도면에 도시한 바와 같이 제 1 프레임(300)과 제 2 프레임(400)은 각각 방열판(150), 가이드 홀(170) 및 리드선(113; Lead)선으로 이루어진 칩 유닛(110)을 구비하고 있으며, 상기 칩 유닛(110)은 방열판(150)과 캡(Cap)을 각각 결합시키기 위한 몰드(115; Mold)를 더 구비하고 있다.
아울러, 상기 제 1 및 제 2 프레임(300, 400)은 조립과정을 설명하기 위하여 편의상으로 구분한 것으로, 실제로는 제 1 및 제 2 프레임(300, 400)의 양면은 각각 동일 구조이다.
상기 몰드(115)는 리드선(113)의 일측 단면을 따라 대략 사각형태의 링형상으로 프레임의 수직 방향으로 약간 돌출되어 있고, 이후 반도체 조립 공정에서 리드선(113)을 기준으로 하단 몰드(115)에 방열판(150)을 부착시키고, 상단 몰드(115)상에는 캡(Cap)을 부착하여 패키징하는 것이다.
동도면에서 제 1 프레임(300)과 제 2 프레임(400)은 한 조(組)로 이루어져 가이드 홀(170)을 통해 두 프레임을 겹쳤을 경우, 제 1 프레임(300)의 뒷면인 칩 유닛(110)의 하단에 제 2 프레임(400)의 방열판(150)의 상단이 정확하게 매칭되며, 제 1 프레임(300)의 뒷면인 방열판(150)의 상단은 제 2 프레임(400)의 앞면인 칩 유닛(110)의 하단에 정확하게 매칭되는 것이다.
따라서, 동도면과 같이 제 1 프레임(300)과 제 2 프레임(400)은 각각 그 상단에 복수의 칩 유닛(110)과 방열판(150)을 각각 다른 면으로 일렬 형성하고, 즉 제 1 프레임(300)의 동일면상에서 칩 유닛(110)이 상단면이 형성될 경우에 방열판(150)은 하단면을 형성하며, 칩 유닛(110)이 하단면이 형성될 경우에방열판(150)은 상단면을 형성한다. 그리고, 제 1 및 제 2 프레임(300, 400)의 방열판(150)의 상단면에는 칩 안착용 도금체(151)가 형성된다.
도 9는 도 8의 제 1 프레임과 제 2 프레임의 결합 상태를 나타낸 측면도로서, 제 1 프레임(300)의 뒷면인 칩 유닛(110)의 하단에 제 2 프레임(400)의 앞면인 방열판(150)의 상단이 정확하게 결합되며, 제 1 프레임(300)의 뒷면인 방열판(150)의 상단이 제 2 프레임(400)의 앞면인 칩 유닛(110)의 하단에 정확하게 결합된다.
따라서, 제 1 프레임(300)과 제 2 프레임(400)의 결합시 제 1 프레임(300)의 칩 유닛(110)과 방열판(150)을 제 2 프레임(400)의 방열판(150)과 칩 유닛(110)을 동시에 결합시킬 수 있다.
상기와 같이 구성된 제 1 및 제 2 프레임의 조립 공정을 도 10의 플로우챠트를 참조하여 살펴보면 다음과 같다.
먼저, 제 1 프레임(300)에 가이드 홀(170)을 기준으로 칩 유닛(110)과 방열판(150)을 일렬로 제조한 후 각 칩 유닛(110)의 리드선(113)의 일측 단면을 따라 대략 사각형태의 링형상으로 프레임의 수직 방향으로 약간 돌출된 구조로 몰드(115)를 형성하여 도 8의 제 1 프레임(300)과 같이 완성한다(S1). 상기 몰드(115)는 이후 공정에서 방열판(150)과 캡(Cap)을 부착시키기 위한 것이다.
그리고, 제 1 프레임(300)에 대응되는 복수의 방열판(150)과 칩 유닛(110)을 상기와 같은 방식으로 제 2 프레임(400)에 제조하여 도 8의 제 2 프레임(400)과 같이 완성한다(S2).
이어, 상기 제 1 프레임(300)과 제 2 프레임(400)의 칩 유닛(110)의 하단몰드(115)에 각각 접착제를 도포한 후 제 1 프레임(300)의 칩 유닛(110)과 방열판(150)을 제 2 프레임(400)의 방열판(150)과 칩 유닛(110)을 가이드 홀(170)에 의거해서 도 9와 같이 정렬하여 밀착시킨 후 접착제가 경화되면 제 1 프레임(300)과 제 2 프레임(400)을 분리시켜 제 1 프레임(300)의 칩 유닛(110)에 제 2 프레임(400)의 방열판(150)을 부착시키고, 제 2 프레임(400)의 칩 유닛(110)에 제 1 프레임(300)의 방열판(150)을 동시에 부착시킨다(S3, S4, S5).
이후, 제 1 프레임(300)과 제 2 프레임(400)의 방열판(150)의 상단에 형성된 도금면(151)상에 접착제를 이용하여 칩(111)을 부착시킨(S6) 후 칩과 프레임의 리드선(113)을 와이어(117)로 본딩한다(S7). 이후, 접착제가 경화되면 칩 유닛(110)의 상단으로 돌출된 몰드(115)에 캡(190)을 부착시켜 반도체 패키지를 완료하게 된다(S8).
이와 같은 공정을 완료하게 되면 상기 도 7과 같은 반도체 조립체가 완성되는 것이다.
따라서, 본 발명에서는 칩 유닛과 방열판을 단일 프레임상에 동시에 제조함에 따라 단위 면적당 부품 수를 증가시켜 조립함으로써, 종래와는 다르게 칩 유닛이 형성되는 리드 프레임과는 별도로 방열판이 형성되는 베이스 프레임을 제작해야하는 공정을 제거해 동일한 부품 수를 제조할 경우 종래 대비 제조 원가를 줄일 수 있어 생산성을 보다 더 높일 수 있을 뿐만 아니라 시장 경쟁력을 향상시킬 수 있다.
Claims (5)
- 제 1 프레임에 복수의 칩 유닛과 방열판을 각각 제조하는 단계;상기 제 1 프레임에 대응되는 복수의 방열판과 칩 유닛을 제 2 프레임에 제조하는 단계;상기 제 1 및 제 2 프레임에 형성된 칩 유닛의 리드선에 몰드를 형성하는 단계;상기 제 1 프레임과 제 2 프레임을 가이드 홀에 의거하여 정렬한 후 제 1 프레임의 칩 유닛의 하단 몰드에 제 2 프레임의 방열판을 부착하는 단계;상기 부착 후 제 1 프레임과 제 2 프레임의 위치를 변경하여 제 2 및 제 1 프레임을 가이드 홀에 의거하여 재정렬하는 단계;상기 제 2 프레임의 칩 유닛의 하단몰드에 제 1 프레임의 방열판을 부착하는 단계; 및상기 제 1 및 제 2 프레임의 방열판의 상단에 칩을 부착한 후 와이어 본딩을 실행하여 패키지를 완성하는 단계를 구비하는 것을 특징으로 하는 반도체 방열판의 제조 및 조립 방법.
- 청구항 1에 있어서,상기 제 1 프레임 또는 제 2 프레임에 형성되는 칩 유닛과 방열판은 동일한 면으로 형성되는 것을 특징으로 하는 반도체 방열판의 제조 및 조립 방법.
- 청구항 1에 있어서,상기 제 1 및 제 2 프레임의 방열판 상단면에 칩 부착용 도금을 형성하는 것을 특징으로 하는 반도체 방열판의 제조 및 조립 방법.
- 제 1 프레임에 복수의 칩 유닛과 방열판을 제조하는 단계;상기 제 1 프레임에 대응되는 복수의 방열판과 칩 유닛을 제 2 프레임에 제조하는 단계;상기 제 1 및 제 2 프레임에 형성된 칩 유닛의 리드선에 몰드를 형성하는 단계;상기 제 1 프레임과 제 2 프레임을 가이드 홀에 의거하여 정렬하는 단계;상기 제 1 프레임의 칩 유닛과 방열판 및 제 2 프레임의 방열판과 칩 유닛을 동시에 부착하는 단계;상기 제 1 프레임과 제 2 프레임을 분리하는 단계; 및상기 제 1 및 제 2 프레임의 방열판의 상단에 칩을 부착한 후 와이어 본딩을 실행하여 패키지를 완성하는 단계를 구비하는 것을 특징으로 하는 반도체 방열판의 제조 및 조립 방법.
- 청구항 4에 있어서,상기 제 1 프레임 또는 제 2 프레임에 형성되는 칩 유닛과 방열판은 각기 다른 면으로 형성되는 것을 특징으로 하는 반도체 방열판의 제조 및 조립 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0056486A KR100377396B1 (ko) | 2000-09-26 | 2000-09-26 | 반도체 방열판의 제조 및 조립 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0056486A KR100377396B1 (ko) | 2000-09-26 | 2000-09-26 | 반도체 방열판의 제조 및 조립 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020024704A KR20020024704A (ko) | 2002-04-01 |
| KR100377396B1 true KR100377396B1 (ko) | 2003-03-26 |
Family
ID=19690510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0056486A KR100377396B1 (ko) | 2000-09-26 | 2000-09-26 | 반도체 방열판의 제조 및 조립 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100377396B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100395673B1 (ko) * | 2001-01-03 | 2003-08-25 | 에쓰에쓰아이 주식회사 | 반도체 조립 프레임의 제조 방법 및 그 조립체 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264672A (ja) * | 1995-03-27 | 1996-10-11 | Sumitomo Kinzoku Electro Device:Kk | 樹脂封止セラミック製パッケージ及びその製造方法 |
-
2000
- 2000-09-26 KR KR10-2000-0056486A patent/KR100377396B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264672A (ja) * | 1995-03-27 | 1996-10-11 | Sumitomo Kinzoku Electro Device:Kk | 樹脂封止セラミック製パッケージ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020024704A (ko) | 2002-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW575955B (en) | Leadframe and method of manufacturing a semiconductor device using the same | |
| US8367481B2 (en) | Four MOSFET full bridge module | |
| US5808359A (en) | Semiconductor device having a heat sink with bumpers for protecting outer leads | |
| JP5379189B2 (ja) | 半導体装置 | |
| US6627977B1 (en) | Semiconductor package including isolated ring structure | |
| TWI337387B (en) | Leadframe for leadless package, package structure and manufacturing method using the same | |
| US7102214B1 (en) | Pre-molded leadframe | |
| KR20030035952A (ko) | 리드 프레임과 그 제조 방법 및 그 리드 프레임을 이용한반도체 장치의 제조 방법 | |
| US7531895B2 (en) | Integrated circuit package and method of manufacture thereof | |
| JPH11195742A (ja) | 半導体装置及びその製造方法とそれに用いるリードフレーム | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| CN102709268B (zh) | 半导体器件及其制造方法 | |
| CN100435329C (zh) | 微引线框封装及制造微引线框封装的方法 | |
| KR100377396B1 (ko) | 반도체 방열판의 제조 및 조립 방법 | |
| JPH11176856A (ja) | 半導体装置の製造方法 | |
| JP2005051109A (ja) | パワー半導体モジュール | |
| KR0137066B1 (ko) | 히트싱크 내장형 반도체패키지 및 그 제조방법 | |
| JP2874435B2 (ja) | 樹脂封止型半導体装置の製造方法およびリードフレーム | |
| JP6111973B2 (ja) | 半導体装置 | |
| JP2005175512A (ja) | 半導体装置 | |
| JP4750076B2 (ja) | 半導体装置の製造方法 | |
| KR20020068208A (ko) | 반도체 조립체의 방열판 구조 및 그 제조 방법 | |
| KR100550322B1 (ko) | 반도체 패키지의 와이어 본딩 방법 | |
| KR100395673B1 (ko) | 반도체 조립 프레임의 제조 방법 및 그 조립체 | |
| JP2003258187A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080312 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |