CN102709268B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102709268B
CN102709268B CN201210209452.1A CN201210209452A CN102709268B CN 102709268 B CN102709268 B CN 102709268B CN 201210209452 A CN201210209452 A CN 201210209452A CN 102709268 B CN102709268 B CN 102709268B
Authority
CN
China
Prior art keywords
lead
wire
semiconductor device
mounting part
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210209452.1A
Other languages
English (en)
Other versions
CN102709268A (zh
Inventor
高桥典之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102709268A publication Critical patent/CN102709268A/zh
Application granted granted Critical
Publication of CN102709268B publication Critical patent/CN102709268B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

提供了一种使用引线框架的多引脚结构的半导体器件。所述半导体器件包括：具有芯片支撑表面的垫片，所述芯片支撑表面的尺寸小于所述半导体芯片的背部表面；布置在所述垫片周围的多条引线，所述半导体芯片安装在所述垫片的芯片支撑表面上方；多条悬挂引线，其用于支撑所述垫片；四条条引线，其布置在所述垫片外侧以便围绕所述垫片，并且其耦合至所述悬挂引线；多条导线，用于在半导体芯片和所述引线之间进行耦合；以及密封体，用于利用树脂来密封所述半导体芯片和所述导线，第一缝隙分别形成在条引线的用于与所述悬挂引线耦合的第一耦合部分中。

Description

半导体器件及其制造方法
本申请是申请号为“200810133942.1”，申请日为“2008年7月18日”，发明名称为“半导体器件及其制造方法”的发明专利申请的分案申请。
分别于2007年12月7以及2007年7月19日提交的日本专利申请No.2007-316920和No.2007-187789的公开内容，包括说明书、附图及摘要，均完整包含在此以供参考
技术领域
本发明涉及半导体器件，更具体地涉及一种可有效地应用于使用引线框架组装的半导体器件的技术。
背景技术
根据已知技术(例如，参见专利文献1)，使用了布置在半导体芯片和内部引线之间并且通过导线键合而电耦合到用于半导体芯片的地的焊盘的接地耦合部分，该接地耦合部分电耦合至垫片(tab)悬挂引线并由其支撑，以便使得接地电势稳定。
还已知这样一种技术，该技术使用了具有尺寸小于半导体芯片的管芯焊盘的引线框架，并使用绝缘带将引线框架的悬挂引线与内部引线彼此耦合(例如，请参见专利文献2)。
[专利文献1]
日本未经审查专利公开No.特平11(1999)-168169
[专利文献2]
日本未经审查专利公开No.特平11(1999)-224929
发明内容
随着最近的趋势朝着更高性能的半导体器件发展，也存在这样一种趋势：即例如在半导体器件与外部电子器件之间用于数据信号交换的外部端子的数量(引脚数量)增加。作为一种实现这种多引脚半导体器件的配置，已知的有例如BGA(球栅阵列)。BGA具有这样的结构：其中半导体芯片安装在布线衬底的主表面，作为外部端子的球形电极提供在布线衬底的背部表面。该结构适合于多引脚结构。然而，由于布线衬底是布线层和绝缘层形成的多层结构，因此其材料成本比引线框架的材料成本更高，并且BGA制造成本也相对较高。近来，作为用于降低BGA制造成本的手段，认为所谓的MAP(多阵列封装)方法是有效的，其中将用于形成多个半导体器件的区域提供在一个半导体衬底上，并且在分别于那些区域中安装了半导体芯片之后，利用树脂对这些区域进行块模制(blockmolding)。
然而，由于每个BGA的产品尺寸因多引脚结构而增加，所以从一个布线衬底得到的产品仅仅有4到5个，并且因为使用块模制类型矩阵衬底(用于MAP的衬底)，制造成本变得相当高。为了实现成本的降低，有效的是采用诸如QFP(四侧引脚扁平封装)的引线框架类型。
通过使用引线框架，就可以降低制造成本，这是因为布线层和绝缘层不像BGA中使用的布线衬底那样是分布式多层。
然而，QFP是这样的结构：其包括能够将半导体芯片安装在其上的垫片以及围绕该垫片布置的多个引线。即，由于充当外部端子的引线布置在半导体器件的外围边缘部分，所以半导体器件的尺寸随着引脚数量的增加而变大。
作为一种用于在引线框架类型半导体器件中实现多引脚结构同时减小半导体器件的尺寸的手段，采用诸如在前述专利文献1(日本未经审查专利公开No.特平11(1999)-168169)中公开的此类技术是有效的，其中使电源和GND(地)成为公共的，以减少引出到外部的端子(外部端子)的数量。更具体地，提供了被称作汇流条引线或者条引线的公共引线，并且将诸如电源和GND导线的导线耦合到汇流条引线以使用该公共的引线，从而实现多引脚结构同时减少引出到外部的端子的数量。
然而，由于引线框架由金属制成，因此该引线框架易于经受在用于安装半导体芯片的管芯键合工艺中以及在用于通过导线将半导体芯片和引线彼此电耦合的导线键合工艺中的热的影响下的膨胀或者收缩(热应变)。在引线框架由诸如铜合金的金属形成时，尤其易于发生这种膨胀和收缩。在导线键合工艺中，可以在每条引线的一部分(比导线耦合部分更外的区域)利用钳位夹具(夹持器)被固定的状态下来执行导线键合。但是，平坦地重叠在形成半导体芯片-引线耦合导线的区域中的汇流条引线不能利用该钳位夹具来夹持。因此，当引线框架遭受膨胀作用时，汇流条引线变得不能在水平方向上膨胀，因为其两端被固定至垫片悬挂引线，结果引起汇流条引线偏斜。如果汇流条引线和导线是在这种状态下耦合在一起，则没有通过钳位夹具夹持的第二侧跳起，引起没有压力的导线键合，这会导致导线的剥离(断裂)。
真空吸盘装卡作为汇流条引线固定方法可以是有效的。然而，即使执行了真空吸盘装卡，完全抑制引线框架的偏斜仍很困难。另外，在布线键合工艺中使用的加热台的温度因抽真空而发生改变，同样易于发生有缺陷的导线耦合。
需要键合将与引线耦合的导线，同时横跨汇流条引线。因此，如果汇流条引线因热应变而偏斜，将会出现导线短接。
另外，通过如前述专利文献1中所示的汇流条引线的这种仅仅环状的布置，还容易与汇流条引线的热波动同步地出现垫片的波动。
除此之外，由于内部引线的数量也因多引脚结构而增加，所以内部引线尖端形状变得会聚，因此产生了内部引线的刚性恶化的问题。
另外，由于内部引线的数量因多引脚结构而增加，引线之间的间距变得更小，使得树脂模制时的模制树脂的流动性恶化。
在前述专利文献1中，存在对小型垫片结构的描述，其中接地耦合部分提供在该垫片和内部引线之间。在前述专利文献2(日本未经审查专利公开No.特平11(1999)-224929)中，有对于其中使悬挂引线弯曲的小型垫片结构的描述。
然而，在两个专利文献1和2中，没有发现对于在引线框架的热的影响下因膨胀或者收缩而偏斜的汇流条引线的对策。
本发明的目的是提供一种允许使用引线框架来制造多引脚半导体器件的技术。
本发明的另一目的是提供一种能够实现半导体器件的成本降低的技术。
本发明的又一目的是提供一种能够提高半导体器件的可靠性的技术。
本发明的再一目的是提供一种能够提高半导体器件的质量的技术。
通过下列描述以及附图，本发明的上述目的、其他目的及新颖的特征都将变得显而易见。
下面是此处公开的本发明的典型模式的概述。
一种半导体器件，包括：芯片安装部分，其具有芯片支撑表面，其中该芯片支撑表面的尺寸小于半导体芯片的背部表面的尺寸；多条引线，其布置在所述芯片安装部分周围；半导体芯片，其安装在所述芯片安装部分的所述芯片支撑表面上方；多条悬挂引线，其用于支撑所述芯片安装部分；以及条状公共引线，其布置在所述芯片安装部分外部，使得该公共引线围绕该芯片安装部分，并且耦合到该悬挂引线，其中第一缝隙形成在所述公共引线中。
一种用于制造半导体器件的方法，所述方法包括步骤：提供引线框架，所述引线框架包括：芯片安装部分，与所述芯片安装部分集成的多条悬挂引线，每条悬挂引线具有缝隙，布置在所述芯片安装部分周围的多条引线，以及与所述悬挂引线集成且定位于所述芯片安装部分和所述引线之间的多条公共引线；在所述芯片安装部分上方安装半导体芯片，其中所述半导体芯片具有主表面，其中形成有多个电极；通过用于所述公共引线的多条导线，将所述半导体芯片的电极与所述公共引线彼此电耦合；通过用于所述引线的多条导线，将所述半导体芯片的电极与所述引线彼此电耦合；利用树脂密封所述半导体芯片、所述芯片安装部分、用于所述公共引线的导线以及用于所述引线的导线。
一种半导体器件，包括：芯片安装部分；安装在所述芯片安装部分上的半导体芯片，所述半导体芯片具有主表面、与所述主表面相反的背表面、形成在所述主表面上的多个第一电极以及形成在所述主表面上的多个第二电极；支撑所述芯片安装部分的多条悬挂引线；在平面图中布置在所述芯片安装部分周围的多条公共引线；在平面图中布置在所述芯片安装部分周围的多条引线；分别将所述第一电极与所述引线耦合的多条第一导线；将所述第二电极与所述公共引线电耦合的多条第二导线；以及密封所述半导体芯片、所述芯片安装部分、所述第一导线和所述第二导线的密封体；其中，在平面图中，所述公共引线布置在所述芯片安装部分和所述多个引线之间；其中，每个公共引线布置在平面图中彼此相邻的悬挂引线之间并且与所述相邻的悬挂引线的每一个的第一部分相连；其中，在平面图中，每个悬挂引线具有缝隙，该缝隙在所述悬挂引线的宽度方向中在所述悬挂引线的内部，所述缝隙形成在包括其所述第一部分的所述悬挂引线的第一区域中；并且其中，所述缝隙包括形成在所述对应的悬挂引线和相邻公共引线的结合区域中的部分。
一种半导体器件，包括：芯片安装部分；安装在所述芯片安装部分上的半导体芯片，所述半导体芯片具有主表面、与所述主表面相反的背表面、形成在所述主表面上的多个第一电极以及形成在所述主表面上的多个第二电极；支撑所述芯片安装部分的多条悬挂引线；在平面图中布置在所述芯片安装部分周围的多条公共引线；在平面图中布置在所述芯片安装部分周围的多条引线；分别将所述第一电极与所述引线耦合的多条第一导线；将所述第二电极与所述公共引线电耦合的多条第二导线；以及密封所述半导体芯片、所述芯片安装部分、所述第一导线和所述第二导线的密封体；其中，在平面图中，所述公共引线布置在所述芯片安装部分和所述多个引线之间；其中，每个公共引线布置在平面图中彼此相邻的悬挂引线之间并且与所述相邻的悬挂引线的每一个的第一部分相连；其中，在平面图中，每个悬挂引线具有缝隙，该缝隙在所述悬挂引线的宽度方向中在所述悬挂引线的内部，所述缝隙在所述悬挂引线的厚度方向中延伸通过所述悬挂引线并且形成在包括其所述第一部分的所述悬挂引线的第一区域中；并且其中，所述缝隙包括形成在所述对应的悬挂引线和相邻公共引线的结合区域中的部分。
下面是对此处公开的本发明典型模式所得到的效果的简要描述。
由于耦合至悬挂引线的条状公共引线布置在所述芯片安装部分的外侧以便围绕所述芯片安装部分，并且在公共引线中形成缝隙，所以即使所述公共引线遭受到因热影响而诱发的膨胀或者收缩作用，该膨胀或者收缩作用也能够通过该缝隙而得到缓解，因此就可以减小因所述公共引线的膨胀或者收缩而引起的偏斜(变形)。
因此，就可以防止出现导线剥离并因此可以实现至公共引线的导线键合。从而，就可以实现使用引线框架的多引脚半导体器件的制造。
此外，引线框架的使用允许了半导体器件成本的降低。
另外，由于能够减小因公共引线的膨胀或者收缩所引起的偏斜，因此就可以减少导线短接的出现。结果，就可以提高半导体器件的可靠性以及半导体器件的质量
附图说明
图1是示出了根据本发明实施方式的半导体器件的结构实例的平面图；
图2是示出了沿着图1中的线A-A截取的结构实例的剖面图；
图3是示出了沿着图1中的线B-B截取的结构实例的剖面图；
图4是示出了直到完成图1所示半导体器件组装中的导线键合的制造工艺的实例的剖面图；
图5是示出了组装图1所示半导体器件中的导线键合之后的制造工艺的实例的剖面图；
图6A是示出了组装图1所示半导体器件中使用的引线框架的结构实例的局部平面图；
图6B是示出了组装图6A所示半导体器件中使用的引线框架一部分的局部放大平面图；
图7是示出了组装图1所示半导体器件中使用的引线框架的第二偏移部分的结构实例的局部平面图；
图8是示出了沿着图7中的线A-A截取的结构实例的剖面图；
图9是示出了组装图1所示半导体器件中导线键合期间的夹持区域的实例的平面图；
图10是示出了组装图1所示半导体器件中导线键合期间的夹持结构的实例的剖面图；
图11是示出了组装图1所示半导体器件中树脂模制后穿过密封体的结构实例的局部平面图；
图12示出了根据本发明实施方式的变型在组装半导体器件中使用的引线框架的结构的剖面图；
图13是示出了根据该变型在组装半导体器件中树脂模制后穿过密封体的结构的局部平面图；
图14是示出了根据该变型的半导体器件的结构的剖面图；
图15是示出了在本发明的实施方式中在使用无偏移引线框架的情况下利用模型进行模型夹持时的结构实例的局部剖面图；
图16示出了在本发明实施方式中在组装半导体器件中使用的采用了大型垫片的引线框架的结构实例的局部平面图；
图17是示出了在组装利用图16所示引线框架的半导体器件中在树脂模制后穿过密封体的结构实例的局部平面图；
图18是示出了图17中所示半导体器件的结构实例的剖面图；
图19示出了在本发明实施方式中在公共引线中具有缝隙的引线框架的的结构实例的局部平面图；
图20是示出了沿着图19中的线A-A截取的结构实例的剖面图；
图21是图19中所示引线框架中的缝隙形成部分的结构实例的局部放大平面图；
图22是示出了在组装利用图19所示引线框架的导体器件中在树脂模制后穿过密封体的结构实例的局部平面图；
图23是示出了沿着图22中的线A-A截取的结构实例的剖面图；
图24是图22中所示结构中的缝隙形成部分的结构实例的局部放大平面图；
图25是示出了在本发明实施方式中用于缓和强加在公共引线上的应力的装置的变型实例结构的局部放大平面图；
图26是示出了在本发明实施方式使用的引线框架中用于缓和强加在公共引线上的应力的装置的另一变型实例结构的局部平面图；
图27是示出了在本发明实施方式使用的引线框架中用于缓和强加在公共引线上的应力的装置的又一变型实例结构的局部平面图；
图28(a)、图28(b)和图28(c)示出了根据本发明实施方式的另一变型的半导体器件(QFN)的结构，其中图28(a)示出了平面图，图28(b)示出了剖面图，图28(c)示出了后视图；
图29(a)、图29(b)和图29(c)示出了根据本发明实施方式的又一变型的半导体器件(SOP)的结构，其中图29(a)示出了平面图，图29(b)示出了剖面图，图28(c)示出了后视图；
图30(a)、图30(b)和图30(c)示出了根据本发明实施方式的再一变型的半导体器件(SON)的结构，其中图30(a)示出了平面图，图30(b)示出了剖面图，图30(c)示出了后视图；
图31(a)、图31(b)和图31(c)示出了根据本发明实施方式的再一变型的半导体器件(QFN)的结构，其中图31(a)示出了平面图，图31(b)示出了剖面图，图31(c)示出了后视图；以及
图32(a)、图32(b)和图32(c)示出了根据本发明实施方式的再一变型的半导体器件(SON)的结构，其中图32(a)示出了平面图，图32(b)示出了剖面图，图32(c)示出了后视图。
具体实施方式
在出于方便的原因而需要时，将以划分成多个部分或者多个实施方式的形式来描述下列实施方式，但是除非另外指出，否则这些部分或者实施方式并非彼此不相关，而是具有这样的关系：即一个是另一个的一部分或整体的变型或者详细或补充说明。
在下面的实施方式中，当参考到元件的数字时(包括数量、数值、量值和范围等)，并非是对于这些数字的限制，参考该数字以上或者以下的数字也是可以的，除非另外指出，以及除了在本质上明显是对所参考的数字进行限制的情况之外。
另外，无需说明也行得通的是，在下面实施方式中的组成元件(包括组成步骤)并非总是必要的，除非另外指出，以及除了在本质上明显这些组成元件是基本的情况之外。
同样，应当理解的是，当在下面的实施方式中参考到组成元件的形状或者位置关系时，也包括与这些形状基本接近类似或者相似的形状等，除非另外指出，以及除了从基本原理上明显答案是否定的情况以外。这对于前述的数值和范围也成立。
下面将参考附图对本发明的实施方式进行详细的描述。在用于说明实施方式的所有附图中，具有相同功能的部分以类似的参考标号来标识，并且省略了对其的重复阐述。
(实施方式)
图1是示出了根据本发明实施方式的半导体器件的结构实例的平面视图，图2是示出了沿着图1中的线A-A截取的结构实例的剖面视图，图3是示出了沿着图1中的线B-B截取的结构实例的剖面视图，图4是示出了直到完成图1所示半导体器件组装中的导线键合的制造工艺的实例的剖面图，图5是示出了图1所示半导体器件组装中导线键合之后的制造工艺的实例的剖面图。图6A是示出了图1所示半导体器件组装中使用的引线框架的第二偏移部分的结构实例的局部平面图，图6B是示出了图6A所示半导体器件组装中使用的引线框架一部分的局部放大平面图，图7是示出了图1所示半导体器件组装中使用的引线框架的第二偏移部分的结构实例的局部平面图，图8是示出了沿着图7中的线A-A截取的结构实例的剖面视图。图9是示出了组装图1所示半导体器件中的导线键合期间的夹持区域的实例的平面图，图10是示出了图1所示半导体器件组装中导线键合期间的夹持结构的实例的剖面图，图11是示出了图1所示半导体器件组装中树脂模制后穿过密封体的结构实例的局部平面图。
图12示出了根据本发明实施方式的变型在半导体器件组装中使用的引线框架的结构的剖面图，图13是示出了根据该变型在半导体器件组装中树脂模制后穿过密封体的结构的局部平面图，图14示出了根据该变型的半导体器件的结构的剖面图。
该实施方式的半导体器件是使用引线框架组装的表面安装类型器件，其具有多个引脚以及耦合有电源和GND的公共引线。下面，将参考QFP6作为半导体器件的实例。
现在将参考图1-3，进行与半导体器件的配置相关的描述(QFP6)。QFP6包括：垫片(芯片安装部分)1c，布置在垫片1c周围的多条引线，安装在垫片1c的芯片支撑表面1d上的半导体芯片2，以及用于支撑垫片1c的多条悬挂引线1e，该垫片1c的芯片支撑表面1d能够支撑半导体芯片2并且具有的尺寸小于半导体芯片2的背部表面2b的尺寸。QFP6进一步包括：条状公共引线，布置在垫片1c外侧以便围绕该垫片且耦合至悬挂引线1e；第一导线4a，用于将半导体芯片2的焊盘(电极)2c以及引线彼此电耦合；第二导线4b，用于将半导体芯片2的焊盘2c与公共引线彼此电耦合；以及密封体3，该密封体3利用树脂密封半导体芯片2以及第一和第二导线4a、4b。
现在将使用另外的表述来描述半导体器件(QFP6)的配置。QFP6包括芯片安装部分(垫片，管芯垫片)1c，其具有能够支撑半导体芯片2的芯片支撑表面1d。该芯片支撑表面1d具有的尺寸小于半导体芯片2的背部表面2b的尺寸。QFP6还包括多个悬挂引线1e，该多个悬挂引线与芯片安装部分集成形成并且分别形成有缝隙(slit)(第一缝隙1g)。QFP6进一步包括半导体芯片2，该半导体芯片安装在芯片安装部分1c上并具有其上形成有多个焊盘(电极)2c的主表面2a。QFP6进一步包括布置在半导体芯片2的周围的多条引线(内部引线1a)。QFP6进一步包括多条条状公共引线(汇流条引线，条引线)1f，其分别与悬挂引线1e集成形成并且位于芯片安装部分1c和引线(内部引线1a)之间。QFP6进一步包括多条导线(第一导线4a、引线导线)4，用于将半导体芯片2的电极2c以及引线(内部引线1a)彼此电耦合。QFP6进一步包括导线(第二导线4b、公共引线导线)4，用于将半导体芯片2的电极2a以及条状公共引线1f彼此电耦合。QFP进一步包括密封体3，用于密封半导体芯片2、芯片安装部分1c和导线(第一导线4a、第二导线4b)4。QFP6进一步包括多条外部引线1b，其分别与引线(内部引线1a)集成形成并且自该密封体3暴露。
该引线每条包括嵌入在该密封体3内部的内部引线1a以及暴露到密封体3外部的作为外部端子的外部引线1b，该外部引线1b以鸥翼形(gull wing)弯曲。内部引线1a和外部引线1b整体上彼此耦合。
在QFP6中，如图6A和图6B所示，作为条状细长公共引线的条引线1f布置在垫片1c和内部引线1a的前端之间。
在该实施方式中使用的缝隙(通孔，孔)指示了引线框架(悬挂引线1e)1的局部排除配置。这在缓和施加于引线框架1上的应力方面是有效的。
在该实施方式中，条状公共引线(条引线)1f各自形成，以便其在宽度上小于每条悬挂引线1e的宽度(包括第一和第二缝隙1g，1n的总宽度)。因此，与每条公共引线1f的宽度比每条悬挂引线1e的宽度更大的情况下相比，使得每条第一导线4a的长度更小，该第一导线4a用于将半导体芯片2的每个焊盘(电极)2c与对应的内部引线1a电耦合。结果，就可以实现高的信号传播速率。另外，可以抑制在树脂密封工艺中导线随着树脂而流动所引起的导线短接缺陷。
条引线1f每条均是这样的引线：即该引线允许在其上耦合焊盘2c上的多条导线4从而允许使用公共的电源和GND。每条条引线(公共引线，汇流条引线)1f的两个端部部分与相邻悬挂引线1e集成形成。因此，在为了改善电特性而需要大量用于电源和GND的焊盘的半导体芯片2中，可以在封装内部使自增加的垫片提供的信号(诸如电源或GND)成为公共的信号，藉此可以使得引线(内部引线和外部引线)数量相比于焊盘数量而减少。因此，条引线1f作为用以抑制封装尺寸增加的装置是非常有效的。
在QFP6中，四条条引线1f对应地提供在半导体芯片2的四侧。在芯片的每侧，关联的条引线1f沿内部引线1a的前端的布置的方向来延伸，并且条引线的两端耦合至沿着半导体芯片2的主表面2a的对角线的方向布置的相邻的悬挂引线1e。因此，条引线1f以围绕垫片1c的四角形形状形成。
由于条引线1f以四角形形状来形成，所以电源或者GND导线4可以在四个方向耦合。另外，可以使在四个方向的模制树脂的流平衡基本均匀。
在QFP6中，如图6A和图6B所示，在每条条引线1f中形成第一缝隙1g。更具体地，第一缝隙1g分别形成在用于在条引线1f和悬挂引线1e之间进行耦合的第一耦合部分1j中。
悬挂引线1e形成有多个缝隙(第一缝隙1g和第二缝隙1n)以作为用于缓和应力的装置。现在将会对第一缝隙1g进行详细描述。如图6B所示，形成每个第一缝隙1g以便延伸直到关联悬挂引线1e中耦合到公共引线(条引线，汇流条引线)1f端部部分的部分。换言之，作为应力缓和装置的每个缝隙(第一缝隙1g)在关联悬挂引线1e中形成在图6B中以双点虚线(双点划线)示出的公共引线1f的延长线上。
在该实施方式中形成的缝隙(通孔，孔)具有通过局部切除悬挂引线1e而得到的结构。更具体地，如图3所示，缝隙是从每条悬挂引线1e的主表面(半导体芯片2的主表面2a的相同侧)朝着背部表面(半导体芯片2的背部表面2b的相同侧)延伸的通孔(孔)。
因此，耦合到悬挂引线1e的条引线1f布置在垫片1c的外侧，以便围绕该垫片，第一缝隙1g形成在位于条引线1f和悬挂引线1e之间的第一耦合部分1j中。因此，即使因热影响而引起的膨胀或者收缩(热应变)作用施加在条引线1f上，其也可因第一缝隙1g的存在而得到缓解。
简而言之，即使在导线键合工艺中公共引线在加热键合台的热的影响下而膨胀，但由于在悬挂引线1e中与公共引线(条引线，汇流条引线)1f的端部部分耦合的部分中分别形成了缝隙(第一缝隙1g)，所以使引线1e变形，但并未阻止膨胀。
因此，可以减少条引线1f的变形，因此还可以减小通过悬挂引线1e而与条引线耦合的垫片1c的波动。
用于防止内部引线1a的拍动(flapping)和变形的环状薄膜带1q在内部引线1a的前端固定到导线键合区域的外侧。
该实施方式中的QFP6具有小型垫片结构(垫片1c小于半导体芯片的尺寸)，使得不仅可以赋予待安装半导体芯片2以尺寸的通用性，还可以改善对回流的抵抗。
QFP6例如使用由铜合金形成的引线框架(参见图6A和图6B)来组装。因此，垫片1c、内部引线1a、外部引线1b、四条悬挂引线1e和条引线1f使用铜合金来形成。内部引线1a和四条条引线1f在与导线4连接的区域中镀银，以形成镀膜(镀层)1f’。
由于形成了镀膜(镀层)1f’，因此就可以改善由金形成的导线4和铜形成的内部引线1a之间的耦合能力。每条内部引线1a的前端部分(导线4与之耦合的部分)也镀银，并因此形成有镀膜(镀层)1f’。
半导体芯片2例如以硅制成，用作电极的多个焊盘2c形成在其主表面2a上。半导体芯片2的背部表面2b通过管芯键合材料而键合到垫片1c。因此，该半导体芯片2由垫片1c支撑。
包括第一导线4a和第二导线4b的导线4例如是金线。形成密封体3的密封树脂例如是热硬化环氧树脂。下面将描述QFP的其他特性部分。
在QFP中，如图3、6A和6B中所示，第一偏移部分1m通过在位于四个悬挂引线1e和条引线1f之间的第一耦合部分1j内部的位置处弯曲而形成。
利用第一偏移部分1m，就可以防止因条引线1f的热应变或者热变形而导致的垫片1C定位(位置)改变。即，即使出现了条引线1f的热应变或者热变形，其影响也可以由第一偏移部分1m缓解和吸收，并因此不会传送到垫片1c，藉此就可以防止垫片1c的位置改变。
另外，利用第一偏移部分1m，赋予芯片厚度不同的半导体装置(即具有不同厚度的半导体芯片2)的通用性(versatility)。更具体地，通过调节第一偏移部分1m的偏移量，可以调节半导体芯片2之上以及该芯片之下存在的树脂量，因此就可以调节树脂平衡。
现在将详细描述偏移部分1m和公共引线(条引线，汇流条引线)1f之间的位置关系。图15是示出了在本发明的实施方式中在使用无偏移引线框架的情况下利用模型进行模型夹持时的结构实例的局部剖面图。
首先，如图15所示，在使用在悬挂引线1e中未形成第一偏移部分的引线框架的情况下，从模制模具14(树脂模制模具)中的上部模型14a的空腔表面14b到半导体芯片2的主表面2a的间隔X比从模制模具14(树脂模制模具)中的下部模型14c的空腔表面14d到垫片1c的背部表面的间隔Y更窄。
因此，在树脂密封工艺中，包围在垫片1c的背部表面侧上的树脂的量变得比包围在半导体芯片2的主表面2a上的树脂的量更大，因此导致了树脂平衡的变化。随着树脂平衡的变化，其上承载了半导体芯片2的垫片1c被推高，产生了诸如导线4局部从密封体3的上表面暴露或者导线4破裂的问题。
在该实施方式中，为了解决上述问题，如图3，6A和6B所示，第一偏移部分1m分别形成在悬挂引线1e中。简而言之，第一偏移部分1m每个都通过从主表面朝着相同引线的背部表面弯曲关联悬挂引线1e而形成。利用该第一偏移部分1m，就可以使树脂平衡几乎均匀。
在该实施方式中，第一偏移部分1m每个相对于关联悬挂引线中与公共引线1f的端部部分耦合的部分形成在垫片1c侧。由于第一偏移部分1m形成在垫片1c和公共引线1f之间，因此即使公共引线1f经受热应变或者热变形，其影响也可以由第一偏移部分1m缓解和吸收，并因此难以传送到垫片1c。因此，就可以抑制垫片1c的定位(位置)改变。
每个第一偏移部分1m的偏移量假设是0.24mm。
如图6A和图6B所示，QFP6在内部引线1a当中具有耦合到条引线1f的多条内部引线。耦合到条引线1f的内部引线1a每条均包括第一内部引线1h、邻近第一内部引线1h的第二内部引线1i以及第二耦合部分1r，该第二耦合部分用于在条引线1f侧的端部部分处在第一内部引线1h和第二内部引线1i之间进行耦合。
因此，耦合到条引线1f的内部引线1a每条均包括第一内部引线1h、第二内部引线1i以及第二耦合部分1r，第二耦合部分1r布置在第一和第二内部引线1h、1i的条引线1f侧前端和关联的条引线1f的之间。
由于用于在第一和第二内部引线1h、1i之间进行耦合的第二耦合部分1r布置在内部引线1a的条引线1f侧前端与关联条引线1f之间，所以尽管内部引线1a的前端配置成会聚区域，仍然可以确保第一和第二内部引线1h、1i的前端侧的刚性。
如图6A和图6B所示，第一和第二内部引线1h，1i的外部端(外部引线侧端)彼此分支开来，没有如在条引线1f侧那样的耦合。
因此，在树脂模制工艺中，可以使得通过形成第一和第二内部引线1h、1i的区域的模制树脂的流动性(流体粘滞性)与通过形成其他内部引线1a的区域的模制树脂的流动性几乎彼此相等。即，模制树脂与在其他内部引线1a之间流动的模制树脂一起基本均匀地在分支的第一和第二内部引线1h、1i之间流动，藉此可以使得模制树脂的流动性基本均匀。结果，就可以防止导线变形、垫片1c的变形以及空隙的形成。
如图3、6A、6B所示，第二缝隙1n分别形成于四个悬挂引线1e中用于与条引线1f耦合的第一耦合部分1j的外侧的位置处。利用第二缝隙1n，可以使得树脂注入时模制树脂的流动速度均匀，并且因此可以防止导线变形垫片1c的变形以及空隙的形成。
更加具体而言，提供四个悬挂引线1e用于支撑该垫片1c。然而，与垫片1c的尺寸(大小)大于半导体芯片2的尺寸(大小)的情况(大型垫片结构)相比，在如该实施方式中那样垫片1c的尺寸小于半导体芯片2的尺寸的情况(小垫片结构)下，每条悬挂引线1e的长度更大。如果，仅仅拉长了每条悬挂引线1e的形状，那么在该树脂密封工艺中，会出现因树脂注入的压力而引起的悬挂引线1e的偏斜，因此导致垫片的定位(位置)的改变。
为了避免这种麻烦的出现，如图6A和图6B所示，形成每条该悬挂引线1e以便使其在宽度上更大，从而改善悬挂引线的刚性。另外，如图3、6A和6B所示，第二缝隙(通孔，孔)1n形成在每条悬挂引线1e中。这是出于下列原因。
在该实施方式中使用的引线框架1例如是由铜合金构成的薄板，并且引线框架1和模制树脂(密封体3，树脂)之间的附着力比半导体芯片2和模制树脂之间的附着力更低。因此，如果悬挂引线1e仅仅在宽度上形成得大，会在树脂密封工艺中形成的密封体3和引线框架(尤其是悬挂引线1e)之间的分界面处出现剥离，结果恶化了半导体器件的可靠性。如果缝隙(第二缝隙1n)形成在每条悬挂引线1e中，形成在缝隙中的树脂显示了锚定效果，藉此密封体3和引线框架(悬挂引线1e)之间的附着力得到提高。另外，通过在悬挂引线1e中形成这种缝隙，可以使得具有方形平面形状的半导体芯片2一侧附近的引线的密度和半导体芯片转角附近的引线的密度几乎均匀。因此，可以使在悬挂引线1e附近流动的树脂的流动速率以及在引线(内部引线1a)附近流动的树脂的密度可以几乎均匀。因此，在两个流速之间没有出现显著差别，并且可以抑制树脂平衡的恶化。
如果仅仅关注抑制上述树脂平衡的恶化，则可以在每条悬挂引线1e中形成仅仅一个比图6A所示的缝隙(第一缝隙1g、第二缝隙1n)更大的缝隙。然而，在如该实施方式中那样垫片1c的尺寸小于半导体芯片2的尺寸的情况，每条悬挂引线1e的长度变得比大型垫片结构中的更大。因此，在这种小垫片结构的引线框架1中，如果在每条悬挂引线1e中形成了一个大缝隙，则悬挂引线1e的刚性易于恶化。因此，通过如图6A所示在每条悬挂引线1e中形成多个缝隙，就可以抑制悬挂引线1e的刚性的恶化。
这些缝隙(第一缝隙1g，第二缝隙1n)各自具有的宽度大于被所缝隙分割的每条悬挂引线1e的分割部分的宽度。因此，每条悬挂引线1e中被分割部分的形状可以与相邻内部引线1a的形状一致。结果，就可以抑制从内部引线1a朝着悬挂引线1e(或者从悬挂引线1e朝着内部引线1a)的树脂流动的流动速率的大的改变。
条引线1f的表面涂镀有银，以用于压力键合导线4，藉此形成了镀膜(镀层)1f’。该镀膜(镀层)1f’并未贯穿条引线1f的整个表面形成，而是仅仅局部形成(例如，在图6A和图6B中的条引线1f的外部)。镀到模制树脂上的银的附着力较低，但通过不是在条引线的1f的整个表面上而是仅仅在导线4所耦合的区域上形成镀膜1f’，如图6A和图6B所示，就可以改善模制树脂和条引线1f之间的附着力，并因此可以改善半导体器件的可靠性和质量。
更特别地，银镀层和模制树脂之间的附着力小于由铜合金形成的引线框架1和模制树脂之间的附着力，但是通过仅仅在导线4所耦合的区域内形成镀膜，就可以抑制模制树脂和引线框架(公共引线1f)之间附着的恶化。
如图7所示，在以四边形框架形状布置的四条条引线1f中除了条引线的两端之外没有与内部引线1a的前端耦合的条引线1f中，形成如图8中所示这种第二偏移部分1p。
第二偏移部分1p用作当内部引线1a在导线键合期间被夹持器11夹持时(见图4和图6)的应变缓解部分。更具体地，在导线键合期间，如图9所示，没有通过夹持器11来夹持该条引线1f，而是夹持了仅仅内部引线1a。当夹持了内部引线1a时，四条条引线1f中耦合到内部引线1a的条引线1f将受到应变的影响是不同的。结果，应变集中到未耦合到内部引线1a的条引线1f上，导致条引线1f的变形，结果使得条引线1f自如图10所示的键合状态10漂移。
作为针对这种条引线1f的漂移的对策，对于除了两端之外在任何其他部分都未耦合至内部引线1a的条引线1f执行如图8所示的偏移工作，藉此可以使得该条引线1f在导线键合期间与键合台10紧密接触。即，就可以确保条引线1f和键合台10之间的附着力。
例如，优选的是，将偏移工作施加在条引线1f中条引线未与内引线1a耦合的区域中以形成第二偏移部分1p。在图7示出的实例中，第二偏移部分1p形成在条引线1f的两端附近位置内侧的某处。
在该实施方式中的QFP6，在除了两端之外的任何其他位置处未与内部引线1a的前端耦合的条引线1f是四条条引线1f其中之一。
图8中示出的条引线1f的每个第二偏移部分1p的偏移量(T)例如大约0.05mm，其能够通过精压来实现。因此，条引线1f的每个第二偏移部分的偏移量(0.05mm)比每条悬挂引线1e的第一偏移部分1m的偏移量(0.24mm)小得多。
在QFP6中，每条条引线1f的未与内部引线1a耦合的区域中的内部引线1a是用于信号的引线组，而耦合至外部的引线组布置在该区域内。因此在该区域内，就难以实现在条引线1f和内部引线1a之间的耦合。
在QFP6中，如图2所示，耦合到相邻内部引线1a的相邻导线4或者耦合至条引线1f和内部引线la的相邻引线4在环高度上是不同的。更具体地，在QFP6中，由于导线4(第一导线4a)越过每条条引线1f耦合至内部引线1a，所以导线长度变大，易于出现导线接触缺陷。
可以通过改变相邻导线之间的环高度来防止导线接触缺陷的出现。
接着，将下面参考图4和图5的工艺流图给出组装该实施方式中的QFP相关描述。
首先，在图4中，在步骤S1中提供引线框架1。引线框架1具有如图6A和图6B这样的结构。
如在同一图中所示，四个条引线(公共引线)1f布置在小型垫片1c周围，并且在各自两端耦合至悬挂引线1e，第一缝隙1g分别形成在用于同悬挂引线1e耦合的第一耦合部分1j中。
更具体地，如图6A和图6B所示，提供了引线框架1，该引线框架1包括：芯片安装部分(垫片，管芯焊盘)1c；多个悬挂引线1e，与该芯片安装部分1c集成形成，并且分别具有缝隙(第一缝隙1g)；布置在芯片安装部分1c周围的多条引线(内部引线1a)；以及多条公共引线(条引线，汇流条引线)1f，每条均定位在芯片安装部分1c和引线(内部引线1a)之间，并且与该悬挂引线1e集成形成。
作为应力缓和装置的缝隙(第一缝隙1g)形成在悬挂引线1e中公共引线1f的端部部分所耦合的部分。换言之，在悬挂引线1e中，作为应力缓和装置的缝隙(第一缝隙1g)分别形成在由图6B中以虚线(双点划线)示出的公共引线1f的延长线上。
在内部引线1a的键合部分的外侧，将环状带1q固定到内部引线1a上。
四条引线1f中有三条每条都不是在两端而是在中心附近处通过第二耦合部分1r而耦合到多个内部引线1a。剩余的一条条引线1f没有在中心耦合至任何内部引线1a。如图8所示的第二偏移部分1p形成于未在中心处耦合至任何内部引线1a的条引线1f中。
其条引线1f侧端通过第二耦合部分1r耦合到关联条引线1f的多条内部引线1a在与条引线1f相对侧在其端处分支。
该悬挂引线1e各自形成有位于第一耦合部分1j内的第一偏移部分1m，该第一耦合部分1j用于与条引线1f耦合。
引线框架1是由例如铜合金形成的薄板元件。
因此，在图4中的步骤S2执行管芯键合。首先，将银膏5从灌封(potting)喷嘴7中涂敷到垫片1c上。然后，将半导体芯片2传送到垫片1c上，同时通过吸盘装卡夹头8来吸盘装卡芯片的主表面2a，并且将半导体芯片2通过银膏5固定到垫片1c。如图6A和6B所示，第一偏移部分1m形成在用于与条引线1f耦合的第一耦合部分1j的内侧(在垫片1c侧)，因此如果在向垫片1c上安装较大尺寸的半导体芯片2时使用了这种锥形夹头来保持该半导体芯片2的外部边沿，则存在夹头的一部分可能与第一偏移部分1m接触的顾虑。
然而，如果使用了本实施方式中那样的吸盘装卡夹头8，则可通过仅仅保持该芯片的主表面2a来传送半导体芯片2，使得即使当使夹头8降低以将半导体芯片2安装到垫片1c上时，也不存在夹头的一部分与第一偏移部分1m接触的顾虑。
随后在步骤S3执行导线键合。首先如图10所示，引线框架1放置在键合台10上，然后半导体芯片2的背部表面2b通过吸盘装卡孔10a被抽成真空，以将半导体芯片装卡和固定到键合台10上。与此同时，通过夹持器11的夹持部分11a从上向下压位于内部引线1a上的带1q以固定引线框架1。夹持器11的夹持部分11a从上面从该带的整个周围向下按压该环状带1q。
简而言之，在该导线键合过程中，其上携带有半导体芯片2的引线框架1布置在加热的键合台10上并且利用夹持器11来夹持引线(内部引线1a)。
之所以未利用夹持器来夹持公共引线1f的原因在于，夹持器的向下引线保持部分以环状形状来形成。如果公共引线1f利用这种形状的夹持器11来夹持，则内部引线1a的前端部(导线耦合区域)以夹持器11覆盖，因此难以通过导线(第一导线4a和用于引线的导线)4将半导体芯片2的焊盘(电极)2c和内部引线1a彼此耦合。
这样，在导线键合中所有的内部引线1a可以由夹持部分11a来夹持。在这种情况下，没有夹持四条条引线1f，如图9和图10所示。
在该状态下，使用如图4所示的毛细管来执行导线键合。例如，如图10所示，用于半导体芯片2的信号的焊盘2c以及用于信号的内部引线1a通过第一导线4a电耦合在一起。另一方面，半导体芯片2中用于电源(或者地)的焊盘2c和条引线1f通过第二导线4b电耦合在一起。
在这种情况下，使耦合到相邻内部引线1a的相邻导线4或者耦合到条引线1f和内部引线1a的相邻引线4在环高度上发生改变，并且在这种状态中执行导线键合。通过这样改变相邻导线之间的环高度，就可以防止导线接触缺陷的出现。
在该实施方式中，将前述导线接触的出现考虑在内，半导体芯片2中用于电源(或者地)的焊盘2c和条引线1f通过小环高度的导线(第二导线4b，用于公共引线的导线)电耦合在一起，然后用于半导体芯片2的信号的焊盘2c以及用于信号的内部引线1a通过大环高度的导线(第一导线4a、用于引线的导线)电耦合在一起。
在QFP 6中，四条条引线1f中有三条在接近中心处耦合到内部引线1a中。因此，在导线键合工艺中，这三条条引线1f不容易因热应变而产生变形，但是对于没有在中心处耦合到内部引线1a的条引线1f，该热应变易于集中到其上，并且容易出现变形。然而，由于未在中心处耦合到内部引线1a的条引线1f形成有如图8中所示的第二偏移部分1p，所以可以使该条引线1f在导线键合期间与键合台10紧密接触。
在该实施方式的半导体器件(QFP 6)的组装中，由于第一缝隙1g形成在用于与悬挂引线1e耦合的条引线1f第一耦合部分1j中，所以即使因为在导线键合期间的热影响所导致的膨胀或者收缩(热应变)作用施加在了条引线1f上，也可以通过第一缝隙1g来缓解该作用。
因此，就可以减小因条引线1f的膨胀或者收缩而引起的偏斜(变形)，因此可以防止出现导线剥离。
此后，在图5的步骤S4中执行树脂模制和烘烤。在该步骤中，例如通过利用密封树脂进行模制来密封半导体芯片2、条引线1f、内部引线1a和导线4以形成密封体3。
随后在步骤S5执行外部电镀。在该步骤中，针对从密封体3暴露的外部引线1b形成外部电镀12。
然后，在步骤S6中执行切割和形成。在该步骤中，切割外部引线1b并使其弯曲以便完成QFP 6的完整组装。
现在将提供关于第一缝隙1g的重要性的相关描述，该缝隙形成在条引线1f的用于与该实施方式的QFP中的悬挂引线1e耦合的第一耦合部分1j。
本发明人已经发现，在将条引线1f应用至QFP 6的情况下，如果没有在条引线1f的用于与悬挂引线1e耦合的耦合部分中分别形成缝隙，则在下面要点中难以进行半导体器件(QFP 6)的制造。即，作为采用小型垫片结构的结果，每条悬挂引线1e的长度变得更大，因此悬挂引线1e变得更加容易偏斜。该问题的一个解决方案可以是增大每条悬挂引线1e的宽度，以增强其刚性。
另一方面，在半导体器件需要大量用于电源或者GND焊盘以改善电特性时，外部端子的数量增加，并且封装尺寸变大。为了抑制封装尺寸的增加，需要使用条引线1f。在这种情况下，由于条引线1f在导线键合期间不是通过夹具(夹持器11)来夹持的，因此它们在两端被固定至悬挂引线1e，从而确保条引线1f的稳定性。
然而，由诸如铜合金的金属形成的引线框架1易于在热的影响下膨胀。因此，条引线自身在膨胀的作用下在其两端延伸。但是，此时，因为悬挂引线1e为了刚性改善而形成得厚，因此阻碍了条引线1f的膨胀延长的趋势。
结果，使条引线1f偏斜。
通过在条引线1f的用于与悬挂引线1e耦合的第一耦合部分1j中分别形成第一缝隙1g，就变得可以释放膨胀的条引线1f并因此可以防止条引线1f的偏斜(变形)。即，在使用引线框架1来制造多引脚半导体器件(QFP 6)时，重要的是分别在条引线1f的用于与悬挂引线1e耦合的第一耦合部分1j中形成第一缝隙1g。
因此，在该实施方式的QFP 6中，耦合至悬挂引线1e的条引线1f布置在垫片1c的外侧以便围绕该垫片，并且分别在条引线1f的用于与悬挂引线1e耦合的第一耦合部分1j中形成第一缝隙1g，使得即使因热影响而导致的膨胀或者收缩(热应变)作用施加在条引线1f上时，该作用也可以通过第一缝隙1g来缓解。
因此，就可以减小因条引线1f的膨胀或者收缩而引起的偏斜(变形)，因此可以防止出现导线剥离。
另外，通过加厚悬挂引线1e，不仅阻碍了条引线1f的膨胀延长，而且易于在得到的密封体3的内部中形成空隙，这是因为在悬挂引线1e附近流动的树脂的流动性(流动速度)与在布置了内部引线1a的区域中的树脂流动性不同。
然而，通过如该实施方式中那样形成第一缝隙1g，可以从与内部引线1a几乎相等的厚度形成悬挂引线1e，藉此在内部引线1a的区域中流动的树脂的流动性(流动速度)和在悬挂引线1e的区域中流动的树脂的流动性几乎可以彼此相等，并且因此可以抑制空隙的形成。
因此，就可以实现至条引线1f的导线键合。
结果，就可以实现使用引线框架1来制造多引脚QFP 6。
另外，可以通过利用引线框架1来制造QFP 6来降低其成本。
另外，由于可以减少因条引线1f的膨胀或者收缩而导致的偏斜，所以可以降低导线短接的出现。结果，就可以提高QFP 6可靠性以及质量。
接着，在下面将参考图12至图14给出与上述实施方式的变型相关的描述。
图14示出了根据上述实施方式的变型的半导体器件。如图12所示，该半导体器件是大型垫片1u结构的QFP13，其具有尺寸上大于半导体芯片2的芯片安装部分。
在QFP13中，从半导体芯片2突出的大型垫片1u的突出部分1w用作公共引线。诸如电源和GND导线的导线4耦合至大型垫片1u的突出部分1w，以实现引线的公共使用。
更具体地，该变型的QFP13对应于如图1至图3所示的QFP6，只是省略了条引线1f以完全防止由热应变引起的条引线1f的变形。作为条引线1f的替代，采用了大型垫片(比半导体芯片的尺寸更大)1u，其突出部分1w用作公共引线，诸如电源和GND导线的导线4耦合至突出部分1w。
在这种情况下，由铜合金制成的引线框架1和密封树脂之间附着力比由硅制成的半导体芯片2和密封树脂之间的附着力低，使得在大型垫片1u和密封树脂之间的分界面处易于出现剥离。因此，在大型垫片1u的情况下，大型垫片1u和密封树脂之间的接触区域大，并且半导体芯片2和密封树脂之间的接触区域比小型垫片结构中小，使得前述的剥离缺陷问题变得更加显著。鉴于这一点，如图12和图13所示，多个通孔1v形成在大型垫片1u中，并且密封树脂穿过该通孔1v，增大了半导体芯片2和密封树脂之间的接触区域，藉此即使在采用了大型垫片1u的情况下，也抑制了密封树脂和大型垫片1u之间的分界面处出现的剥离问题。
尽管未示出，但对大型垫片1u的导线4耦合的区域镀银，以形成镀膜(镀层)。由于银镀层与模制树脂的附着力较低，因此未将其应用到垫片的整个表面，藉此就可以改善模制树脂和大型垫片1u之间的附着力，因此就可以改善半导体器件的可靠性和质量。
因为在该变型的QFP 13中没有提供条引线1f，用于电源或者GND的第二导线4b的耦合部分(突出部分1w)可以防止偏斜。
另外，由于如图13所示，通过将特定内部引线1a的前端耦合至大型垫片来固定该大型垫片1u，所以可以防止该大型垫片1u在水平方向上旋转。
尽管本发明已经通过其实施方式进行了具体描述，但是无需说明的是，本发明并不限于所描述的实施方式，而是可以在未脱离本发明思想的范围内做出各种改变。
例如，尽管在上述实施方式中，参考了四条条引线1f中在中心附近耦合至内部引线1a的条引线1f的数量是3，但是并未局限于此。这种条引线的数目可以是除3之外的任何数目。
另外，尽管在上述实施方式中，半导体芯片2通过吸盘装卡夹头8来装卡，但是并不局限于此。在从条引线1f看半导体芯片2的尺寸相对较小的情况下，可以使用这样的夹头：该夹头具有用于保持半导体芯片2的锥形芯片保持部分。
尽管在前述实施方式中，已经参考了小型垫片结构的半导体器件，但是并不局限于此。例如，如果仅仅关注抑制公共引线(条引线，汇流条引线)1f的偏斜，则如图17和18所示的那种半导体器件可以通过使用如图16所示的那种引线框架1来构造。该引线框架1包括具有用于半导体芯片2的芯片支撑表面1d的芯片安装部分(垫片，管芯焊盘)1c，芯片支撑表面1d的尺寸比半导体芯片2的背部表面2b更大。
尽管在前述实施方式中，已经参考了在每条悬挂引线1e中在公共引线1f的端部部分所耦合的部分中形成缝隙(第一缝隙1g)，并因此抑制了在键合台的热的影响下公共引线1f的偏斜，但是并不局限于此。例如，如图19、20和21所示，可以使用具有作为应力缓和装置的缝隙(通孔，孔)1s的引线框架1，每个缝隙形成在每条公共引线(条引线，汇流条引线)1f的一部分(中心部分)中。在这种情况下，每条公共引线1f中允许耦合导线(第二导线4b)4的区域变得比前述实施方式中更小。然而，在半导体芯片2的焊盘(电极)2a的数量小于前述实施方式中的数量的情况下，导线4可以在每个缝隙(第三缝隙1s)旁侧耦合，如图22、图23和图24所示。在图24中，省略了耦合至半导体芯片2的焊盘2a和内部引线1a的导线4的数量，以便确保导线4在每个缝隙(第三缝隙1s)的旁侧耦合。
尽管在前述实施方式中，已经参考每个缝隙(第一缝隙1g)形成在关联悬挂引线1e的公共引线1f的延长线中的情况，如图6B以双点虚线(双点划线)所示，但是并不局限于此。当在导线键合工艺中的导线键合台10的热低于前述实施方式中使用的温度时，与前述实施方式相比变得难以出现公共引线的膨胀1f。例如如图25所示，因此，缝隙(第一缝隙1g)可以形成在与公共引线1f的延长线上的位置相比更加远离垫片1c的位置。
尽管在上述实施方式及变型中，已经参考了在悬挂引线1e或者公共引线1f中形成作为应力缓和装置的缝隙，但是并不局限于此。例如，如图26所示，每条公共引线1f的一部分可以曲折，或者如图27所示，每公共引线的两个端部部分都可以曲折。即使在这种配置中，公共引线1f在热影响下膨胀，也因为以1t指示的曲折部分收缩而可以抑制公共引线1f的偏斜。
尽管在前述实施方式中，已经参考了将本发明的配置应用于其中外部引线1b从密封体3的侧面突出的QFP型半导体器件以及用于该半导体器件的制造方法的情况，然而并不局限于此。例如，如图28(a)和28(b)、28(c)，本发明的配置可以应用于QFN(四侧无引线扁平封装)15型半导体器件，其中垫片1c和公共引线1f定位在密封体3的内部，仅仅多个引线(外部引线1b)从密封体3的下面表面(部件侧，背部表面)暴露。
尽管已经参考了将本发明的配置应用于其中沿着具有方形平面形状的密封体3的四侧布置多条引线的QFP型半导体器件以及用于该半导体器件的制造方法的情况，然而并不局限于此。例如，本发明的配置可以应用于SOP(小外形封装)16型半导体器件，其中垫片1c和公共引线1f定位在密封体3的内部，多条引线沿着密封体3的两侧布置，如图29(a)、29(b)和29(c)所示，或者可以应用于如图30(a)、30(b)和30(c)所示的SON(小外形无引线封装)17型半导体器件。
另外，本发明的配置可以应用于QFN(四侧无引线扁平封装)18型半导体器件，其中垫片1c和公共引线1f以及多个引线(外部引线1b)从密封体3的下面表面(部件侧，背部表面)暴露，如图31(a)、31(b)和31(c)。同样，本发明的配置可以应用于SON(小外形无引线封装)19型半导体器件，其中垫片1c和公共引线1f以及多个引线(外部引线1b)从从密封体3的下面表面(部件侧，背部表面)暴露，如图32(a)、32(b)和31(c)。

Claims (14)

1.一种半导体器件，包括：
芯片安装部分；
安装在所述芯片安装部分上的半导体芯片，所述半导体芯片具有主表面、与所述主表面相反的背表面、形成在所述主表面上的多个第一电极以及形成在所述主表面上的多个第二电极；
支撑所述芯片安装部分的多条悬挂引线；
在平面图中布置在所述芯片安装部分周围的多条公共引线；
在平面图中布置在所述芯片安装部分周围的多条引线；
分别将所述第一电极与所述引线耦合的多条第一导线；
将所述第二电极与所述公共引线电耦合的多条第二导线；以及
密封所述半导体芯片、所述芯片安装部分、所述第一导线和所述第二导线的密封体；
其中，在平面图中，所述公共引线布置在所述芯片安装部分和所述多个引线之间；
其中，每个公共引线布置在平面图中彼此相邻的悬挂引线之间并且与所述相邻的悬挂引线的每一个的第一部分相连；
其中，在平面图中，每个悬挂引线具有缝隙，该缝隙在所述悬挂引线的宽度方向中在所述悬挂引线的内部，所述缝隙形成在包括其所述第一部分的所述悬挂引线的第一区域中；并且
其中，所述缝隙包括形成在对应的悬挂引线和相邻公共引线的结合区域中的部分。
2.根据权利要求1所述的半导体器件，其中所述芯片安装部分、所述悬挂引线、所述公共引线和所述引线包含铜。
3.根据权利要求1所述的半导体器件，其中所述芯片安装部分的平面图中的维度比所述半导体芯片的对应维度小。
4.根据权利要求1所述的半导体器件，其中将所述公共引线中的每一个形成为直的。
5.根据权利要求1所述的半导体器件，其中每个悬挂引线具有在比所述第一部分更接近所述芯片安装部分的第二部分处形成的偏移部分。
6.根据权利要求1所述的半导体器件，其中所述公共引线的第一公共引线与所述引线的第一引线相连。
7.根据权利要求6所述的半导体器件，其中所述公共引线的第二公共引线不与所述引线相连；并且
其中所述第二公共引线具有偏移部分。
8.一种半导体器件，包括：
芯片安装部分；
安装在所述芯片安装部分上的半导体芯片，所述半导体芯片具有主表面、与所述主表面相反的背表面、形成在所述主表面上的多个第一电极以及形成在所述主表面上的多个第二电极；
支撑所述芯片安装部分的多条悬挂引线；
在平面图中布置在所述芯片安装部分周围的多条公共引线；
在平面图中布置在所述芯片安装部分周围的多条引线；
分别将所述第一电极与所述引线耦合的多条第一导线；
将所述第二电极与所述公共引线电耦合的多条第二导线；以及
密封所述半导体芯片、所述芯片安装部分、所述第一导线和所述第二导线的密封体；
其中，在平面图中，所述公共引线布置在所述芯片安装部分和所述多个引线之间；
其中，每个公共引线布置在平面图中彼此相邻的悬挂引线之间并且与所述相邻的悬挂引线的每一个的第一部分相连；
其中，在平面图中，每个悬挂引线具有缝隙，该缝隙在所述悬挂引线的宽度方向中在所述悬挂引线的内部，所述缝隙在所述悬挂引线的厚度方向中延伸通过所述悬挂引线并且形成在包括其所述第一部分的所述悬挂引线的第一区域中；并且
其中，所述缝隙包括形成在对应的悬挂引线和相邻公共引线的结合区域中的部分。
9.根据权利要求8所述的半导体器件，其中所述芯片安装部分、所述悬挂引线、所述公共引线和所述引线包含铜。
10.根据权利要求8所述的半导体器件，其中所述芯片安装部分的平面图中的维度比所述半导体芯片的对应维度小。
11.根据权利要求8所述的半导体器件，其中将所述公共引线中的每一个形成为直的。
12.根据权利要求8所述的半导体器件，其中每个悬挂引线具有在比所述第一部分更接近所述芯片安装部分的第二部分处形成的偏移部分。
13.根据权利要求8所述的半导体器件，其中所述公共引线的第一公共引线与所述引线的第一引线相连。
14.根据权利要求13所述的半导体器件，其中所述公共引线的第二公共引线不与所述引线相连；并且
其中所述第二公共引线具有偏移部分。
CN201210209452.1A 2007-07-19 2008-07-18 半导体器件及其制造方法 Active CN102709268B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007187789 2007-07-19
JP2007-187789 2007-07-19
JP2007-316920 2007-12-07
JP2007316920A JP5155644B2 (ja) 2007-07-19 2007-12-07 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2008101339421A Division CN101452902B (zh) 2007-07-19 2008-07-18 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102709268A CN102709268A (zh) 2012-10-03
CN102709268B true CN102709268B (zh) 2015-04-08

Family

ID=40444481

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008101339421A Active CN101452902B (zh) 2007-07-19 2008-07-18 半导体器件及其制造方法
CN201210209452.1A Active CN102709268B (zh) 2007-07-19 2008-07-18 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2008101339421A Active CN101452902B (zh) 2007-07-19 2008-07-18 半导体器件及其制造方法

Country Status (4)

Country Link
JP (1) JP5155644B2 (zh)
KR (1) KR101477807B1 (zh)
CN (2) CN101452902B (zh)
TW (2) TWI452663B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044514A (zh) * 2010-04-29 2011-05-04 中颖电子股份有限公司 芯片引线键合区及应用其的半导体器件
JP5798021B2 (ja) * 2011-12-01 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置
KR102071078B1 (ko) 2012-12-06 2020-01-30 매그나칩 반도체 유한회사 멀티 칩 패키지
CN104103620B (zh) * 2014-07-29 2017-02-15 日月光封装测试(上海)有限公司 引线框架及半导体封装体
CN104485323B (zh) * 2014-12-23 2017-08-25 日月光封装测试(上海)有限公司 引线框架和半导体封装体
CN104547477A (zh) * 2015-01-29 2015-04-29 李秀娟 一种用于肛周脓肿引流术后护理的中药制剂及制备方法
JP2017045944A (ja) 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP6394634B2 (ja) * 2016-03-31 2018-09-26 日亜化学工業株式会社 リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
US11862540B2 (en) 2020-03-06 2024-01-02 Stmicroelectronics Sdn Bhd Mold flow balancing for a matrix leadframe
CN114203665A (zh) * 2021-12-31 2022-03-18 矽典微电子(上海)有限公司 封装框架及封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791472A (en) * 1985-09-23 1988-12-13 Hitachi, Ltd. Lead frame and semiconductor device using the same
US20040256707A1 (en) * 2002-06-06 2004-12-23 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US20050146058A1 (en) * 2003-12-26 2005-07-07 Renesas Technology Corp. Method of manufacturing semiconductor device
CN1666338A (zh) * 2002-07-01 2005-09-07 株式会社瑞萨科技 半导体器件及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
JPS6476745A (en) * 1987-09-17 1989-03-22 Hitachi Ltd Lead frame
JPH01106461A (ja) * 1987-10-20 1989-04-24 Fujitsu Ltd リードフレーム
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability
TW363333B (en) * 1995-04-24 1999-07-01 Toshiba Corp Semiconductor apparatus and manufacturing method thereof and electric apparatus
JPH11168169A (ja) * 1997-12-04 1999-06-22 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2000058739A (ja) * 1998-08-10 2000-02-25 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム
JP2002026179A (ja) * 2000-07-04 2002-01-25 Nec Kyushu Ltd 半導体装置およびその製造方法
JP2002043497A (ja) * 2000-07-27 2002-02-08 Mitsubishi Electric Corp 半導体装置
JP2003023134A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
JP4611579B2 (ja) * 2001-07-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム、半導体装置およびその樹脂封止法
US6953709B2 (en) * 2001-07-31 2005-10-11 Renesas Technology Corp. Semiconductor device and its manufacturing method
KR100958400B1 (ko) * 2002-06-05 2010-05-18 가부시끼가이샤 르네사스 테크놀로지 반도체장치
US7064420B2 (en) * 2002-09-30 2006-06-20 St Assembly Test Services Ltd. Integrated circuit leadframe with ground plane
JP4159431B2 (ja) * 2002-11-15 2008-10-01 株式会社ルネサステクノロジ 半導体装置の製造方法
WO2005024933A1 (ja) * 2003-08-29 2005-03-17 Renesas Technology Corp. 半導体装置の製造方法
JP4417150B2 (ja) * 2004-03-23 2010-02-17 株式会社ルネサステクノロジ 半導体装置
JP2007180077A (ja) * 2005-12-27 2007-07-12 Renesas Technology Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791472A (en) * 1985-09-23 1988-12-13 Hitachi, Ltd. Lead frame and semiconductor device using the same
US20040256707A1 (en) * 2002-06-06 2004-12-23 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
CN1666338A (zh) * 2002-07-01 2005-09-07 株式会社瑞萨科技 半导体器件及其制造方法
US20050146058A1 (en) * 2003-12-26 2005-07-07 Renesas Technology Corp. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR101477807B1 (ko) 2014-12-30
CN101452902B (zh) 2012-08-08
JP5155644B2 (ja) 2013-03-06
TW201445691A (zh) 2014-12-01
TW200915520A (en) 2009-04-01
KR20090009142A (ko) 2009-01-22
TWI452663B (zh) 2014-09-11
JP2009044114A (ja) 2009-02-26
TWI514534B (zh) 2015-12-21
CN101452902A (zh) 2009-06-10
CN102709268A (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
CN102709268B (zh) 半导体器件及其制造方法
JP4149439B2 (ja) 半導体装置
KR100743335B1 (ko) 반도체 장치
TW575955B (en) Leadframe and method of manufacturing a semiconductor device using the same
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
TWI521658B (zh) 半導體裝置及其製造方法
KR20000048011A (ko) 반도체 장치
US8368191B2 (en) Semiconductor device and manufacturing method of the same
JP5404083B2 (ja) 半導体装置
US6335225B1 (en) High density direct connect LOC assembly
TW569406B (en) Semiconductor device and the manufacturing method thereof
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
JP2001345412A (ja) 半導体装置および半導体装置の製造方法
JP3545584B2 (ja) 半導体装置の製造方法
JPS60210845A (ja) 樹脂封止型半導体装置
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2013120768A (ja) 半導体装置の製造方法
KR100395673B1 (ko) 반도체 조립 프레임의 제조 방법 및 그 조립체
JP2003007953A (ja) 樹脂封止型半導体装置およびその製造方法
CN112670209A (zh) 一种加热治具及引线上芯片封装方法
JPH0927587A (ja) リードフレーム、半導体装置および半導体装置の製造方法
JP2004200719A (ja) 半導体装置
JP2010278308A (ja) 半導体装置およびその製造方法
JP2005303169A (ja) 半導体装置およびその製造方法
JPH03232264A (ja) リードフレームおよびそれを用いた半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation