TWI514534B - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TWI514534B
TWI514534B TW103127991A TW103127991A TWI514534B TW I514534 B TWI514534 B TW I514534B TW 103127991 A TW103127991 A TW 103127991A TW 103127991 A TW103127991 A TW 103127991A TW I514534 B TWI514534 B TW I514534B
Authority
TW
Taiwan
Prior art keywords
wires
wire
common
suspension
semiconductor device
Prior art date
Application number
TW103127991A
Other languages
English (en)
Other versions
TW201445691A (zh
Inventor
Noriyuki Takahashi
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201445691A publication Critical patent/TW201445691A/zh
Application granted granted Critical
Publication of TWI514534B publication Critical patent/TWI514534B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

半導體裝置及其製造方法
本發明係與半導體裝置及其製造技術有關，尤其與應用於使用導線架而組裝之半導體裝置且有效的技術有關。
已知一技術，其具有接地連接部，而其係配置於半導體晶片與內部導線之間，且以配線接合而與半導體晶片之接地用之墊作電性連接者；前述接地連接部係藉由與承載部懸吊導線作電性連接且被其支持，而達成接地電位的穩定化(譬如，參考專利文獻1)。
又已知一技術，其係使用具有比半導體晶片之尺寸更小尺寸之晶粒墊的導線架，以絕緣性之膠帶將導線架之懸吊導線與內部導線部相互連接者(譬如，參考專利文獻2)。
[專利文獻1]日本特開平11-168169號公報
[專利文獻2]日本特開平11-224929號公報
近年來，伴隨半導體裝置的高性能化，譬如用於在半導體裝置與外部電子機器之間進行資料信號之授受的外部端子之數(引腳數)亦有增加的傾向。作為實現如此般多引腳的半導體裝置之構成，譬如BGA(Ball Grid Array：球柵陣列)已為一般所知。BGA由於為如下構造，因此適合於多引腳化，而該構造係在布線基板之主面上搭載半導體晶片且在背面設外部端子(球狀電極)者。然而，由於布線基板係具 有形成為多層之布線層與絕緣層的結構，因此，材料費比導線架為高，BGA之製造成本亦相對較高。因而，近年來，作為減低BGA之製造成本的機構，係以所謂MAP(Multi Array Package：多陣列封裝)方式被視為有效，而其係在1個布線基板上設構成複數之半導體裝置之區域，在複數之區域之各個搭載半導體晶片後，將複數之區域作統括樹脂密封者。
然而，如藉由多引腳化而每1個之BGA的製品尺寸變大，則來自每1片布線基板之製品的取得數僅能取得4~5個，因使用統括塑形型之多個取得基板(MAP用基板)之故，反而使得製造成本變高。因而，為了實現低成本化，係以採用QFP(Quad Flat Package：四方形扁平封裝)等之導線架型為有效。
如使用導線架，因並非如同使用於BGA之布線基板般，將布線層與絕緣層以多層進行舖設之故，所以製造成本亦可減低。
然而，QFP係可搭載半導體晶片之承載部、與在此承載部之周圍配置複數之導線的構成。亦即，由於在半導體裝置的周緣部配置成為外部端子之導線，因此如多引腳化更進展，則半導體裝置的外形尺寸亦變大。
因而，作為實現半導體裝置之小型化且以導線架型之半導體裝置達成多引腳化的1個機構，係以如下者為有效：如前述專利文獻1(日本特開平11-168169號公報)所示般，將電源及GND(接地)共通化後往外部拉出的端子(外部端子)之數予以減少。亦即，設被稱為匯流導線或棒導線等之共通導線，藉由在此匯流導線連接電源或GND等之配線，而達成導線之共通化，減低往外部拉出的端子之數而達成多引腳化。
然而，由於導線架係由金屬所構成，因此，因進行搭載半導體晶片之晶粒接合步驟、或以配線將半導體晶片與導線作電性連接之配 線接合步驟等之熱的影響，而在導線架容易發生膨脹‧收縮作用(熱歪斜)。此膨脹‧收縮作用係在導線架由銅合金等金屬所構成之情形，特別容易引起。在配線接合步驟上，係在以按壓治具(夾具)將導線之一部分(比連接配線之部分更外側的區域)固定之狀態下，進行配線接合，但與形成配線的區域呈平面性重疊的匯流導線，並無法以按壓治具進行按壓，而配線係連接半導體晶片與導線者。基於此因，當膨脹作用對導線架發揮作用，由於匯流導線之兩端部係固定於支持承載部之懸吊導線，因此，往水平方向並無法完全膨脹，而使匯流導線撓曲。在如此般狀態下，如將匯流導線與配線連接，則未被以按壓治具按壓之2nd側係彈上，而發生配線未壓接。又，此配線未壓接為原因，而有配線呈剝離之虞(斷線)。
又，就進行固定匯流導線之方法而言，亦可考慮以真空吸附予以固定，但即使進行真空吸附，亦難以將導線架之撓曲作充分抑制；再者，在配線接合步驟上所使用之加熱平台之溫度係因抽為真空而參差不齊，同樣容易發生配線連接不良。
又，由於與導線連接之配線係有跨匯流導線而進行接合之必要，因此，如匯流導線因熱歪斜而呈撓曲，則引起發生配線短路的問題。
再者，如前述專利文獻1所述般，如僅將匯流導線單純配置為環狀，則同步於匯流導線之熱變動，而發生承載部之變動，亦成為問題。
又，由於藉由多引腳化而內部導線之條數亦增加，內部導線之前端的形狀係呈尖細，內部導線之剛性變低係成為問題。
又，在藉由多引腳化而內部導線之條數增加的情形時，由於導線間間隙亦變小，因此，樹脂塑形化時之塑形樹脂的流動性降低係成為問題。
此外，在前述專利文獻1中，有針對如下構造之記載：小承載部構造且在承載部與內部導線之間設有接地連接部。又，在前述專利文獻2(日本特開平11-224929號公報)中，有針對如下構造之記載：小承載部構造且在懸吊導線已施行折彎加工。
然而，在前述專利文獻1及2中，針對藉由膨脹‧收縮而撓曲的匯流導線之對策卻完全未記載，而膨脹‧收縮係藉由導線架之熱之影響者。
本發明之目的在於提供一種技術，其係可實現在導線架之多引腳的半導體裝置之製造者。
本發明之其他目的在於提供一種技術，其係可達成半導體裝置之低成本化者。
本發明之其他目的在於提供一種技術，其係可達成半導體裝置之可靠度的提昇者。
本發明之其他目的在於提供一種技術，其係可達成半導體裝置之品質的提昇者。
本發明之前述及其他目的與新型特徵，從本發明專利說明書之記述及附圖應可充分理解。
以下，針對在本發明申請所揭示之發明中具代表性者之概要作簡單說明。
亦即，本發明具有：晶片搭載部，其係晶片支持面之外形尺寸比半導體晶片之背面為小者；複數之導線，其係配置於晶片搭載部之周圍者；半導體晶片，其係搭載於晶片搭載部之晶片支持面上者；複數之懸吊導線，其係支持晶片搭載部者；及棒狀之共通導線，其係以圍繞晶片搭載部之方式而配置於晶片搭載部之外側，連結懸吊導線者；而在前述共通導線係形成第1細縫。
又，本發明包含如下步驟：準備導線架之步驟，其具有：晶片搭載部；複數之懸吊導線，其係與前述晶片搭載部分別形成為一體，在各個設有細縫者；複數之導線，其係設於前述晶片搭載部之周圍者；及複數之共通導線，其係分別位於前述晶片搭載部與前述複數之導線之間，與前述複數之懸吊導線分別形成為一體者；將具有已形成複數之電極的主面之半導體晶片搭載於前述晶片搭載部上者；將前述半導體晶片之前述複數之電極與前述複數之共通導線，經由複數之共通導線用配線，分別作電性連接者；將前述半導體晶片之前述複數之電極與前述複數之導線，經由複數之導線用配線，分別作電性連接者；及將前述半導體晶片、前述晶片搭載部、前述複數之共通導線用配線及前述複數之導線用配線，以樹脂予以密封者。
1‧‧‧導線架
1a‧‧‧內部導線(導線)
1b‧‧‧外部導線(導線)
1c‧‧‧承載部(晶片搭載部)
1d‧‧‧晶片支持面
1e‧‧‧懸吊導線
1f‧‧‧棒導線(共通導線)
1f'‧‧‧電鍍膜(電鍍層)
1g‧‧‧第1細縫
1h‧‧‧第1內部導線
1i‧‧‧第2內部導線
1j‧‧‧第1連結部
1m‧‧‧第1偏移部
1n‧‧‧第2細縫
1p‧‧‧第2偏移部
1q‧‧‧膠帶材
1r‧‧‧第2連結部
1s‧‧‧第3細縫
1t‧‧‧蛇行部
1u‧‧‧大承載部(晶片搭載部)
1v‧‧‧貫通孔
1w‧‧‧擠出部(共通導線)
2‧‧‧半導體晶片
2a‧‧‧主面
2b‧‧‧背面
2c‧‧‧墊(電極)
3‧‧‧密封體
4‧‧‧配線
4a‧‧‧第1配線
4b‧‧‧第2配線
5‧‧‧銀膠
6‧‧‧QFP(半導體裝置)
7‧‧‧灌封噴嘴
8‧‧‧吸附筒夾
9‧‧‧毛細管
10‧‧‧接合平台
10a‧‧‧吸附孔
11‧‧‧夾具
11a‧‧‧夾緊部
12‧‧‧外裝電鍍
13‧‧‧QFP(半導體裝置)
14‧‧‧塑形模
14a‧‧‧上模
14b‧‧‧腔面
14c‧‧‧下模
14d‧‧‧腔面
15‧‧‧QFN(半導體裝置)
16‧‧‧SOP(半導體裝置)
17‧‧‧SON(半導體裝置)
18‧‧‧QFN(半導體裝置)
19‧‧‧SON(半導體裝置)
圖1係顯示本發明之實施型態的半導體裝置之構造之一例的平面圖。
圖2係顯示沿著圖1之A-A線而切斷之構造的一例之剖面圖。
圖3係顯示沿著圖1之B-B線而切斷之構造的一例之剖面圖。
圖4係顯示圖1所示半導體裝置之組裝中之至配線接合完成的製造製程的一例之剖面圖。
圖5係顯示圖1所示半導體裝置之組裝中之配線接合後的製造製程的一例之剖面圖。
圖6A係顯示使用於圖1所示半導體裝置之組裝的導線架之構造的一例之部分平面圖。
圖6B係顯示使用於圖6A所示半導體裝置之組裝的導線架之一部分之部分放大平面圖。
圖7係顯示使用於圖1所示半導體裝置之組裝的導線架之第2偏移部之構造的一例之部分平面圖。
圖8係顯示沿著圖7之A-A線而切斷之構造的一例之剖面圖。
圖9係顯示圖1所示半導體裝置之組裝中之配線接合時之夾緊區域的一例之平面圖。
圖10係顯示圖1所示半導體裝置之組裝中之配線接合時之夾緊構造的一例之剖面圖。
圖11係穿透密封體顯示圖1所示半導體裝置之組裝中之樹脂塑形化後之構造的一例之部分平面圖。
圖12係顯示使用於本發明之實施型態的變形例之半導體裝置的組裝的導線架之構造的剖面圖。
圖13係穿透密封體顯示本發明之實施型態的變形例之半導體裝置的組裝中之樹脂塑形化後之構造的部分平面圖。
圖14係顯示本發明之實施型態的變形例之半導體裝置的構造之剖面圖。
圖15係顯示本發明之實施型態中使用無偏移之導線架之情形時之藉由塑形模之模夾緊時之構造的一例之部分剖面圖。
圖16係顯示本發明之實施型態中使用於採用大承載部之半導體裝置的組裝之導線架之構造的一例之部分平面圖。
圖17係穿透密封體顯示使用圖16所示導線架之半導體裝置的組裝中之樹脂塑形化後之構造的一例之部分平面圖。
圖18係顯示圖17所示半導體裝置之構造的一例之剖面圖。
圖19係顯示在本發明之實施型態中在共通導線設有細縫之導線架的構造之一例的部分平面圖。
圖20係顯示沿著圖19之A-A線而切斷之構造的一例之剖面圖。
圖21係顯示圖19所示導線架中之細縫形成部位的構造之一例的放大部分平面圖。
圖22係穿透密封體顯示使用圖19所示導線架之半導體裝置的組 裝中之樹脂塑形化後之構造的一例之部分平面圖。
圖23係顯示沿著圖22之A-A線而切斷之構造的一例之剖面圖。
圖24係顯示圖22所示構造中之細縫形成部位的構造之一例的放大部分平面圖。
圖25係顯示本發明之實施型態中之緩和對共通導線之應力的機構之變形例之構造的放大部分平面圖。
圖26係顯示本發明之實施型態之導線架中之緩和對共通導線之應力的機構之變形例之構造的部分平面圖。
圖27係顯示本發明之實施型態之導線架中之緩和對共通導線之應力的機構之變形例之構造的部分平面圖。
圖28係顯示本發明之實施型態之變形例的半導體裝置(QFN)之構造之圖，(a)為平面圖、(b)為剖面圖、(c)為背面圖。
圖29係顯示本發明之實施型態之變形例的半導體裝置(SOP)之構造之圖，(a)為平面圖、(b)為剖面圖、(c)為背面圖。
圖30係顯示本發明之實施型態之變形例的半導體裝置(SON)之構造之圖，(a)為平面圖、(b)為剖面圖、(c)為背面圖。
圖31係顯示本發明之實施型態之變形例的半導體裝置(QFN)之構造之圖，(a)為平面圖、(b)為剖面圖、(c)為背面圖。
圖32係顯示本發明之實施型態之變形例的半導體裝置(SON)之構造之圖，(a)為平面圖、(b)為剖面圖、(c)為背面圖。
 [發明之效果]
以下，針對在本發明申請中所揭示的發明之中，藉由代表性者所獲得之效果作簡單說明。
將與懸吊導線連結之棒狀之共通導線，以圍繞晶片搭載部之方式配置於晶片搭載部的外側，藉由在前述共通導線形成細縫，即使當 因熱之影響的膨脹‧收縮作用對共通導線發揮作用，亦可藉由細縫而緩和膨脹‧收縮作用，而可減低因共通導線之膨脹‧收縮的撓曲(變形)。
藉由此方式，可預防配線剝離的發生，往共通導線之配線接合亦成為可能。其結果為，可實現在導線架之多引腳的半導體裝置之製造。
再者，藉由使用導線架進行製造，而可達成半導體裝置之低成本化者。
又，由於可減低因共通導線之膨脹‧收縮的撓曲，故可減低配線短路的發生。其結果為，可達成半導體裝置之可靠度及品質的提昇。
在以下之實施型態中，在權宜上當有其必要時，係區分成複數之區段或實施型態作說明，但除特別明示之情形外，該等並非彼此無關係者，而係一方為另一方之一部分或全部之變形例、詳細內容、補充說明等之關係。又，在以下之實施型態中，當言及要素之數等(包含數目、數值、量、範圍等)之情形，除特別明示之情形及在原理上明顯限定特定之數的情形等外，並不限定於該特定之數，如設為特定之數以上或以下均可。
再者，在以下之實施型態中，其構成要素(包含要素步驟等)係除特別明示之情形及在原理上明顯可能為必須的情形等外，則並非一定為必須，此點毋庸置疑。
同樣的，在以下之實施型態中，當言及構成要素等之形狀、位置關係等時，除特別明示之情形及在原理上明顯並非如此的情形等外，則設為實質上包含與該形狀等近似或類似者等。此事係與前述數值及範圍方面為同樣。
以下，根據圖式，針對本發明之實施型態作詳細說明。又，在 用於說明實施型態之全圖中，對具有同一功能者賦予同一符號，但省略其重複之說明。
(實施型態)圖1係顯示本發明之實施型態的半導體裝置之構造之一例的平面圖；圖2係顯示沿著圖1之A-A線而切斷之構造的一例之剖面圖；圖3係顯示沿著圖1之B-B線而切斷之構造的一例之剖面圖；圖4係顯示圖1所示半導體裝置之組裝中之至配線接合完成的製造製程的一例之剖面圖；圖5係顯示圖1所示半導體裝置之組裝中之配線接合後的製造製程的一例之剖面圖。又，圖6A係顯示使用於圖1所示半導體裝置之組裝的導線架之構造的一例之部分平面圖；圖6B係顯示使用於圖6A所示半導體裝置之組裝的導線架之一部分之部分放大平面圖；圖7係顯示使用於圖1所示半導體裝置之組裝的導線架之第2偏移部之構造的一例之部分平面圖；圖8係顯示沿著圖7之A-A線而切斷之構造的一例之剖面圖。再者，圖9係顯示圖1所示半導體裝置之組裝中之配線接合時之夾緊區域的一例之平面圖；圖10係顯示圖1所示半導體裝置之組裝中之配線接合時之夾緊構造的一例之剖面圖；圖11係穿透密封體顯示圖1所示半導體裝置之組裝中之樹脂塑形化後之構造的一例之部分平面圖。
又，圖12係顯示使用於本發明之實施型態的變形例之半導體裝置的組裝的導線架之構造的剖面圖；圖13係穿透密封體顯示本發明之實施型態的變形例之半導體裝置的組裝中之樹脂塑形化後之構造的部分平面圖；圖14係顯示本發明之實施型態的變形例之半導體裝置的構造之剖面圖。
本實施型態之半導體裝置係使用導線架而組裝之面安裝型、且為多引腳者，具有連接著電源及GND等之共通導線；作為其一例，係舉出QFP6作說明。
使用圖1~圖3，針對前述半導體裝置(QFP6)之構成作說明。由承 載部(晶片搭載部)1c、複數之導線、半導體晶片2及複數之懸吊導線1e所構成，而承載部(晶片搭載部)1c具有可支持半導體晶片2之晶片支持面1d，且此晶片支持面1d之外形尺寸係比半導體晶片2之背面2b為小者；而複數之導線係配置於之承載部1c之周圍者；而半導體晶片2係搭載於承載部1c之晶片支持面1d上者；而複數之懸吊導線1e係支持承載部1c者。再者，QFP6具有：棒狀之共通導線，其係以圍繞承載部1c之方式而配置於承載部1c之外側、且與懸吊導線1e作連結者；第1配線4a，其係將半導體晶片2之墊(電極)2c與前述導線作電性連接者；第2配線4b，其係將半導體晶片2之墊2c與前述共通導線作電性連接者；及密封體3，其係將半導體晶片2、第1配線4a及第2配線4b進行樹脂密封者。
又，使用圖6A、圖6B，針對前述半導體裝置(QFP6)之構成，以別的表現作說明，包含晶片搭載部(承載部、晶粒墊)1c，其係具有可支持半導體晶片2之晶片支持面1d，且此晶片支持面1d之外形尺寸係比半導體晶片2之背面2b為小者。又，包含複數之懸吊導線1e，其係與此晶片搭載部1c分別形成為一體，在各個設有細縫(第1細縫1g)者。又，包含半導體晶片2，其係具有已形成複數之墊(電極)2c之主面2a，搭載於此晶片搭載部1c上者。又，包含複數之導線(內部導線1a)，其係設於此半導體晶片2之周圍者。又，包含複數之棒狀之共通導線(匯流導線、棒導線)1f，其係分別位於此晶片搭載部1c與此複數之導線(內部導線1a)之間，與此複數之懸吊導線1e分別形成為一體者；又，包含複數之配線(第1配線4a、導線用配線)4，其係將此半導體晶片2之複數之電極2c與此複數之導線(內部導線1a)分別作電性連接者。又，包含配線(第2配線4b、共通導線用配線)4，其係將此半導體晶片2之複數之電極2c與此複數之棒狀之共通導線1f分別作電性連接者。又，包含密封體3，其係將此半導體晶片2、晶片搭載部1c及複數 之配線(第1配線4a、第2配線4b)4予以密封者。再者，包含複數之外部導線1b，其係與此複數之導線(內部導線1a)分別形成為一體，從此密封體3分別露出者。
此外，前述複數之導線的各個係具有：複數之內部導線1a，其係埋入於密封體3之內部者；及複數之外部導線1b，其係露出於密封體3之外部的外部端子，且作彎曲成形為翅膀狀者。內部導線1a與外部導線1b係連繫為一體。
又，在QFP6中，如圖6A、圖6B所示般，在承載部1c與複數之內部導線1a的前端之間的區域，係設有棒狀之細長的共通導線(棒導線1f)。
又，本實施型態中之細縫(貫通孔、孔)係指，排除導線架(懸吊導線1e)1之一部分後的構成；藉由此方式，具有緩和施加於導線架1之應力的效果。
又，在本實施型態中，棒狀之共通導線(棒導線)1f之寬度係形成得比懸吊導線1e之寬度(包含第1細縫1g及第2細縫1n之總寬度)更細。 基於此因，相較於共通導線1f之寬度比懸吊導線1e之寬度為粗之情形，可使第1配線4a之長度變短，而其係將半導體晶片2之墊(電極)2c、及與此對應之內部導線1a作電性連接者。其結果為，可使信號之傳搬速度高速化。又，在樹脂密封步驟上，可抑制配線4因樹脂流動所產生的配線之短絡不良。
棒導線1f係可將可達成電源及GND等共通化之墊2c之配線4作複數連接的導線。又，棒導線(共通導線、匯流導線)1f之兩端部係與鄰接之懸吊導線1e形成為一體。因此，在半導體晶片2中，係將來自增加之電源及GND等之墊的信號在封裝內予以共通化，藉由此方式，相較於墊數，可使導線(內部導線、外部導線)之數減低，因此，作為用於抑制封裝尺寸變大的機構，係非常有效。而半導體晶片2係以電性 特性之提昇為目的，而需要多個電源及GND用之墊者。
在QFP6中，棒導線1f係對應於半導體晶片2之4個邊的各個，而設有4條，在各邊上係分別沿著複數之內部導線1a的前端之排列方向延伸，且各自之棒導線1f的兩端係連結於懸吊導線1e，而其係沿著半導體晶片2之主面2a的對角線方向而設者。因此，棒導線1f係在承載部1c之周圍形成四角形之框狀。
藉由棒導線1f形成四角形之框狀，而可將電源或GND之配線4對4方向進行連接。再者，可使4方向之塑形樹脂的流動均衡成為約略均一。
又，在QFP6中，如圖6A、圖6B所示般，在各棒導線1f係形成第1細縫1g。亦即，在棒導線1f之與懸吊導線1e的第1連結部1j形成第1細縫1g。
在懸吊導線1e，作為緩和應力之機構，係形成複數之細縫(第1細縫1g、第2細縫1n)；如針對第1細縫1g作詳細說明係如下所述。亦即，如圖6B所示般，第1細縫1g係以在懸吊導線1e中，延伸至連結於共通導線(棒導線、匯流導線)1f之端部的部分之方式設置。換言之，作為緩和應力之機構的細縫(第1細縫1g)，係在懸吊導線1e中，形成於以圖6B之2點短劃線L(假想線)所示之共通導線1f的延長線上。
又，本實施型態之細縫(貫通孔、孔)係將懸吊導線1e作部分切取後之構成。如作詳細說明，係如圖3所示般，從懸吊導線1e之主面(與半導體晶片2之主面2a為相同側之面)朝背面(與半導體晶片2之背面2b為相同側之面)貫通之貫通孔(孔)。
如此方式般，與懸吊導線1e連結之棒導線1f係以圍繞承載部1c之方式而配置於承載部1c之外側，且在棒導線1f之與懸吊導線1e的第1連結部1j形成第1細縫1g，藉由此方式，即使因熱之影響的膨脹‧收縮(熱歪斜)作用對棒導線1f發揮作用，但藉由設有第1細縫1g，而可將 膨脹‧收縮作用予以緩和。
如將作簡略說明，係如下所述。亦即，共通導線1f在配線接合步驟上，即使藉由加熱後之接合平台10之熱的影響而使共通導線膨脹，由於在懸吊導線1e中，於連結共通導線(棒導線、匯流導線)1f之端部的部分形成細縫(第1細縫1g)，因此，懸吊導線1e呈變形，但不妨礙懸吊導線1e之膨脹。
藉由此方式，可減低棒導線1f呈變形，經由懸吊導線1e而連結之承載部1c之變動亦可減低。
又，在內部導線1a之前端的配線接合區域之外側部位，係黏貼著環狀之薄膜的膠帶材1q，而其係用於預防內部導線1a之黏附及變形者。
本實施型態之QFP6係小承載部構造(比半導體晶片2之外形尺寸為小之承載部1c)，因此，可使搭載之半導體晶片2的大小具有泛用性且可提昇耐迴焊性。
又，在QFP6之組裝之際，譬如，係使用由銅合金所構成之導線架(參考圖6A、圖6B)1而組裝者。因此，承載部1c、複數之內部導線1a及外部導線1b、4條懸吊導線1e及棒導線1f係由銅合金所構成。此外，在複數之內部導線1a及4條棒導線1f之各個上，於連接著配線4之區域，係施行鍍銀，而形成電鍍膜(電鍍層)1f'。
藉由形成電鍍膜(電鍍層)1f'，則可提昇由金所構成之配線4與由銅所構成之內部導線1a的連接性。又，雖未作圖示，但在內部導線1a之連接著前端部(配線4)的部分，亦同樣施行鍍銀，而形成電鍍膜(電鍍層)1f'。
又，半導體晶片2係譬如由矽所構成，在其主面2a係形成成為電極的複數之墊2c。背面2b係經由晶粒接合材而接合於承載部1c，半導體晶片2係藉由承載部1c而被支持。
又，包含第1配線4a及第2配線4b之配線4係譬如為金線。再者，形成密封體3之密封用樹脂係譬如為熱硬化性之環氧系樹脂。接著，針對QFP6之其他特徵部分作說明。
如圖3及圖6A、圖6B所示般，在QFP6中，在4條各自之懸吊導線1e比與棒導線1f之第1連結部1j更內側部位，係藉由彎曲加工而形成第1偏移部1m。
藉由形成此第1偏移部1m，則可防止承載部1c之場所(位置)的變動，而其係藉由棒導線1f之熱歪斜或熱變形者。亦即，即使在棒導線1f中產生熱歪斜或熱變形，由於其影響被以第1偏移部1m所緩和‧吸收，因此並不傳遞至承載部1c，其結果為，可防止承載部1c之場所(位置)的變動。
再者，藉由形成第1偏移部1m，則對半導體晶片2之厚度不同的晶片厚度差異品具有泛用性。亦即，藉由調整第1偏移部1m之偏移量，而可調整半導體晶片2之上側與下側的樹脂之量，使得調整樹脂均衡成為可能。
在此，針對第1偏移部1m與共通導線(棒導線、匯流導線)1f之位置關係的詳細內容作以下說明。圖15係顯示在本發明之實施型態中使用無偏移之導線架之情形的藉由塑形模之模夾緊時的構造之一例的部分剖面圖。
首先，當使用在懸吊導線1e未形成第1偏移部1m之導線架1的情形時，如圖15所示般，塑形模14(樹脂成形模)中之從上模14a的腔面14b至半導體晶片2之主面2a的間隔X，係比塑形模14(樹脂成形模)中之從下模14c的腔面14d至承載部1c之背面的間隔Y更窄。
基於此因，在樹脂密封步驟上，轉入承載部1c之背面側的樹脂之量，係比轉入半導體晶片2之主面2a上的樹脂之量為多，因而樹脂均衡產生參差不齊。藉由此樹脂均衡的參差不齊，搭載半導體晶片2之 承載部1c係被往上方推上，而發生配線4之一部分從密封體3之上面露出的問題、或發生配線4斷線的問題。
因而，在本實施型態中，如圖3及圖6A、圖6B所示般，在懸吊導線1e形成第1偏移部1m。簡言之，係從懸吊導線1e之主面朝背面施行折彎加工。藉由此方式，可使樹脂均衡成為約略均一。
在此，在本實施型態中，此第1偏移部1m係形成於：在懸吊導線中，比連結著共通導線1f之端部的部分往承載部1c側。此係藉由在承載部1c與共通導線1f之間形成第1偏移部1m，即使在共通導線1f中產生熱歪斜或熱變形，由於其影響被以第1偏移部1m所緩和‧吸收，因此難以傳遞至承載部1c，其結果為，可抑制承載部1c之場所(位置)的變動。
此外，第1偏移部1m之偏移量係譬如為0.24mm。
又，在QFP6中，如圖6A、圖6B所示般，在複數之內部導線1a之中，具有連繫於棒導線1f的複數之內部導線1a。連繫於棒導線1f的複數之內部導線1a具有：第1內部導線1h；第2內部導線1i，其係與此第1內部導線1h呈鄰接者；及第2連結部1r，其係在棒導線1f側的端部將第1內部導線1h與第2內部導線1i連結者。
亦即，連繫於棒導線1f的內部導線1a係由第1內部導線1h、第2內部導線1i及第2連結部1r所構成。此第2連結部1r係配置於第1內部導線1h及第2內部導線1i各自之棒導線1f側的前端、與棒導線1f之間。
如此方式般，藉由將第2連結部1r配置於各自之內部導線1a之棒導線1f側的前端、與棒導線1f之間，在此，由於內部導線1a之前端係成為呈尖細的區域，因此，藉由設有第2連結部1r，則可確保第1內部導線1h及第2內部導線1i之前端側的剛性；而第2連結部1r係連結第1內部導線1h與第2內部導線1i者。
又，如圖6A、圖6B所示般，第1內部導線1h與第2內部導線1i各 自之外側(外部導線側)的端部係彼此呈分歧，並未如棒導線1f側般呈連結。
藉由此方式，在樹脂密封步驟上，可使通過如下區域之塑形樹脂的流動性(流速)成為約略均等：已形成第1內部導線1h與第2內部導線1i之區域，及已形成其他內部導線1a之區域。亦即，從呈分歧的第1內部導線1h與第2內部導線1i之間，塑形樹脂與流動於其他內部導線1a之間的樹脂係呈約略均一流入，因此，可確保塑形樹脂之流動性成為約略均等。藉由此方式，則可預防配線浮動、承載部1c之變形、空隙的發生等。
又，如圖3及圖6A、圖6B所示般，在4條懸吊導線1e之各個，於比與棒導線1f之第1連結部1j更外側部位，係形成第2細縫1n。藉由此方式，可使樹脂注入時所流入之塑形樹脂的流速成為均等，可預防配線浮動、承載部1c之變形、空隙的發生等。
作更詳細說明，4條懸吊導線1e係為了支持承載部1c而設。然而，如本實施型態般，當承載部1c之外形尺寸(大小)比半導體晶片2之外形尺寸(大小)為小之情形(小承載部構造)，相較於承載部1c之外形尺寸比半導體晶片2之外形尺寸為大之情形(大承載部構造)，各自之懸吊導線1e之長度亦變長。如使懸吊導線1e之形狀單純變為細長之情形，則在樹脂密封步驟上，會因樹脂之注入壓力而在懸吊導線1e產生撓曲，產生承載部之場所(位置)的變動。
因而，如圖6A、圖6B所示般，藉由將懸吊導線1e之寬度形成較粗，而使懸吊導線1e之剛性提昇。再者，如圖3及圖6A、圖6B所示般，在懸吊導線1e係形成第2細縫(貫通孔、孔)1n。其理由係如下所述。
本實施型態之導線架1係譬如由銅合金所構成之薄板構件，導線架1與塑形樹脂(密封體3、樹脂)之密合性，相較於譬如由矽所構成之 半導體晶片2與塑形樹脂之密合性係較低。基於此因，如單純使懸吊導線1e之寬度形成得較粗，則在藉由樹脂密封步驟所形成之密封體3與導線架(尤其，懸吊導線1e)之界面發生剝離，使半導體裝置之可靠度下降。因而，藉由在懸吊導線1e先形成細縫(第2細縫1n)，則形成於細縫內之樹脂係成為錨定效果，可提昇密封體3與導線架(懸吊導線1e)1的密合性。又，藉由在懸吊導線1e設細縫，而可使半導體晶片2之各邊近旁之導線的密度、與半導體晶片2之角部近旁之導線的密度成為約略均一，而半導體晶片2係平面形狀為由四角形所構成者。藉由此方式，由於可使流動於懸吊導線1e附近時之樹脂的流速、與流動於複數之導線(內部導線1a)附近時之樹脂的流速成為約略均一，因此，各自之流速不會產生大差異，可抑制樹脂均衡的下降。
在此，如僅著眼於上述抑制樹脂均衡的下降的話，則僅將比圖6A所示各自之細縫(第1細縫1g、第2細縫1n)更大的1個細縫形成於懸吊導線1e亦可。然而，如本實施型態般，當承載部1c之外形尺寸(大小)比半導體晶片2之外形尺寸(大小)為小之情形，相較於大承載部構造，各自之懸吊導線1e之長度亦變長。基於此因，在如此般小承載部構造之導線架1方面，如將較大之1個細縫形成於懸吊導線1e的情形，則具有懸吊導線1e之剛性下降的可能性。因而，如圖6A所示般，藉由將細縫分成複數個並形成於懸吊導線1e，則可抑制懸吊導線1e之剛性下降。
此外，細縫(第1細縫1g、第2細縫1n)係具有比藉由此細縫所分割之懸吊導線1e的各自之寬度更粗的寬度。藉由此方式，可將被分割之懸吊導線1e的各自之形狀配合鄰接之內部導線1a的形狀。基於此因，可抑制從內部導線1a朝懸吊導線1e(或從懸吊導線1e朝內部導線1a)而流動的樹脂之流速的大幅度變動。
又，在棒導線1f之表面，係藉由施行鍍銀作為配線4之壓接用， 而形成電鍍膜(電鍍層)1f'，但並未在棒導線1f之全面施行，僅形成於各自之一部分(譬如，圖6A、圖6B之棒導線1f中之外側部分)。前述鍍銀雖與塑形樹脂密合性低，但如圖6A、圖6B所示般，在棒導線1f中並非全面，而將電鍍膜1f'僅先形成於配線4連接的區域，藉由此方式，可提昇塑形樹脂與棒導線1f之密合性，可達成半導體裝置之可靠度及品質的提昇。
亦即，鍍銀與塑形樹脂之密合性雖比由銅合金所構成之導線架1與塑形樹脂的密合性為低，但藉由僅形成於配線4連接的區域，則可抑制塑形樹脂與導線架1(共通導線1f)之密合性的下降。
如圖7所示般，在配置於四角形之框狀的4條棒導線1f之中，於如下棒導線1f係形成如圖8所示般之第2偏移部1p，而該棒導線1f係在兩端以外的部分且未與內部導線1a之前端呈連繫者。
此第2偏移部1p係在配線接合時，藉由夾具11(參考圖4及圖10)而夾緊內部導線1a之際的歪斜緩衝。亦即，如圖9所示般，在配線接合時，棒導線1f並未藉由夾具11而被夾緊，僅內部導線1a被夾緊。該情況，在內部導線1a之夾緊時，於4條棒導線1f之中，由於與內部導線1a呈連結之棒導線1f係被固定，因此難以受到歪斜的影響；其結果為，歪斜係集中於未與內部導線1a連繫之棒導線1f，使棒導線1f變形，而使此棒導線1f從圖10所示接合平台10浮上。
因此，作為棒導線1f之浮上對策，係對在兩端以外的部分且未與內部導線1a呈連繫的棒導線1f，施行如圖8所示般的偏移加工，藉由此方式，在配線接合時，可使此棒導線1f密合於接合平台10。亦即，可確保棒導線1f與接合平台10之密合性。
此外，就作為施行偏移加工之部位的一例而言，係以在棒導線1f之未與內部導線1a連繫之區域形成第2偏移部1p為佳，在圖7所示例方面，係形成於棒導線1f之兩端附近或約略靠內。
又，在本實施型態之QFP6中，在兩端以外的部分未與內部導線1a之前端連繫的棒導線1f，係4條棒導線1f中之1條。
此外，圖8所示棒導線1f之第2偏移部1p的偏移量(T)，係譬如以壓印加工可形成之0.05mm程度。因此，棒導線1f之第2偏移部1p的偏移量(0.05mm)係遠比懸吊導線1e之第1偏移部1m的偏移量(0.24mm)為小。
又，在QFP6中，棒導線1f之未與內部導線1a連繫之區域的內部導線1a，係信號用之導線群，在此區域係配置著與外部連接的導線群。因此，在此區域中棒導線1f與內部導線1a之連結係變得困難。
又，如圖2所示般，在QFP6中，在連接於鄰接之內部導線1a、或棒導線1f與內部導線1a的鄰接之配線4方面，該等之迴路高度係不相同。亦即，在QFP6中，由於越過棒導線1f而將配線4(第1配線4a)連接於內部導線1a，配線長度係變長，故容易引起配線接觸不良。
因此，藉由在鄰接之配線間將其迴路高度改變，則可預防配線接觸的發生。
接著，遵照圖4及圖5所示製程流程圖，將本實施型態之QFP6之組裝作說明。
首先，進行圖4之步驟S1所示導線架之準備。導線架1係如圖6A、圖6B所示般，在小承載部(承載部1c)之周圍設有4條棒導線(共通導線)1f，分別以兩端部與懸吊導線1e呈連結，且在與懸吊導線1e之第1連結部1j係形成第1細縫1g。
如作詳細說明，係準備導線架1，如圖6A、圖6B所示般，其包含：晶片搭載部(承載部、晶粒墊)1c；複數之懸吊導線1e，其係與此晶片搭載部1c分別形成為一體，在各個設有細縫(第1細縫1g)者；複數之導線(內部導線1a)，其係設於此晶片搭載部1c之周圍者；及共通導線(棒導線、匯流導線)1f，其係分別位於此晶片搭載部1c與此複數 之導線(內部導線1a)之間，與此複數之懸吊導線1e分別形成為一體者。
再者，在此導線架1方面，作為緩和應力之機構的細縫(第1細縫1g)，係設於：在此懸吊導線1e中，連結共通導線1f之端部的部分。 換言之，作為緩和應力之機構的細縫(第1細縫1g)，係在懸吊導線1e中，形成於以圖6B之虛線(假想線)所示之共通導線1f的延長線上。
又，在各內部導線1a上，在各自之配線接合部的外側之區域，係黏貼著環狀之膠帶材1q。
又，4條棒導線1f之中，在3條棒導線1f方面，係非在各自之端部而在中央附近，經由第2連結部1r而與複數之內部導線1a呈連結；在其以外之1條棒導線1f方面，係在其中央附近並未與內部導線1a連結。在於此中央附近並未與內部導線1a連結的棒導線1f中，係形成圖8所示般之第2偏移部1p。
又，複數之內部導線1a係在與棒導線1f為相反側之前端分別呈分歧，而該複數之內部導線1a係棒導線1f側之前端藉由第2連結部1r而連結，且經由第2連結部1r而連結於棒導線1f者。
又，在各懸吊導線1e，在與棒導線1f之第1連結部1j的內側，係形成第1偏移部1m。
此外，導線架1係譬如由銅合金所構成之薄板構件。
其後，進行圖4之步驟S2所示晶粒接合。首先，在承載部1c上從灌封噴嘴7進行塗佈銀膠5。塗佈後，藉由吸附式之筒夾8將半導體晶片2之主面2a進行吸附保持並搬送，配置於承載部1c上，將半導體晶片2藉由銀膠5而固接於承載部1c。在各懸吊導線1e，如圖6A、圖6B所示般，由於第1偏移部1m係形成於比與棒導線1f之第1連結部1j更內側(承載部1c側)，因此，在將相對較大之大小的半導體晶片2搭載於承載部1c上之情形，如使用筒夾之情形，則筒夾之一部分有與第1偏 移部1m接觸之虞，而該筒夾係由將半導體晶片2之外緣保持般的角錐形狀所構成者。然而，如本實施型態般，如使用吸附式之筒夾8的話，由於僅藉由半導體晶片2之主面2a之保持而作搬送，因此，即使為了將半導體晶片2搭載於承載部1c而使筒夾8下降，筒夾8之一部分亦不會與第1偏移部1m接觸。
其後，進行步驟S3所示配線接合。首先，如圖10所示般，將導線架1載置於接合平台10上，接著，將半導體晶片2之背面2b經由吸附孔10a而進行真空排氣，將半導體晶片2進行吸附固定於接合平台10上，同時並從導線架1之上方藉由夾具11之夾緊部11a，將內部導線1a之膠帶材1q上進行按壓，而將導線架1固定。夾具11之夾緊部11a係將環狀之膠帶材1q，跨其全周從上進行按壓。
簡言之，此配線接合步驟係在如下狀態進行：在已加熱之接合平台10上配置已搭載半導體晶片2之導線架1，並以夾具11將複數之導線(內部導線1a)的各個按住。
在此，不以夾具11將共通導線1f按住之理由在於，如圖9及圖10所示般，夾具11之形狀在按壓導線之部分係形成為環狀之故。此外，如以如此般形狀之夾具11按住共通導線1f，則內部導線1a的前端部(配線連接區域)係被以夾具11所覆蓋，因此，難以將半導體晶片2之複數之墊(電極)2c與複數之內部導線1a以配線(第1配線4a、導線用配線)4進行連接。
藉由此方式，全部之內部導線1a係在配線接合時，藉由夾緊部11a而被夾緊。該情況，係如圖9及圖10所示般，棒導線1f 4條均未被夾緊。
在此狀態下，如圖4所示般，係使用毛細管9進行配線接合。在此，譬如，如圖10所示般，藉由第1配線4a，將半導體晶片2之信號用之墊2c與信號用之內部導線1a進行電性連接，另一方面，藉由第2配 線4b，將半導體晶片2之電源用(或GND用)之墊2c與棒導線1f進行電性連接。
該情形，在連接於鄰接之內部導線1a、或棒導線1f與內部導線1a的鄰接之配線4方面，將該等之迴路高度改變而進行配線接合。藉由在如此般鄰接之配線間改變其迴路高度則可預防配線接觸的發生。
在本實施型態中，考慮上述配線接觸的發生，而在藉由迴路高度低之配線(第2配線4b、共通導線用配線)將半導體晶片2之電源用(或GND用)之墊2c與棒導線1f進行電性連接之後，藉由迴路高度高之配線(第1配線4a、導線用配線)將半導體晶片2之信號用之墊2c與信號用之內部導線1a進行電性連接。
又，在QFP6中，4條棒導線1f中之3條係在該等之中央附近與內部導線1a呈連結。因此，在配線接合步驟上，該等3條棒導線1f雖難以引起因熱歪斜的變形，但在於中央附近未與內部導線1a連結之棒導線1f方面，則熱歪斜容易集中、容易變形。然而，在於中央附近未與內部導線1a連結之棒導線1f方面，係形成如圖8所示般之第2偏移部1p，因此，在配線接合時，可使棒導線1f密合於接合平台10。
在本實施型態之半導體裝置(QFP6)的組裝方面，在棒導線1f之與懸吊導線1e的第1連結部1j形成第1細縫1g，藉由此方式，在配線接合時，即使因熱之影響的膨脹‧收縮(熱歪斜)作用對棒導線1f發揮作用，但藉由第1細縫1g，則可將膨脹‧收縮作用予以緩和。
其結果為，可減低因棒導線1f之膨脹‧收縮的撓曲(變形)，可預防配線之剝離的發生。
其後，進行圖5之步驟S4所示之樹脂塑形化與烘烤。在此，係藉由密封用樹脂將半導體晶片2、棒導線1f、複數之內部導線1a及複數之配線4，以塑形化等進行樹脂密封，而形成如圖11所示般的密封體3。
其後，進行步驟S5所示之外裝電鍍形成。在此，係對從密封體3露出之外部導線1b形成外裝電鍍12。
其後，進行步驟S6所示之切斷成形。在此，係進行外部導線1b之切斷與彎曲成形，而完成QFP6之組裝。
在此，針對在本實施型態之QFP6中第1細縫1g之重要性作說明，而其係形成於棒導線1f之與懸吊導線1e的第1連結部1j者。
本發明申請之發明者發現：在將棒導線1f應用於QFP6之情形時，如未在棒導線1f之與懸吊導線1e的連結部形成細縫，則在以下之點，半導體裝置(QFP6)的製造係變得困難。亦即，藉由採取小承載部構造，而懸吊導線1e的長度變長，其結果，懸吊導線1e雖變得容易撓曲，但作為其對策之一，可考慮：使懸吊導線1e之寬度變粗而提高剛性。
另一方面，在以電性特性之提昇為目的而需要多個電源及GND用之墊的半導體晶片方面，外部端子之數增加，且封裝尺寸亦變大。 因而，為了抑制封裝尺寸變大，而變得需要棒導線1f。此時，棒導線1f由於在配線接合之際，未被以治具(夾具11)按住，而在懸吊導線1e將其兩端固定，藉由此方式，而確保棒導線1f之穩定性。
然而，由銅合金等金屬所構成之導線架1，係藉由熱之影響而容易膨脹，基於此因，棒導線本身其兩端雖藉由膨脹作用而伸展，但此時，由於懸吊導線1e為了提昇剛性而形成得較粗，因而阻礙棒導線1f藉由膨脹而欲伸展的現象。
其結果為，棒導線1f係呈撓曲。
因此，藉由在棒導線1f之與懸吊導線1e的第1連結部1j先形成第1細縫1g，而可將膨脹後之棒導線1f開放，則可防止棒導線1f撓曲(變形)。亦即，在使用導線架1之多引腳的半導體裝置(QFP6)之製造上，在棒導線1f之與懸吊導線1e的第1連結部1j先形成第1細縫1g，係變得 重要。
如此方式般，在本實施型態之QFP6中，與懸吊導線1e連結之棒導線1f，係以圍繞承載部1c之方式而配置於承載部1c之外側，且在棒導線1f之與懸吊導線1e的第1連結部1j形成第1細縫1g，藉由此方式，即使當因熱之影響的膨脹‧收縮(熱歪斜)作用對棒導線1f發揮作用，亦可藉由第1細縫1g而緩和膨脹‧收縮作用。
藉由此方式，可減低因棒導線1f之膨脹‧收縮的撓曲(變形)，可預防配線剝離的發生。
再者，如將懸吊導線1e形成得較粗，非但阻礙棒導線1f藉由膨脹而欲伸展之現象，且由於在懸吊導線1e附近流動之樹脂的流動性(流速)係與配置著複數之內部導線1a的區域為不同，因此，在形成之密封體3之內部容易形成空隙。
然而，如本實施型態般，由於藉由先形成第1細縫1g，而可將懸吊導線1e之粗細形成為與內部導線1a之粗細為約略相同粗細，因此，可使在內部導線1a部及懸吊導線1e部流動之樹脂的流動性(流速)成為約略均等，而可抑制空隙的發生。
因此，往棒導線1f之配線接合亦成為可能。
其結果為，可實現使用導線架1之多引腳的QFP6的製造。
再者，藉由使用導線架1進行製造，故可達成QFP6的低成本化。
又，由於可減低因棒導線1f之膨脹‧收縮的撓曲，故可減低配線短路的發生。其結果為，可達成QFP6之可靠度及品質的提昇。
接著，針對圖12~圖14所示之本實施型態的變形例作說明。
圖14係顯示本實施型態之變形例的半導體裝置，如圖12所示般，顯示晶片搭載部之大小比半導體晶片2更大之大承載部1u構造的QFP13。
在此QFP13方面，係將從大承載部1u之半導體晶片2突出之擠出 部1w設為共通導線，將電源及GND等之配線4連接於此大承載部1u之擠出部1w，而達成導線的共通化。
亦即，變形例QFP13係在圖1~圖3所示之QFP6中，為了完全抑制因棒導線1f之熱歪斜的變形，而將棒導線1f刪除而成，採用大承載部(比半導體晶片2之外形尺寸更大之承載部)1u，以取代棒導線1f，將其擠出部1w作為共通導線，將電源及GND等之配線4連接於此擠出部1w者。
該情形，由銅合金所構成導線架1與密封用樹脂之密合性，相較於由矽所構成之半導體晶片2與密封用樹脂之密合性係較低，而在大承載部1u與密封用樹脂之界面上容易產生剝離。基於此因，如為大承載部1u，則大承載部1u與密封用樹脂之接觸面積係變大，半導體晶片2與密封用樹脂之接觸面積相較於小承載部構造係變低，因此，上述剝離不良問題係變得更顯著。因而，如圖12及圖13所示般，在大承載部1u，形成複數之貫通孔1v，使密封用樹脂通過此貫通孔1v，藉由提昇半導體晶片2與密封用樹脂所接觸之區域，即使採用大承載部1u，則亦可抑制在密封用樹脂與大承載部1u之界面上所產生之剝離問題。
又，雖未作圖示，但在大承載部1u中，於連接配線4之區域係施行鍍銀，而形成電鍍膜(電鍍層)。由於鍍銀與塑形樹脂之密合性相對較低，因此，藉由未在承載部之全面施行，則可使塑形樹脂與大承載部1u之密合性提昇，故可達成半導體裝置之可靠度與品質的提昇。
在變形例QFP13中，由於未設前述棒導線1f，因此，可防止電源或GND用之第2配線4b的連接部(擠出部1w)撓曲。
再者，如圖13所示般，藉由將一部分內部導線1a之前端連結於大承載部1u，由於大承載部1u被固定，故可防止大承載部1u往水平方向旋轉。
以上，根據發明之實施型態，將藉由本發明者所研發之發明作 了具體說明，但本發明並不限定於前述發明之實施型態，在不超出其要旨之範圍下可進行各種變更，此點毋庸置疑。
譬如，在前述實施型態中，係舉出如下情形為例：4條棒導線1f之中，在各自之中央附近與內部導線1a呈連結之棒導線1f之數為3條。然而，在各自之中央附近與內部導線1a呈連結之棒導線1f之數，並不限於3條，如為3條以外亦可。
又，在前述實施型態中，係針對藉由吸附式之筒夾8將半導體晶片2進行吸附保持作說明，但並不限定於此，從棒導線1f觀察，如半導體晶片2之外形尺寸為相對較小之情形時，則保持半導體晶片2之部分使用由角錐形狀所構成的筒夾亦可。
又，在前述實施型態中，係針對小承載部構造之半導體裝置作說明，但並不限定於此。譬如，僅著眼於抑制共通導線(棒導線、匯流導線)1f之撓曲的話，則使用如圖16所示般包含晶片搭載部(承載部、晶粒墊)1c之導線架1，而設為如圖17及圖18所示般之半導體裝置亦可，而晶片搭載部(承載部、晶粒墊)1c係半導體晶片2之晶片支持面1d的外形尺寸(大小)比半導體晶片2之背面2b更大者。
又，在前述實施型態中，係針對如下者作說明：在懸吊導線1e中，藉由在連結共通導線1f之端部的部分設細縫(第1細縫1g)，而抑制共通導線1f因接合平台10之熱的影響而撓曲，但並不限定於此。譬如，如圖19、圖20及圖21所示般，使用設有細縫(貫通孔、孔)1s之導線架1亦可，而細縫(貫通孔、孔)1s係對共通導線(棒導線、匯流導線)1f之一部分(中央部)緩和應力之機構。此一情形，在共通導線1f中可連接配線(第2配線4b)4之區域，相較於前述實施型態係變小。然而，如半導體晶片2之墊(電極)2c之數比前述實施型態為少之情形時，則如圖22、圖23及圖24所示般，可藉由在細縫(第3細縫1s)之旁連接配線4進行對應。再者，在圖24中，係以容易確認在細縫(第3細縫 1s)之旁連接配線4之方式，而將連接半導體晶片2之墊2c與內部導線1a之配線4的條數予以省略。
又，在前述實施型態中，係針對如下者作說明：以圖6B之2點短劃線L(假想線)所示般，細縫(第1細縫1g)係在懸吊導線1e中，形成於共通導線1f的延長線上，但並不限定於此。如配線接合步驟上之接合平台10的熱比在前述實施型態所使用之溫度為低之情形時，則相較於前述實施型態，共通導線1f之膨脹係變得難以引起。基於此因，譬如，如圖25所示般，將細縫(第1細縫1g)如形成於如下位置亦可：在懸吊導線1e中，比共通導線1f之延長線L上更遠離承載部1c。
又，在前述實施型態及變形例中，係針對如下者作說明：在懸吊導線1e或共通導線1f作為緩和應力之機構而形成細縫，但並不限定於此。譬如，如圖26所示般，將共通導線1f之一部分，或如圖27所示般，將共通導線之兩端部設為蛇行形狀亦可。即使在如此般之構成中，因熱之影響而使共通導線1f膨脹，但由於蛇行部1t收縮，所以可抑制共通導線1f的撓曲。
又，在前述實施型態中，係針對將本發明申請發明之構成應用於QFP型之半導體裝置及其製造方法的情形作說明，而QFP型之半導體裝置係複數之外部導線1b從密封體3之側面突出者，但並不限定於此，如應用於QFN(Quad Flat Non-leaded Package：四方形扁平無導線封裝)15型之半導體裝置亦可，如圖28(a)、圖28(b)及圖28(c)所示般，承載部1c及共通導線1f位於密封體3之內部，僅複數之導線(外部導線1b)從密封體3之下面(安裝面、背面)露出者。
又，針對將本發明申請發明之構成應用於QFP型之半導體裝置及其製造方法的情形作說明，而QFP型之半導體裝置係沿著密封體3之4邊而配置複數之導線，而密封體3係平面形狀由四角形所構成者，但並不限定於此，如應用於如圖29(a)、圖29(b)、及圖29(c)所示般之 SOP(Small Outline Package：小輪廓封裝)16型、或圖30(a)、圖30(b)、及圖30(c)所示般之SON(Small Outline Non-leaded Package：小輪廓無導線封裝)17型之半導體裝置均可，而SOP 16型之半導體裝置係承載部1c及共通導線1f位於密封體3之內部，沿著密封體3之2邊而配置複數之導線者。
再者，並不限定於此，如應用於QFN(Quad Flat Non-leaded Package：四方形扁平無導線封裝)18型之半導體裝置亦可，如圖31(a)、圖31(b)及圖31(c)所示般，承載部1c、共通導線1f及複數之導線(外部導線1b)從密封體3之下面(安裝面、背面)露出者。又，如應用於SON(Small Outline Non-leaded Package：小輪廓無導線封裝)19型之半導體裝置亦可，如圖32(a)、圖32(b)及圖32(c)所示般，承載部1c、共通導線1f及複數之導線(外部導線1b)從密封體3之下面(安裝面、背面)露出者。
[產業上之可利用性]
本發明係可良好適用於使用導線架而組裝之電子裝置及其組裝。
1‧‧‧導線架
1a‧‧‧內部導線(導線)
1c‧‧‧承載部(晶片搭載部)
1d‧‧‧晶片支持面
1e‧‧‧懸吊導線
1f‧‧‧棒導線(共通導線)
1f'‧‧‧電鍍膜(電鍍層)
1g‧‧‧第1細縫
1h‧‧‧第1內部導線
1i‧‧‧第2內部導線
1j‧‧‧第1連結部
1m‧‧‧第1偏移部
1n‧‧‧第2細縫
1q‧‧‧膠帶材
1r‧‧‧第2連結部

Claims (19)

  1. 一種半導體裝置，其特徵為包含：晶片搭載部；半導體晶片，其係搭載於前述晶片搭載部，且包含：主面、形成於前述主面之第1電極、形成於前述主面之第2電極、及與前述主面相反側之背面；複數之懸吊導線，其係支持前述晶片搭載部；複數之共通導線，於俯視時，其係配置於前述晶片搭載部之周圍；複數之導線，於俯視時，其係配置於前述晶片搭載部之周圍；複數之第1配線，其係將前述複數之第1電極與前述複數之共通導線分別電性連接；複數之第2配線，其係將前述複數之第2電極與前述複數之導線分別電性連接；密封體，其係將前述半導體晶片、前述複數之第1配線及前述複數之第2配線予以密封；前述晶片搭載部、前述複數之懸吊導線、前述複數之共通導線及前述複數之導線係包含以銅為主成分之金屬；且各前述複數之共通導線，於俯視時，係配置於前述複數之懸吊導線中之彼此相鄰接之懸吊導線之間；各前述複數之共通導線，於俯視時，係配置於前述晶片搭載部與前述複數之導線之間；各前述複數之共通導線係連結於各前述複數之懸吊導線之第1部分；於各前述複數之懸吊導線之前述第1部分形成有細縫； 各前述複數之共通導線係形成為直線狀；於各前述複數之懸吊導線之前述第1部分形成，且未形成於各前述複數之共通導線之前述細縫，係位於各前述複數之共通導線之延長線上。
  2. 如請求項1之半導體裝置，其中前述晶片搭載部之俯視時之外形尺寸係比前述半導體晶片之俯視時之外形尺寸小。
  3. 如請求項2之半導體裝置，其中各前述複數之懸吊導線係包含形成於比前述第1部分更接近前述晶片搭載部之第2部分之第1偏移部。
  4. 如請求項2之半導體裝置，其中前述複數之共通導線中之第1共通導線係與前述複數之導線中之第1導線連接。
  5. 如請求項4之半導體裝置，其中前述複數之共通導線中之第2共通導線係未與前述複數之導線連接，且前述第2共通導線係包含第2偏移部。
  6. 一種半導體裝置，其特徵為包含：晶片搭載部；半導體晶片，其係搭載於前述晶片搭載部，且包含：主面、形成於前述主面之複數之第1電極、形成於前述主面之複數之第2電極、及與前述主面相反側之背面；複數之懸吊導線，其係支持前述晶片搭載部；複數之共通導線，於俯視時，其係配置於前述晶片搭載部之周圍；複數之導線，於俯視時，其係配置於前述晶片搭載部之周 圍；複數之第1配線，其係將前述複數之第1電極與前述複數之導線分別電性連接；複數之第2配線，其係將前述複數之第2電極與前述複數之共通導線分別電性連接；密封體，其係將前述半導體晶片、前述晶片搭載部、前述複數之第1配線及前述複數之第2配線予以密封；各前述複數之共通導線，於俯視時，係配置於前述晶片搭載部與前述複數之導線之間；且各前述複數之共通導線，於俯視時，係配置於前述複數之懸吊導線中之彼此相鄰接之懸吊導線之間且連結於相鄰接之各前述複數之懸吊導線之第1部分；於俯視時，前述各懸吊導線於前述懸吊導線之寬度方向上之前述懸吊導線之內部具有細縫，前述細縫形成於前述懸吊導線之包含前述第1部分之第1區域；前述細縫包含一部份，其形成於對應之前述懸吊導線與相鄰接之前述共通導線之接合區域。
  7. 如請求項6之半導體裝置，其中前述晶片搭載部、前述複數之懸吊導線、前述複數之共通導線及前述複數之導線係包含銅。
  8. 如請求項6之半導體裝置，其中前述晶片搭載部之俯視時之外形尺寸係比對應之前述半導體晶片之俯視時之外形尺寸小。
  9. 如請求項6之半導體裝置，其中各前述複數之共通導線係形成為直線狀。
  10. 如請求項6之半導體裝置，其中 各前述複數之懸吊導線係包含形成於比前述第1部分更接近前述晶片搭載部之第2部分之第1偏移部。
  11. 如請求項6之半導體裝置，其中前述複數之共通導線中之第1共通導線係與前述複數之導線中之第1導線連接。
  12. 如請求項11之半導體裝置，其中前述複數之共通導線中之第2共通導線係未與前述複數之導線連接，且前述第2共通導線係包含第2偏移部。
  13. 一種半導體裝置，其特徵為包含：晶片搭載部；半導體晶片，其係搭載於前述晶片搭載部，且包含：主面、形成於前述主面之複數之第1電極、形成於前述主面之複數之第2電極、及與前述主面相反側之背面；複數之懸吊導線，其係支持前述晶片搭載部；複數之共通導線，於俯視時，其係配置於前述晶片搭載部之周圍；複數之導線，於俯視時，其係配置於前述晶片搭載部之周圍；複數之第1配線，其係將前述複數之第1電極與前述複數之導線分別電性連接；複數之第2配線，其係將前述複數之第2電極與前述複數之共通導線分別電性連接；密封體，其係將前述半導體晶片、前述晶片搭載部、前述複數之第1配線及前述複數之第2配線予以密封；各前述複數之共通導線，於俯視時，係配置於前述晶片搭載 部與前述複數之導線之間；且各前述複數之共通導線，於俯視時，係配置於前述複數之懸吊導線中之彼此相鄰接之懸吊導線之間且連結於相鄰接之各前述複數之懸吊導線之第1部分；於俯視時，前述各懸吊導線於前述懸吊導線之寬度方向上之前述懸吊導線之內部具有細縫，前述細縫於前述懸吊導線之厚度方向上延伸貫通前述懸吊導線，且前述細縫形成於前述懸吊導線之包含前述第1部分之第1區域；前述細縫包含一部份，其形成於對應之前述懸吊導線與相鄰接之前述共通導線之接合區域。
  14. 如請求項13之半導體裝置，其中前述晶片搭載部、前述複數之懸吊導線、前述複數之共通導線及前述複數之導線係包含銅。
  15. 如請求項13之半導體裝置，其中前述晶片搭載部之俯視時之外形尺寸係比對應之前述半導體晶片之俯視時之外形尺寸小。
  16. 如請求項13之半導體裝置，其中各前述複數之共通導線係形成為直線狀。
  17. 如請求項13之半導體裝置，其中各前述複數之懸吊導線係包含形成於比前述第1部分更接近前述晶片搭載部之第2部分之第1偏移部。
  18. 如請求項13之半導體裝置，其中前述複數之共通導線中之第1共通導線係與前述複數之導線中之第1導線連接。
  19. 如請求項18之半導體裝置，其中前述複數之共通導線中之第2共通導線係未與前述複數之導線 連接，且前述第2共通導線係包含第2偏移部。
TW103127991A 2007-07-19 2008-06-11 Semiconductor device and manufacturing method thereof TWI514534B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007187789 2007-07-19
JP2007316920A JP5155644B2 (ja) 2007-07-19 2007-12-07 半導体装置

Publications (2)

Publication Number Publication Date
TW201445691A TW201445691A (zh) 2014-12-01
TWI514534B true TWI514534B (zh) 2015-12-21

Family

ID=40444481

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103127991A TWI514534B (zh) 2007-07-19 2008-06-11 Semiconductor device and manufacturing method thereof
TW097121800A TWI452663B (zh) 2007-07-19 2008-06-11 Semiconductor device and manufacturing method thereof

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW097121800A TWI452663B (zh) 2007-07-19 2008-06-11 Semiconductor device and manufacturing method thereof

Country Status (4)

Country Link
JP (1) JP5155644B2 (zh)
KR (1) KR101477807B1 (zh)
CN (2) CN102709268B (zh)
TW (2) TWI514534B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044514A (zh) * 2010-04-29 2011-05-04 中颖电子股份有限公司 芯片引线键合区及应用其的半导体器件
JP5798021B2 (ja) * 2011-12-01 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置
KR102071078B1 (ko) * 2012-12-06 2020-01-30 매그나칩 반도체 유한회사 멀티 칩 패키지
CN104103620B (zh) * 2014-07-29 2017-02-15 日月光封装测试(上海)有限公司 引线框架及半导体封装体
CN104485323B (zh) * 2014-12-23 2017-08-25 日月光封装测试(上海)有限公司 引线框架和半导体封装体
CN104547477A (zh) * 2015-01-29 2015-04-29 李秀娟 一种用于肛周脓肿引流术后护理的中药制剂及制备方法
JP2017045944A (ja) 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP6394634B2 (ja) * 2016-03-31 2018-09-26 日亜化学工業株式会社 リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
US11862540B2 (en) 2020-03-06 2024-01-02 Stmicroelectronics Sdn Bhd Mold flow balancing for a matrix leadframe

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058739A (ja) * 1998-08-10 2000-02-25 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム
JP2002043497A (ja) * 2000-07-27 2002-02-08 Mitsubishi Electric Corp 半導体装置
JP2003046051A (ja) * 2001-07-30 2003-02-14 Nec Corp リードフレーム、半導体装置およびその樹脂封止法
TW550776B (en) * 2001-07-09 2003-09-01 Hitachi Ltd Semiconductor device and method of manufacturing the same
TW579560B (en) * 2001-07-31 2004-03-11 Hitachi Ltd Semiconductor device and its manufacturing method
TW200411870A (en) * 2002-11-15 2004-07-01 Renesas Tech Corp Method of manufacturing a semiconductor device
US6967128B2 (en) * 2002-06-06 2005-11-22 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7064420B2 (en) * 2002-09-30 2006-06-20 St Assembly Test Services Ltd. Integrated circuit leadframe with ground plane
US20060186528A1 (en) * 2002-06-05 2006-08-24 Toshio Sasaki Semiconductor device
US20070004092A1 (en) * 2003-08-29 2007-01-04 Hiromichi Suzuki Semiconductor device manufacturing method
US7176557B2 (en) * 2004-03-23 2007-02-13 Renesas Technology Corp. Semiconductor device
JP2007180077A (ja) * 2005-12-27 2007-07-12 Renesas Technology Corp 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US4791472A (en) * 1985-09-23 1988-12-13 Hitachi, Ltd. Lead frame and semiconductor device using the same
JPS6476745A (en) * 1987-09-17 1989-03-22 Hitachi Ltd Lead frame
JPH01106461A (ja) * 1987-10-20 1989-04-24 Fujitsu Ltd リードフレーム
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability
TW363333B (en) * 1995-04-24 1999-07-01 Toshiba Corp Semiconductor apparatus and manufacturing method thereof and electric apparatus
JPH11168169A (ja) * 1997-12-04 1999-06-22 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2002026179A (ja) * 2000-07-04 2002-01-25 Nec Kyushu Ltd 半導体装置およびその製造方法
JP4149439B2 (ja) * 2002-07-01 2008-09-10 株式会社ルネサステクノロジ 半導体装置
JP2005191342A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058739A (ja) * 1998-08-10 2000-02-25 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム
JP2002043497A (ja) * 2000-07-27 2002-02-08 Mitsubishi Electric Corp 半導体装置
TW550776B (en) * 2001-07-09 2003-09-01 Hitachi Ltd Semiconductor device and method of manufacturing the same
JP2003046051A (ja) * 2001-07-30 2003-02-14 Nec Corp リードフレーム、半導体装置およびその樹脂封止法
US7239009B2 (en) * 2001-07-30 2007-07-03 Nec Corporation Lead frame and semiconductor device having the same as well as method of resin-molding the same
TW579560B (en) * 2001-07-31 2004-03-11 Hitachi Ltd Semiconductor device and its manufacturing method
US20060186528A1 (en) * 2002-06-05 2006-08-24 Toshio Sasaki Semiconductor device
US6967128B2 (en) * 2002-06-06 2005-11-22 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7064420B2 (en) * 2002-09-30 2006-06-20 St Assembly Test Services Ltd. Integrated circuit leadframe with ground plane
TW200411870A (en) * 2002-11-15 2004-07-01 Renesas Tech Corp Method of manufacturing a semiconductor device
US20070004092A1 (en) * 2003-08-29 2007-01-04 Hiromichi Suzuki Semiconductor device manufacturing method
US7176557B2 (en) * 2004-03-23 2007-02-13 Renesas Technology Corp. Semiconductor device
JP2007180077A (ja) * 2005-12-27 2007-07-12 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
CN101452902B (zh) 2012-08-08
TW201445691A (zh) 2014-12-01
KR20090009142A (ko) 2009-01-22
KR101477807B1 (ko) 2014-12-30
CN102709268B (zh) 2015-04-08
CN101452902A (zh) 2009-06-10
TWI452663B (zh) 2014-09-11
JP2009044114A (ja) 2009-02-26
JP5155644B2 (ja) 2013-03-06
TW200915520A (en) 2009-04-01
CN102709268A (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
TWI514534B (zh) Semiconductor device and manufacturing method thereof
KR100864781B1 (ko) 반도체 장치
JPH0878605A (ja) リードフレームおよびそれを用いた半導体集積回路装置
US6553657B2 (en) Semiconductor device
US8368191B2 (en) Semiconductor device and manufacturing method of the same
TWI301652B (en) Semiconductor device and its manufacturing method
US6774464B2 (en) Semiconductor device and method of manufacturing the same
JP2014203879A (ja) 半導体装置の製造方法および半導体装置
US20090102029A1 (en) Semiconductor Device
JPH11168169A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP4651218B2 (ja) 半導体装置の製造方法
JP2006216993A (ja) 樹脂封止型半導体装置
JP4109995B2 (ja) 半導体装置
JP4153813B2 (ja) 半導体装置及びその製造方法
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH1197472A (ja) 半導体装置およびその製造方法
JPH1092967A (ja) 底面突起状端子配列型集積回路装置及びその製造方法
JP2019087565A (ja) 半導体装置
JP2003007953A (ja) 樹脂封止型半導体装置およびその製造方法
JP2005303169A (ja) 半導体装置およびその製造方法
JPH06204380A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JP2004343151A (ja) 半導体装置およびその製造方法