CN102044514A - 芯片引线键合区及应用其的半导体器件 - Google Patents

芯片引线键合区及应用其的半导体器件 Download PDF

Info

Publication number
CN102044514A
CN102044514A CN 201010165005 CN201010165005A CN102044514A CN 102044514 A CN102044514 A CN 102044514A CN 201010165005 CN201010165005 CN 201010165005 CN 201010165005 A CN201010165005 A CN 201010165005A CN 102044514 A CN102044514 A CN 102044514A
Authority
CN
China
Prior art keywords
bonding region
chip
lead
bonding
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201010165005
Other languages
English (en)
Inventor
周华栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SINO WEALTH ELECTRONIC CO Ltd
Original Assignee
SINO WEALTH ELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SINO WEALTH ELECTRONIC CO Ltd filed Critical SINO WEALTH ELECTRONIC CO Ltd
Priority to CN 201010165005 priority Critical patent/CN102044514A/zh
Publication of CN102044514A publication Critical patent/CN102044514A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明揭示了一种芯片引线键合区，包括：多个区；其中，所述多个区之间相互齿合。本发明提供的芯片引线键合区及应用其的半导体器件，是将一个键合区分为多个部分分别与芯片内的多个电极点进行连接，并通过同一条引线与引线框架键合，可以利用一个键合区实现多路信号传输，更加充分的利用率键合区，达到了节省键合区并能实现更多功能的目的。

Description

芯片引线键合区及应用其的半导体器件
技术领域
本发明涉及半导体封装技术领域，且特别涉及一种芯片引线键合区及应用其的半导体器件。
背景技术
半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后，被切割为小的晶片(Die)，然后将切割好的晶片用胶水贴装到相应的基板(引线框架)架的小岛上，再利用超细的金属(金、锡、铜、铝)导线或者导电性树脂将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead)，并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后，还要进行一系列操作，如后固化(Post Mold Cure)、切筋和成型(Trim&Form)、电镀(Plating)以及打印等工艺。封装完成后进行成品测试，通常经过入检(Incoming)、测试(Test)和包装(Packing)等工序，最后入库出货。
目前，集成电路先进后封装过程关键技术中，封装引脚的90％以上采用引线键合技术。封装行业多年的事实和权威预测表明，到2020年，引线键合技术仍将是半导体封装尤其是低端封装内部连接的主流方式。所谓的引线键合技术，是指以非常细小的金属引线的两端分别与芯片和引脚键合，形成电气连接的技术。对于一般半导体封装的性能和成本要求，引线键合是最优的选择。
键合工艺根据焊接原理(热或者超声能量)，分为三种：热压焊、超声焊和热超声焊。热超声焊在工作温度上和键合效果上适合于目前主流的金线焊接。
引线键合主要有两种工艺过程：楔形键合和球形键合。这两种引线键合技术基本的步骤分为：形成第一焊点(通常在芯片表面)，拉成线弧，形成第二焊点(通常在引线框架/基板上)。
然而，在现有技术中，由于引线键合的工艺都是芯片上的一个键合区对应与一条引线键合，也就是说一个信号对应一个键合区，一个键合区对应一条引线，因而随着芯片集成度越来越高，功能越来越多的情况下，当芯片每增加一个功能信号输出或输入时，在芯片上就要多设置一个键合区，以配合一条引线键合，随着芯片功能的增强和集成度的提高，需要更多的芯片的面积以设置更多的键合区，进而导致芯片上的体积增加、成本上升，引线键合工序繁杂等问题。
发明内容
本发明旨在解决现有技术中，随着芯片功能的增强和集成度的提高，需要更多的芯片的面积以设置更多的键合区，进而导致芯片上的体积增加、成本上升，引线键合工序繁杂等技术问题。
有鉴于此，本发明提供一种芯片引线键合区，其特征在于，包括：多个区；其中，所述多个区之间相互齿合。
进一步的，所述多个区之间具有绝缘隔离结构。
进一步的，所述多个区为两个。
进一步的，所述键合区的材料为铝。
本发明实施例还提供一种半导体器件，其特征在于，包括：芯片；多个键合区，设置于所述芯片上；引线框架；所述每一个键合区包括多个区；所述多个区通过同一条引线与所述引线框架键合。
进一步的，所述多个区相互齿合。
进一步的，所述多个区为两个。
进一步的，所述多个区之间具有绝缘隔离结构。
进一步的，所述键合区的材料为铝。
本发明提供的芯片引线键合区及应用其的半导体器件，是将一个键合区分为多个部分分别与芯片内的多个电极点进行连接，并通过同一条引线与引线框架键合，可以利用一个键合区实现多路信号传输，更加充分的利用率键合区，达到了节省键合区并能实现更多功能的目的。
附图说明
图1所示为现有技术中芯片引线键合区的结构示意图；
图2所示为本发明一实施例提供的芯片引线键合区的结构示意图；
图3A所示为本发明另一实施例提供的应用上述芯片引线键合区的半导体芯片结构示意图；
图3B所示为本发明另一实施例提供的半导体芯片的引线键合区局部放大示意图；
图4所示为本发明一实施例提供的芯片引线键合区压点焊接球的结构示意图。
具体实施方式
为使本发明的技术特征更明显易懂，下面结合附图，给出具体实施例，对本发明做进一步的描述。
请参见图2，其所示为本发明一实施例提供的芯片引线键合区的结构示意图。
该芯片引线键合区200，分割成多个区，在本实施例中，键合区200分割成为两个区，分别为第一区210与第二区220，其中第一区210与第二区220分别连接芯片内部不同的电极点(图中未示)，以配合不同功能的信号连接。在后续进行引线键合工艺时，第一区210与第二区220通过同一条引线与引线框架键合，由此可以在一个键合区实现两路信号的输入或输出，有效的利用了键合区，在扩展芯片功能的前提下，减小了芯片的封装体积，简化了制造工艺，节约了生产成本。
在本实施例中，所述第一区210与第二区220是相互齿合，二者之间具有绝缘隔离结构230。
第一区210与第二区220之所以采取相互齿合的连接方式，其目的是在后续进行的引线键合时，在键合区压点焊接球时，能使焊接球充分与第一区210与第二区220接触，请结合参见图4，保证引线键合更加可靠。
在本实施例中，所述键合区200的材料为铝。
请参见图3，其所示为本发明另一实施例提供的应用上述芯片引线键合区的半导体芯片结构示意图。
该半导体器件，包括：芯片310；多个键合区320，设置于所述芯片310上；引线框架330。
所述每一个键合区320通过绝缘隔离结构350分割为多个区，在本实施例中，每个键合区320利用绝缘隔离结构333分割成为两个区，分别为第一区321与第二区322。
其中第一区321与第二区322分别连接芯片内部不同的电极点(图中未示)，以配合不同功能的信号连接。在后续进行引线键合工艺时，第一区321与第二区322通过同一条引线340与所述引线框架330键合。由此可以在一个键合区实现两路信号的输入或输出，有效的利用了键合区。
在本实施例中，第一区321与第二区322采取相互齿合的连接方式，可以在后续进行引线键合工艺中，在键合区压点焊接球时，能使焊接球充分与第一区321与第二区322接触，保证引线键合更加可靠。
以下结合具体的引线键合工艺来更详细的阐述本发明的内容。在本发明实施例中，以球形键合工艺为例，其具体包括以下步骤：
将金丝穿过劈刀毛细管，利用氢氧焰或电气放电系统产生电火花高温融化金属丝伸出到劈刀腔体外的部分，在表面张力作用下熔融金属凝固形成标准的球形，紧接着控制降下劈刀，在适当的压力和设定好的时间内将金球压在芯片的键合区上，同时覆盖键合区上的多个区。
在键合过程中，通过劈刀向金属球施加压力，同时促进引线金属和下面的芯片键合区金属发生塑性变形和原子间相互扩散，完成第一次键合。然后，劈刀向上移动并导入更长的引线，劈刀运动到第二键合位置，如引线框架上的压点，第二点焊接包括阵脚式焊接和拉尾线，通过劈刀端口对金属线施加压力以楔焊的方式完成第二次键合，焊接之后拉尾线是为下一个键合点循环成球作准备。劈刀升高到合适的高度以控制尾线长度，这时在线夹拉力作用下，楔焊点尾端断裂，紧接着劈刀上升到形成球的高度。
综上所述，本发明实施例提供的芯片引线键合区及应用其的半导体器件，是将一个键合区分为多个部分分别与芯片内的多个电极点进行连接，并通过同一条引线与引线框架键合，可以利用一个键合区实现多路信号传输，更加充分的利用率键合区，达到了节省键合区并能实现更多功能的目的。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (9)

1.一种芯片引线键合区，其特征在于，包括：
多个区；
其中，所述多个区之间相互齿合。
2.根据权利要求1所述的芯片引线键合区，其特征在于，所述多个区之间具有绝缘隔离结构。
3.根据权利要求1所述的芯片引线键合区，其特征在于，所述多个区为两个。
4.根据权利要求1所述的芯片引线键合区，其特征在于，所述键合区的材料为铝。
5.一种半导体器件，其特征在于，包括：
芯片；
多个键合区，设置于所述芯片上；
引线框架；
所述每一个键合区包括多个区；
所述多个区通过同一条引线与所述引线框架键合。
6.根据权利要求5所述的半导体器件，其特征在于，所述多个区相互齿合。
7.根据权利要求5所述的半导体器件，其特征在于，所述多个区为两个。
8.根据权利要求5所述的半导体器件，其特征在于，所述多个区之间具有绝缘隔离结构。
9.根据权利要求5所述的半导体器件，其特征在于，所述键合区的材料为铝。
CN 201010165005 2010-04-29 2010-04-29 芯片引线键合区及应用其的半导体器件 Pending CN102044514A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010165005 CN102044514A (zh) 2010-04-29 2010-04-29 芯片引线键合区及应用其的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010165005 CN102044514A (zh) 2010-04-29 2010-04-29 芯片引线键合区及应用其的半导体器件

Publications (1)

Publication Number Publication Date
CN102044514A true CN102044514A (zh) 2011-05-04

Family

ID=43910521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010165005 Pending CN102044514A (zh) 2010-04-29 2010-04-29 芯片引线键合区及应用其的半导体器件

Country Status (1)

Country Link
CN (1) CN102044514A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574320A (zh) * 2003-05-24 2005-02-02 海力士半导体有限公司 半导体封装元件及其制造方法
US6967128B2 (en) * 2002-06-06 2005-11-22 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
CN1820368A (zh) * 2003-08-29 2006-08-16 株式会社瑞萨科技 引线框架及其制造方法
US7239009B2 (en) * 2001-07-30 2007-07-03 Nec Corporation Lead frame and semiconductor device having the same as well as method of resin-molding the same
CN101123248A (zh) * 2005-12-22 2008-02-13 万国半导体股份有限公司 具有改进的热性能的半导体封装
CN101452902A (zh) * 2007-07-19 2009-06-10 株式会社瑞萨科技 半导体器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7239009B2 (en) * 2001-07-30 2007-07-03 Nec Corporation Lead frame and semiconductor device having the same as well as method of resin-molding the same
US6967128B2 (en) * 2002-06-06 2005-11-22 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
CN1574320A (zh) * 2003-05-24 2005-02-02 海力士半导体有限公司 半导体封装元件及其制造方法
CN1820368A (zh) * 2003-08-29 2006-08-16 株式会社瑞萨科技 引线框架及其制造方法
CN101123248A (zh) * 2005-12-22 2008-02-13 万国半导体股份有限公司 具有改进的热性能的半导体封装
CN101452902A (zh) * 2007-07-19 2009-06-10 株式会社瑞萨科技 半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
CN102044517B (zh) 一种超大功率ic芯片封装件的生产方法
CN109671696A (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN102222658B (zh) 多圈排列ic芯片封装件及其生产方法
CN102263077A (zh) 一种双扁平无载体无引脚的ic芯片封装件
CN201708148U (zh) 芯片引线键合区及应用其的半导体器件
CN208796987U (zh) 一种引线框架及其超薄型小外形倒装封装件
CN201629329U (zh) 一种引线框架
CN104167403A (zh) 多脚封装的引线框架
CN102044514A (zh) 芯片引线键合区及应用其的半导体器件
CN205211727U (zh) 一种指纹识别多芯片封装结构
CN101764114A (zh) 一种倒装式封装结构及其制作方法
CN204596785U (zh) 基于dip多基岛的引线框架
US20130134578A1 (en) Device having multiple wire bonds for a bond area and methods thereof
CN201732781U (zh) 一种引线框架
CN206806338U (zh) 薄型化双芯片的叠接封装结构
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法
CN203536411U (zh) 一种半导体封装结构
CN201345361Y (zh) 引线框架
CN201345362Y (zh) 一种引线框架
CN203085519U (zh) 一种芯片引线框架
CN201655790U (zh) 一种铜铝线混合键合半导体芯片封装件
CN202111082U (zh) 多圈排列ic芯片封装件
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN103400811A (zh) 一种基于框架采用特殊点胶技术的扁平封装件及其制作工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110504