CN101764114A - 一种倒装式封装结构及其制作方法 - Google Patents

一种倒装式封装结构及其制作方法 Download PDF

Info

Publication number
CN101764114A
CN101764114A CN200910247540A CN200910247540A CN101764114A CN 101764114 A CN101764114 A CN 101764114A CN 200910247540 A CN200910247540 A CN 200910247540A CN 200910247540 A CN200910247540 A CN 200910247540A CN 101764114 A CN101764114 A CN 101764114A
Authority
CN
China
Prior art keywords
chip
lead frame
plastic
inversion type
sealed body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910247540A
Other languages
English (en)
Inventor
张江元
柳丹娜
李志宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Kaihong Electronic Co Ltd
Original Assignee
Shanghai Kaihong Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Kaihong Electronic Co Ltd filed Critical Shanghai Kaihong Electronic Co Ltd
Priority to CN200910247540A priority Critical patent/CN101764114A/zh
Publication of CN101764114A publication Critical patent/CN101764114A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种倒装式封装结构，包括：一引线框架，具有多个引脚；一芯片，置于引线框架上，所述芯片具有一正面和一背面，所述正面具有多个用于电学连接至引线框架对应引脚的焊盘；多个导电凸块，设置于芯片与引线框架之间，电学连接芯片的焊盘与引线框架的引脚；一塑封体，所述塑封体设置在引线框架设置有芯片的表面。本发明的优点在于：通过采用将导电凸块直接键合到引线框架上的方法，缩短了工艺周期；采用导电凸块同引线框架直接键合的方法，能够降低引线框架和芯片之间的封装电阻；采用凸块代替金属线，避免了引线之间的漏电和串扰以及外界电磁辐射对芯片工作的影响。在一优选的技术方案中，芯片的背面裸露在塑封体之外，降低了封装热阻。

Description

一种倒装式封装结构及其制作方法
【技术领域】
本发明涉及芯片封装领域，尤其涉及一种倒装式封装结构及其封装方法。
【背景技术】
随着半导体集成电路的集成度越来越高，工作速度越来越快，对芯片封装结构的散热要求也越来越苛刻。尤其是对于功率器件而言，由于需要工作在高电压、高电流或者高频环境下，因此对芯片封装结构的绝缘特性要求非常严格，而且功率器件的芯片体积自身通常就很大，从而导致功率器件经过现有技术封装之后所获得的封装结构体积庞大。而由于功率器件的发热量很大，过于庞大的封装体反而不利于功率器件在封装过程中向外散热。
因此，现有技术的缺点在于，对于工作在高电压、高电流或者高频环境下的特殊器件，如何保证芯片在工作中能够向环境中散发热量仍然是一个亟待解决的问题。
【发明内容】
本发明所要解决的技术问题是，提供一种倒装式封装结构及其封装方法，所获得的封装体厚度很薄，能够满足芯片散热的需求。
为了解决上述问题，本发明提供了一种倒装式封装结构，包括：一引线框架，具有多个引脚；一芯片，置于引线框架上，所述芯片具有一正面和一背面，所述正面具有多个用于电学连接至引线框架对应引脚的焊盘(PAD)，所述芯片的正面朝向引线框架；多个导电凸块，设置于芯片与引线框架之间，电学连接芯片的焊盘与引线框架的引脚；一塑封体，所述塑封体设置在引线框架设置有芯片的表面，包裹芯片的正面以及导电凸块。
作为可选的技术方案，所述芯片的背面暴露在塑封体之外。
作为可选的技术方案，所述芯片的背面暴亦被塑封体所包裹。
作为可选的技术方案，所述引线框架多个引脚之间亦具有塑封体，被塑封体包裹的所述引脚的侧面具有凸起结构，以增加引脚在塑封体中的牢固程度。
作为可选的技术方案，所述导电凸块为金属球，所述金属球的材料选自于铜、锡和金中的一种或多种。
本发明进一步提供了上述结构的制作方法，包括如下步骤：提供一芯片，所述芯片具有一正面和一背面，所述正面具有多个用于电学连接至引线框架对应引脚的焊盘；在所述芯片的正面形成多个导电凸块，每个焊盘的表面至少形成有一个导电凸块；提供一引线框架，所述引线框架具有多个引脚；通过将芯片正面的导电凸块焊接至所述引线框架对应引脚，使芯片贴合在引线框架的表面；采用绝缘胶对贴合在引线框架表面的芯片实施注塑。
作为可选的技术方案，所述芯片系存在于一完整的晶圆中，所述方法进一步包括一切割的步骤，使所述芯片从所述晶圆中分离出来；所述切割的步骤在形成导电凸块的步骤之前实施，或者在形成导电凸块的步骤之后，并且在将芯片与导电框架贴合的步骤之前实施。
作为可选的技术方案，所述注塑的步骤中，模具腔体与芯片的背面相贴合。
作为可选的技术方案，所述注塑的步骤中，模具腔体与芯片的背面之间留有空隙。
作为可选的技术方案，所述注塑的步骤中，所述注塑的步骤中，绝缘胶亦填充至引线框架的多个管脚之间的缝隙。
作为可选的技术方案，所述导电凸块为金属球，所述金属球的材料选自于铜、锡和金中的一种或多种。
本发明的优点在于：
1、通过采用将导电凸块直接键合到引线框架上的方法，所获得的封装体较现有技术而言更薄，有利于芯片工作过程中向环境散发热量，并且本发明进一步将现有技术中的焊接和打线两个步骤整合为一个步骤，缩短了工艺周期；
2、采用导电凸块同引线框架直接键合的方法代替了采用金属线例如金线将两者电学连接起来的方法，因此能够降低引线框架和芯片之间的封装电阻；
3、采用凸块代替金属线，缩短了芯片和引线框之间的引线距离，避免了引线之间的漏电和串扰以及外界电磁辐射对芯片工作的影响，因此尤其适用于对高频器件进行封装。
进一步地，在一优选的技术方案中，芯片的背面裸露在塑封体之外，即热源的直接与空气接触，能够提高封装体的散热性，降低了封装热阻。对于功率器件而言，此种封装体更轻，更薄，符合封装体小，轻，薄得发展趋势。
【附图说明】
附图1所示是本发明提供的一种倒装式封装结构及其封装方法的具体实施方式中所述制造方法的实施步骤示意图；
附图2至附图8是附图1所述制造方法对应的工艺示意图；
附图9是本发明提供的一种倒装式封装结构及其封装方法的具体实施方式中所述封装结构的结构示意图。
【具体实施方式】
下面结合附图对本发明提供的一种倒装式封装结构及其封装方法的具体实施方式做详细说明。
附图1所示是本具体实施方式所述方法的实施步骤示意图，包括：步骤S11，提供一芯片；步骤S12，在所述芯片的正面形成多个导电凸块；步骤S13，提供一引线框架；步骤S14，通过将芯片正面的导电凸块焊接至所述引线框架对应引脚，使芯片贴合在引线框架的表面；步骤S15，采用绝缘胶对贴合在引线框架表面的芯片实施注塑。
附图2至附图8所示是上述方法的工艺示意图。
附图2所示，参考步骤S11，提供一芯片110。所述芯片110具有一正面111和一背面112，所述正面111具有多个用于电学连接至引线框架对应引脚的焊盘(PAD)，本具体实施方式以焊盘113和114表示。
所述芯片110可以是本领域内任何常见类型的芯片，包括存储器、逻辑电路或者功率器件等。本具体实施方式所述之方法能够兼顾器件尺寸和封装的绝缘特性，因此尤其适用于功率器件。
附图3所示，参考步骤S12，在所述芯片110的正面111形成多个导电凸块，此处以导电凸块120与121表示。每个焊盘的表面至少应当形成有一个导电凸块。
所述导电凸块120与121为金属球，所述金属球的材料选自于铜、锡和金中的一种或多种。
在每个焊盘表面至少形成一个导电凸块，可以保证后续焊盘与引线框架的管脚之间形成有效的电学连接，增加每个焊盘表面导电凸块的数量，还可以进一步增加电学连接的可靠性。
本具体实施方式中所述的芯片可以是已经从整个晶圆上切割下来的单个芯片，也可以是具有多个独立芯片结构的尚未切割的完整晶圆中的一个。如果是存在于一完整晶圆中的芯片，则应当增加一切割步骤，即通过切割将完整的晶圆分割成多个独立的芯片结构。在实施过程中，既可以首先在一整个晶圆的所有芯片的焊盘上都形成导电凸块，然后再对晶圆实施切割而获得多个独立的芯片，也可以先实施切割再形成导电凸块。上述两种实施办法都应当视为本发明的保护范围。
所述切割晶圆步骤的具体工艺可以本领域内常见的工艺手段，例如采用金刚刀、砂轮或者激光切割的工艺实施，此处不再赘述。
附图4所示，参考步骤S13，提供一引线框架130。所述引线框架具有多个引脚，此处以引脚131与132表示。
所述引线框架为本领域内常见的金属引线框架结构，其材料可以是铜或者铝等任意常见的金属。
附图5所示，参考步骤S14，通过将芯片110正面的导电凸块120与121焊接至所述引线框架130对应的引脚131与132，使芯片110贴合在引线框架130的表面。
本步骤采用导电凸块120与121与引线框架130直接焊接的方法，同现有技术相比，一方面省去了芯片底座，减少了最终产品的体积，另一方面将现有倒装焊工艺中的焊接和引线两个步骤一次完成，缩短了工艺周期。
并且，采用导电凸块120与121同引线框架130直接键合，同采用金属线例如金线将两者电学连接起来的方法相比，降低了引线框架130和芯片110之间的电阻。
本步骤的优点还在于，采用凸块代替金属线，缩短了芯片110和引线框架130之间的引线距离，避免了引线之间的漏电和串扰以及外界电磁辐射对芯片工作的影响，因此尤其适用于对高频器件进行封装。
附图6所示，参考步骤S15，采用绝缘胶对贴合在引线框架130表面的芯片110实施注塑，本步骤实施完毕后，在芯片110的周围形成塑封体140。
所述绝缘胶的材料可以是环氧塑封料，例如Sumitomo公司的G600、G770或者类似的材料。
本步骤的绝缘胶至少应当包裹芯片110的正面以及导电凸块120与121，从而将引线框架130、芯片110和导电凸块粘合成一体，并将芯片正面111和导电凸块120与121塑封起来，避免暴露在空气中造成氧化和沾污。
本具体实施方式中，芯片110的背面112并为被塑封体包裹，而是暴露在空气中。由于芯片背面112并没有任何电路结构或者器件，因此不惧怕氧化或者沾污，将其暴露在空气中的优点在于有利于芯片110工作的过程中向外散热。意图获得附图6所示的结构，则在本注塑步骤中，注塑模具的腔体与芯片的背面112应当是相互贴合的，这样在注塑的过程中才能够保证绝缘胶不至于将芯片背面112覆盖。
附图7所示，在另一实施方式中，也可以采用较深的腔体，使腔体与芯片的背面112之间具有一间隙，所述间隙的宽度例如可以是小于100微米，其最小宽度取决于注塑工艺所能够允许的最小间隙，例如5微米，以保证绝缘胶能够填充到间隙当中去。两者之间具有一间隙的优点在于能够保证芯片110能够被更加更牢固地包裹在塑封体140中，不会因为背面112的裸露而与引线框架130之间产生相对滑动，甚至从塑封体140中脱出。而为了保证芯片的散热，塑封腔体与芯片背面112的间隙应当在保证注塑工艺正常实施的前提下尽可能的小，从而保证芯片通过背面112向环境中散发热量。
附图8所示，在较佳的实施例中，所述引线框架130的引脚131与132之间亦实施注塑，形成塑封体。被塑封体140包裹的所述引脚131与132的侧面具有凸起结构138与139，能够增加引脚131与132在塑封体140中的牢固程度。
在上述步骤实施完毕后，为了获得最终的封装体，还需要对引线框架的引脚实施切割和成型等常见工艺，以形成最终的产品。
附图9所示为采用上述方法获得的倒装式封装结构示意图，包括：一引线框架130，具有引脚131与132；一芯片110，置于引线框架130上，所述芯片110具有一正面111和一背面112，所述正面111具有多个用于电学连接至引线框架130对应引脚的焊盘113与114，所述芯片110的正面111朝向引线框架130；多个导电凸块120与121，设置于芯片110与引线框架130之间，电学连接芯片110的焊盘113与114与引线框架130的引脚131与132；一塑封体140，所述塑封体140设置在引线框架130设置有芯片110的表面，包裹芯片110的正面111以及导电凸块120与121。
附图9所示的结构中，芯片110的背面112是暴露在环境中的。在另一具体实施方式中，芯片110的背面112也可以是被塑封体140包裹的，此种结构请参见附图7所示的情形。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种倒装式封装结构，其特征在于，包括：
一引线框架，具有多个引脚；
一芯片，置于引线框架上，所述芯片具有一正面和一背面，所述正面具有多个用于电学连接至引线框架对应引脚的焊盘，所述芯片的正面朝向引线框架；
多个导电凸块，设置于芯片与引线框架之间，电学连接芯片的焊盘与引线框架的引脚；
一塑封体，所述塑封体设置在引线框架设置有芯片的表面，包裹芯片的正面以及导电凸块。
2.根据权利要求1所述的倒装式封装结构，其特征在于，所述芯片的背面暴露在塑封体之外。
3.根据权利要求1所述的倒装式封装结构，其特征在于，所述芯片的背面暴亦被塑封体所包裹。
4.根据权利要求1至3任意一项所述的倒装式封装结构，其特征在于，所述引线框架多个引脚之间亦具有塑封体，被塑封体包裹的所述引脚的侧面具有凸起结构，以增加引脚在塑封体中的牢固程度。
5.根据权利要求1所述的倒装式封装结构，其特征在于，所述导电凸块为金属球。
6.根据权利要求5所述的倒装式封装结构，其特征在于，所述金属球的材料选自于铜、锡和金中的一种或多种。
7.一种权利要求1所述结构的制作方法，其特征在于，包括如下步骤：提供一芯片，所述芯片具有一正面和一背面，所述正面具有多个用于电学连接至引线框架对应引脚的焊盘；
在所述芯片的正面形成多个导电凸块，每个焊盘的表面至少形成有一个导电凸块；
提供一引线框架，所述引线框架具有多个引脚；
通过将芯片正面的导电凸块焊接至所述引线框架对应引脚，使芯片贴合在引线框架的表面；
采用绝缘胶对贴合在引线框架表面的芯片实施注塑。
8.根据权利要求7所述的方法，其特征在于，所述芯片系存在于一完整的晶圆中，所述方法进一步包括一切割的步骤，使所述芯片从所述晶圆中分离出来；所述切割的步骤在形成导电凸块的步骤之前实施，或者在形成导电凸块的步骤之后，并且在将芯片与导电框架贴合的步骤之前实施。
9.根据权利要求7所述的方法，其特征在于，所述注塑的步骤中，模具腔体与芯片的背面相贴合。
10.根据权利要求7所述的方法，其特征在于，所述注塑的步骤中，模具腔体与芯片的背面之间留有空隙。
11.根据权利要求7至10任意一项所述的方法，其特征在于，所述注塑的步骤中，所述注塑的步骤中，绝缘胶亦填充至引线框架的多个管脚之间的缝隙。
12.根据权利要求7所述的方法，其特征在于，所述导电凸块为金属球。
13.根据权利要求12所述的方法，其特征在于，所述金属球的材料选自于铜、锡和金中的一种或多种。
CN200910247540A 2009-12-30 2009-12-30 一种倒装式封装结构及其制作方法 Pending CN101764114A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910247540A CN101764114A (zh) 2009-12-30 2009-12-30 一种倒装式封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910247540A CN101764114A (zh) 2009-12-30 2009-12-30 一种倒装式封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN101764114A true CN101764114A (zh) 2010-06-30

Family

ID=42495186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910247540A Pending CN101764114A (zh) 2009-12-30 2009-12-30 一种倒装式封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN101764114A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569099A (zh) * 2010-12-28 2012-07-11 万国半导体(开曼)股份有限公司 一种倒装芯片的封装方法
CN103700635A (zh) * 2013-12-25 2014-04-02 北京必创科技有限公司 一种带腔体的芯片封装结构及其封装方法
CN103745933A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 封装结构的形成方法
CN106409786A (zh) * 2016-12-02 2017-02-15 上海芯石微电子有限公司 一种双向esd防护二极管的dfn封装结构及制造方法
CN112444717A (zh) * 2019-08-29 2021-03-05 珠海格力电器股份有限公司 一种塑封料与芯片匹配度的验证方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569099A (zh) * 2010-12-28 2012-07-11 万国半导体(开曼)股份有限公司 一种倒装芯片的封装方法
CN102569099B (zh) * 2010-12-28 2014-12-10 万国半导体(开曼)股份有限公司 一种倒装芯片的封装方法
CN103745933A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 封装结构的形成方法
CN103745933B (zh) * 2013-12-05 2016-04-20 南通富士通微电子股份有限公司 封装结构的形成方法
CN103700635A (zh) * 2013-12-25 2014-04-02 北京必创科技有限公司 一种带腔体的芯片封装结构及其封装方法
CN106409786A (zh) * 2016-12-02 2017-02-15 上海芯石微电子有限公司 一种双向esd防护二极管的dfn封装结构及制造方法
CN112444717A (zh) * 2019-08-29 2021-03-05 珠海格力电器股份有限公司 一种塑封料与芯片匹配度的验证方法

Similar Documents

Publication Publication Date Title
US6979909B2 (en) Semiconductor device and method of manufacturing same
CN102790513B (zh) 电源模块和电源模块的封装方法
JP2002324816A (ja) 半導体装置及びその製造方法
JP2005109100A (ja) 半導体装置およびその製造方法
JP5956783B2 (ja) 半導体装置の製造方法
CN103346136A (zh) 功率模块及其封装方法
CN101764114A (zh) 一种倒装式封装结构及其制作方法
CN109256368B (zh) Sot23-x引线框架及其封装方法
US20150221580A1 (en) Semiconductor device and manufacturing method of the same
WO2017071418A1 (zh) 半导体器件及其制造方法
JP2005167075A (ja) 半導体装置
CN106920781A (zh) 半导体封装体和用于形成半导体封装体的方法
CN203367261U (zh) 功率模块
JP6667401B2 (ja) 電力用半導体装置の製造方法
JP5222508B2 (ja) 半導体装置の製造方法
JP2000114206A (ja) 半導体パッケージの製造方法
CN205319149U (zh) 半导体封装体
CN104112733A (zh) 用于封装半导体芯片的模制材料和方法
CN112420649B (zh) 芯片封装结构及电子产品
US7821141B2 (en) Semiconductor device
JP6347323B2 (ja) 半導体装置
CN106601714A (zh) 一种活动顶针内绝缘封装结构及其工艺方法
KR102219689B1 (ko) 반도체 장치 및 그 제조 방법
JP7142714B2 (ja) 電力用半導体装置の製造方法
CN104600044A (zh) 一种微型智能卡及封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100630