CN112444717A - 一种塑封料与芯片匹配度的验证方法 - Google Patents

一种塑封料与芯片匹配度的验证方法 Download PDF

Info

Publication number
CN112444717A
CN112444717A CN201910806773.1A CN201910806773A CN112444717A CN 112444717 A CN112444717 A CN 112444717A CN 201910806773 A CN201910806773 A CN 201910806773A CN 112444717 A CN112444717 A CN 112444717A
Authority
CN
China
Prior art keywords
chip
matching degree
lead frame
pin
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910806773.1A
Other languages
English (en)
Inventor
陈治中
廖童佳
王华辉
史波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201910806773.1A priority Critical patent/CN112444717A/zh
Publication of CN112444717A publication Critical patent/CN112444717A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种塑封料与芯片匹配度的验证方法，包括：在引线框架的设置面上设置凸起隔板，凸起隔板将设置面分隔出至少两个隔离区；在至少两个隔离区的每个隔离区上设置一个芯片；采用至少两种不同的塑封料封装至少两个芯片，且至少两种塑封料与至少两个芯片一一对应，每种塑封料封装对应的芯片，凸起隔板将不同的塑封料隔开；采用高温反偏的方式测试每个芯片与该芯片对应的塑封料之间的匹配度。通过在引线框架的设置面上设置至少两个芯片，采用不同的塑封料塑封每个芯片，设置面上的凸起隔板将不同的塑封料分隔开，在一个引线框架上验证多种塑封料与芯片之间的匹配度，提高不同种塑封料与芯片之间匹配度的验证效率，便于快速找到合适的塑封料。

Description

一种塑封料与芯片匹配度的验证方法
技术领域
本发明涉及芯片的封装技术领域，尤其涉及一种塑封料与芯片匹配度的验证方法。
背景技术
在功率芯片的研发过程中，需要找到合适的塑封料对芯片进行封装。由于塑封料的种类繁多，不同的塑封料中所包含的环氧树脂的种类不同，从而使不同的塑封料封装在同一类型的芯片上时，同一类型的芯片与不同的塑封料封装在一起后的封装件的性能不同。目前，验证塑封料与芯片之间匹配度的方式为：参考图1及图2，在一个引线框架1上设置芯片2，之后采用一种塑封料3封装一个引线框架1，再采用另一种不同的塑封料3封装另一个引线框架1，之后采用高温反偏的方法测量每个封装件，以验证引线框架上的芯片2与塑封料3之间的匹配度。但采用该方式，在一个引线框架1上只能封装一种塑封料3，从而一次只能测量一种塑封料3与该芯片2之间的匹配度。由于实际测试中，一次测试通常需要测试上千小时，从而导致测试时间较长，研发时间也较长，使研发周期较长。
发明内容
本发明提供一种塑封料与芯片匹配度的验证方法，以提高检验塑封料与芯片之间匹配度的效率，快速找到封装芯片所需的合适的塑封料。
本发明提供了一种塑封料与芯片匹配度的验证方法，该验证方法包括：在引线框架的设置面上设置凸起隔板，其中，凸起隔板将设置面分隔出至少两个隔离区；在至少两个隔离区的每个隔离区上设置一个芯片；采用至少两种不同的塑封料封装至少两个芯片，且至少两种塑封料与至少两个芯片一一对应，每种塑封料封装对应的芯片，且凸起隔板将不同的塑封料隔开；采用高温反偏的方式测试每个芯片与该芯片对应的塑封料之间的匹配度。
在上述的方案中，通过在引线框架的设置面上设置至少两个芯片，且采用不同的塑封料塑封每个芯片，且设置面上的凸起隔板将不同的塑封料分隔开，从而可以在一个引线框架上验证多种塑封料与芯片之间的匹配度，以提高不同种塑封料与芯片之间匹配度的验证效率，便于快速找到合适的塑封料，对芯片进行封装，缩短研发周期。
在一个具体的实施方式中，隔离区的数目为N个，引线框架上具有N+1个引脚，其中，N+1个引脚包括一个第一引脚、以及N个第二引脚。第一引脚与引线框架的设置面电连接，上述N个第二引脚与N个芯片一一对应。每个芯片与对应的第二引脚电连接，且每个第二引脚与引线框架的设置面绝缘连接。其中，在至少两个隔离区的每个隔离区上设置一个芯片具体为：在每个隔离区焊接一个芯片，且每个芯片通过设置面与第一引脚电连接；采用引线电连接每个芯片与该芯片对应的第二引脚。通过在引线框架上设置多个第二引脚、以及一个第一引脚，以便于对引线框架上的每个芯片采用高温反偏的方式测试每个芯片与该芯片对应的塑封料之间的匹配度。
在一个具体的实施方式中，每个芯片具有与设置面电连接的第一电极、以及设置在每个芯片上背离设置面一侧的第二电极。采用引线电连接每个芯片与该芯片对应的第二引脚具体为：将引线的一端通过键合方式与每个芯片上的第二电极电连接，将引线的另一端通过键合方法与该芯片对应的第二引脚电连接。通过键合连接的方式，以便于实现引线与第二电极、以及第二引脚之间的电连接。
在一个具体的实施方式中，第一电极为芯片的阴极，第二电极为芯片的阳极，以便于使第一引脚与每个芯片的同一电极电连接，从而便于对每个芯片进行通电。
在一个具体的实施方式中，采用高温反偏的方式测试每个芯片与该芯片对应的塑封料之间的匹配度具体为：在第一引脚上通正向电压，测量并记录每个芯片对应的第二引脚的输出电压及其变化，以验证检测每个芯片与该芯片对应的塑封料之间的匹配度。由于芯片为半导体材料，故而每个芯片的电阻为单向无限大，通过利用芯片的单向电阻无限大的特性，以检测每个芯片与封装在该芯片上的塑封料之间的匹配度。
在一个具体的实施方式中，隔离区的数目N等于2，引线框架上具有3个引脚，其中，3个引脚包括一个第一引脚、以及两个第二引脚，以便于制备引线框架、以及其上的凸起隔板。
在一个具体的实施方式中，第一引脚位于两个第二引脚之间，以便于使每个芯片与第一引脚电连接。
在一个具体的实施方式中，在引线框架的设置面上设置凸起隔板具体为：采用冲压的方式在引线框架的设置面上设置凸起隔板，以便于加工出凸起隔板。
在一个具体的实施方式中，引线框架的材料为铜，凸起隔板为铜隔板，以提高引线框架的设置面上的导电性能。
在一个具体的实施方式中，引线框架的设置面上隔离区的数目N为2，凸起隔板为设置在引线框架的设置面中间的长条型凸起隔板，以便于冲压出凸起隔板。
附图说明
图1为现有技术中的引线框架封装的示意图；
图2为现有技术中的另一种塑封料封装在引线框架上的示意图；
图3为本发明实施例提供的一种塑封料与芯片匹配度的验证方法的流程图；
图4为本发明实施例提供的一种引线框架的示意图；
图5为本发明实施例提供的采用高温反偏的方式测试引线框架上的芯片与不同塑封料封装在一起时的示意图。
附图标记：
10-引线框架 11-设置面 12-凸起隔板
13-隔离区 20-芯片 21-第一引脚
22-第二引脚 30-塑封料
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
为了方便理解本发明实施例提供的塑封料与芯片的验证方法，首先说明一下其应用场景。该塑封料与芯片的验证方法应用于芯片的前期研发过程中，以找到合适的塑封料对芯片进行封装。下面结合附图对本发明实施例提供的塑封料与芯片的验证方法进行详细的描述。
本发明提供了一种塑封料与芯片匹配度的验证方法，参考图3及图4，该验证方法包括：步骤001：在引线框架10的设置面11上设置凸起隔板12，其中，凸起隔板12将设置面11分隔出至少两个隔离区；步骤002：在至少两个隔离区的每个隔离区上设置一个芯片20；步骤003：采用至少两种不同的塑封料30封装至少两个芯片20，且至少两种塑封料30与至少两个芯片20一一对应，每种塑封料30封装对应的芯片20，且凸起隔板12将不同的塑封料30隔开；步骤004：采用高温反偏的方式测试每个芯片20与该芯片20对应的塑封料30之间的匹配度。
在上述的方案中，通过在引线框架10的设置面11上设置至少两个芯片20，且采用不同的塑封料30塑封每个芯片20，且设置面11上的凸起隔板12将不同的塑封料30分隔开，从而可以在一个引线框架10上验证多种塑封料30与芯片20之间的匹配度，以提高不同种塑封料30与芯片20之间匹配度的验证效率，便于快速找到合适的塑封料30，对芯片20进行封装，缩短研发周期。下面结合附图对上述示出了的塑封料30与芯片20匹配度的验证方法进行详细的介绍。
步骤001：在引线框架10的设置面11上设置凸起隔板12。具体设置时，引线框架10的材料可以为金属铜，凸起隔板12为铜隔板，以提高引线框架10的设置面11上的导电性能。应当理解的是，引线框架10的材料并不限于铜，还可以为诸如铝、合金等能够导电的材料。参考图4，引线框架10具有用于设置芯片20的设置面11，在引线框架10上设置有凸起隔板12。在设置凸起隔板12时，可以采用冲压的方式在引线框架10的设置面11上设置凸起隔板12，以便于加工出凸起隔板12。应当理解的是，凸起隔板12的设置方式并不限于上述示出的通过冲压的方式，除此之外，还可以采用其他的方式，例如可以采用粘接、焊接等方式。
在具体确定引线框架10的设置面11上隔离区的个数时，参考图4，设置面11上隔离区的个数N可以为2，具体设置时，可以使凸起隔板12为凸起隔板12为设置在引线框架10的设置面11中间的长条型凸起，以便于凸起隔板12的设置。应当理解的是，设置面11上隔离区的个数并不限于上述示出的两个，其还可以为3个、4个、5个等不少于两个的任意值。
另外，在隔离区的数目为N个时，引线框架10上具有N+1个引脚，其中，N+1个引脚包括一个第一引脚21、以及N个第二引脚22。其中，第一引脚21与引线框架10的设置面11电连接，具体的，可以设置第一引脚21与引线框架10的设置面11为一体结构，以实现第一引脚21与引线框架10的设置面11之间的电连接，且便于设置。上述N个第二引脚22与N个芯片20一一对应。每个芯片20与对应的第二引脚22电连接，且每个第二引脚22与引线框架10的设置面11绝缘连接。具体的，第二引脚22的个数与芯片20的个数相等，且每个芯片20电连接有一个第二引脚22，且每个第二引脚22电连接有一个芯片20。
参考图4及图5，在隔离区的数目N等于2时，引线框架10上具有3个引脚，其中，3个引脚包括一个第一引脚21、以及两个第二引脚22，以便于制备引线框架10，以及其上的凸起隔。在具体排列第一引脚21及第二引脚22时，第一引脚21位于两个第二引脚22之间，以便于使每个芯片20与第一引脚21电连接。应当理解的是，图4及图5仅仅示出了设置引脚的一种方式，除此之外，还可以采用其他的方式。
步骤002：在至少两个隔离区的每个隔离区上设置一个芯片20。其具体为：在每个隔离区焊接一个芯片20，且每个芯片20通过设置面11与第一引脚21电连接；采用引线电连接每个芯片20与该芯片20对应的第二引脚22。通过在引线框架10上设置多个第二引脚22、以及一个第一引脚21，以便于对引线框架10上的每个芯片20采用高温反偏的方式测试每个芯片20与该芯片20对应的塑封料30之间的匹配度。
具体设置时，每个芯片20具有与设置面11电连接的第一电极、以及设置在每个芯片20上背离设置面11一侧的第二电极。在具体设置每个芯片20的第一电极及第二电极时，可以设置第一电极为芯片20的阴极，第二电极为每个芯片20的阳极，以便于使第一引脚21与每个芯片20的同一电极电连接，从而便于对每个芯片20进行通电。应当理解的是，上述仅仅示出了设置芯片20的第一电极及第二电极的一种方式，除此之外，还可以采用其他的方式。
上述采用引线电连接每个芯片20与该芯片20对应的第二引脚22具体为：将引线的一端通过键合方式与每个芯片20上的第二电极电连接，将引线的另一端通过键合方法与该芯片20对应的第二引脚22电连接。通过键合连接的方式，以便于实现引线与第二电极、以及第二引脚22之间的电连接。上述引线具体可以为现有技术中常规用作引线的铜线、金线、银线等金属导线。应当理解的是，电连接引线与引脚的方式并不限于上述示出的键合的方式，除此之外，还可以采用其他的方式，例如，可以采用焊接的方式。
步骤003：采用至少两种不同的塑封料30封装至少两个芯片20。具体设置时，上述塑封料30具体可以为现有技术中常规用于封装芯片20的环氧树脂材料。另外，由于环氧树脂材料的种类繁多，而不同的环氧树脂材料与不同的芯片20封装在一起形成封装件时，由于芯片20的形状、环氧树脂中所含化学成分的不同，会使封装件表现出不同的性能。在塑封料30与芯片20的匹配度较好时，封装件的可靠性及稳定性较好；在塑封料30与芯片20的匹配度较差时，封装件的可靠性及稳定性较差。因此，在芯片20的研发过程中，需要在现有的不同种塑封料30中，选择出合适的塑封料30，对芯片20封装。通常的方式为采用不同的塑封料30封装芯片20形成封装件，之后测量封装件的各项性能指标，其中一项重要的指标为测量封装件的漏电情况。由于芯片20为半导体材料，向芯片20通电的方向不同，会测量出不同的电阻。在对芯片20正向通电时，芯片20的电阻很小，几乎为零。而在对芯片20反向通电时，正常情况下，芯片20的电阻会非常大。但是由于芯片20的形状及塑封料30的流动性及成分不同等原因，在对芯片20反向通电时，芯片20的电阻并不会表现出很大，此时，说明封装件可能存在漏电情况，说明此种塑封料30与芯片20的匹配度较差。而如果在对芯片20反向通电时，芯片20的电阻很大，且在长时间测试的情况下，其依然能够保持很大的电阻，说明该塑封料30与芯片20的匹配度较高，可以作为该芯片20的塑封料30。
设置时，至少两种塑封料30与至少两个芯片20一一对应，每种塑封料30封装对应的芯片20，且凸起隔板12将不同的塑封料30隔开。例如，参考图4及图5，由于引线框架10上设置有两个芯片20，故而采用两种不同的塑封料30封装不同的芯片20，使其中一种塑封料30封装一个芯片20，另一种塑封料30封装另一个芯片20。具体的封装工艺为现有技术中常规的封装工艺，其主要包括注塑成型、烘烤等方式。另外，在封装前，可以先进行等离子清洗机清洗等工序，由于在将芯片20设置在引线框架10上，引线框架10表面可能会有焊接残留物，需要通过清洗去除，以避免后续封装过程导致封装失效。
步骤004：采用高温反偏的方式测试每个芯片20与该芯片20对应的塑封料30之间的匹配度。其中，上述高温反偏测试芯片20与塑封料30之间的匹配度的方式为现有技术中常规的高温反偏的测试方式。其具体为：参考图5，在第一引脚21上通正向电压，其具体可以为正向600V电压，测量并记录每个芯片20对应的第二引脚22的输出电压及其变化，以检测每个芯片20与该芯片20对应的塑封料30之间的匹配度。由于芯片20为半导体材料，故而每个芯片20的电阻为单向无限大，通过利用芯片20的单向电阻无限大的特性，以验证每个芯片20与封装在该芯片20上的塑封料30之间的匹配度。
通过在引线框架10的设置面11上设置至少两个芯片20，且采用不同的塑封料30塑封每个芯片20，且设置面11上的凸起隔板12将不同的塑封料30分隔开，从而可以在一个引线框架10上验证多种塑封料30与芯片20之间的匹配度，以提高不同种塑封料30与芯片20之间匹配度的验证效率，便于快速找到合适的塑封料30，对芯片20进行封装，缩短研发周期。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种塑封料与芯片匹配度的验证方法，其特征在于，包括：
在引线框架的设置面上设置凸起隔板，所述凸起隔板将所述设置面分隔出至少两个隔离区；
在所述至少两个隔离区的每个隔离区上设置一个芯片；
采用至少两种不同的塑封料封装至少两个芯片，且所述至少两种塑封料与所述至少两个芯片一一对应，每种塑封料封装对应的芯片；且所述凸起隔板将不同的塑封料隔开；
采用高温反偏的方式测试每个芯片与该芯片对应的塑封料之间的匹配度。
2.如权利要求1所述的塑封料与芯片匹配度的验证方法，其特征在于，所述隔离区的数目为N个；所述引线框架上具有N+1个引脚，其中，所述N+1个引脚包括一个第一引脚、以及N个第二引脚；所述第一引脚与所述引线框架的设置面电连接，所述N个第二引脚与所述N个芯片一一对应；每个芯片与对应的第二引脚电连接，且每个第二引脚与所述引线框架的设置面绝缘连接；
所述在所述至少两个隔离区的每个隔离区上设置一个芯片具体为：
在每个隔离区焊接一个芯片，且每个芯片通过所述设置面与所述第一引脚电连接；
采用引线电连接每个芯片与该芯片对应的第二引脚。
3.如权利要求2所述的塑封料与芯片匹配度的验证方法，其特征在于，每个芯片具有与设置面电连接的第一电极、以及设置在该芯片上背离所述设置面一侧的第二电极；
所述采用引线电连接每个芯片与该芯片对应的第二引脚具体为：
将所述引线的一端与每个芯片的第二电极电连接，将所述引线的另一端与该芯片对应的第二引脚电连接。
4.如权利要求3所述的塑封料与芯片匹配度的验证方法，其特征在于，所述第一电极为芯片的阴极，所述第二电极与所述芯片的阳极。
5.如权利要求4所述的塑封料与芯片匹配度的验证方法，其特征在于，所述采用高温反偏的方式测试每个芯片与该芯片对应的塑封料之间的匹配度具体为：
在所述第一引脚上通正向电压，测量并记录每个芯片所对应的第二引脚的输出电压及其变化，以验证每个芯片与该芯片对应的塑封料之间的匹配度。
6.如权利要求2-5任一项所述的塑封料与芯片匹配度的验证方法，其特征在于，所述隔离区的数目N为2，所述引线框架上具有3个引脚，其中，所述3个引脚包括一个第一引脚、以及两个第二引脚。
7.如权利要求5所述的塑封料与芯片匹配度的验证方法，其特征在于，所述第一引脚位于所述两个第二引脚之间。
8.如权利要求1所述的塑封料与芯片匹配度的验证方法，其特征在于，所述在所述引线框架的设置面上设置凸起隔板具体为：
采用冲压成型的方式在所述引线框架上设置凸起隔板。
9.如权利要求8所述的塑封料与芯片匹配度的验证方法，其特征在于，引线框架的材料为铜，所述凸起隔板为铜隔板。
10.如权利要求8所述的塑封料与芯片匹配度的验证方法，其特征在于，所述隔离区的数目N为2，所述凸起隔板为设置在所述引线框架的设置面中间位置的长条形凸起隔板。
CN201910806773.1A 2019-08-29 2019-08-29 一种塑封料与芯片匹配度的验证方法 Pending CN112444717A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910806773.1A CN112444717A (zh) 2019-08-29 2019-08-29 一种塑封料与芯片匹配度的验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910806773.1A CN112444717A (zh) 2019-08-29 2019-08-29 一种塑封料与芯片匹配度的验证方法

Publications (1)

Publication Number Publication Date
CN112444717A true CN112444717A (zh) 2021-03-05

Family

ID=74740774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910806773.1A Pending CN112444717A (zh) 2019-08-29 2019-08-29 一种塑封料与芯片匹配度的验证方法

Country Status (1)

Country Link
CN (1) CN112444717A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201514940U (zh) * 2009-09-08 2010-06-23 上海芯哲微电子科技有限公司 一种集成电路封装用引线框架结构
CN202189118U (zh) * 2011-08-19 2012-04-11 汕头华汕电子器件有限公司 Sot186a封装产品绝缘测试装置
CN102610585A (zh) * 2011-12-19 2012-07-25 佛山市蓝箭电子有限公司 硅芯片封装用引线框架、封装方法及其形成的电子元件
CN102637665A (zh) * 2012-04-12 2012-08-15 张轩 一种芯片区带凹槽的引线框架
CN103311143A (zh) * 2012-03-06 2013-09-18 深圳赛意法微电子有限公司 芯片封装测试装置及其使用的引线框架
CN103975422A (zh) * 2012-11-28 2014-08-06 新电元工业株式会社 树脂封装型半导体装置的制造方法以及树脂封装型半导体装置
CN204011407U (zh) * 2014-06-04 2014-12-10 深圳深爱半导体股份有限公司 芯片封装的新型sop结构
CN105778513A (zh) * 2014-12-18 2016-07-20 北京科化新材料科技有限公司 液体硅橡胶复合物
CN106340496A (zh) * 2015-05-15 2017-01-18 无锡超钰微电子有限公司 芯片封装结构及其制造方法
CN109545769A (zh) * 2018-11-15 2019-03-29 佛山市蓝箭电子股份有限公司 硅芯片封装引线框架及其封装方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201514940U (zh) * 2009-09-08 2010-06-23 上海芯哲微电子科技有限公司 一种集成电路封装用引线框架结构
CN202189118U (zh) * 2011-08-19 2012-04-11 汕头华汕电子器件有限公司 Sot186a封装产品绝缘测试装置
CN102610585A (zh) * 2011-12-19 2012-07-25 佛山市蓝箭电子有限公司 硅芯片封装用引线框架、封装方法及其形成的电子元件
CN103311143A (zh) * 2012-03-06 2013-09-18 深圳赛意法微电子有限公司 芯片封装测试装置及其使用的引线框架
CN102637665A (zh) * 2012-04-12 2012-08-15 张轩 一种芯片区带凹槽的引线框架
CN103975422A (zh) * 2012-11-28 2014-08-06 新电元工业株式会社 树脂封装型半导体装置的制造方法以及树脂封装型半导体装置
CN204011407U (zh) * 2014-06-04 2014-12-10 深圳深爱半导体股份有限公司 芯片封装的新型sop结构
CN105778513A (zh) * 2014-12-18 2016-07-20 北京科化新材料科技有限公司 液体硅橡胶复合物
CN106340496A (zh) * 2015-05-15 2017-01-18 无锡超钰微电子有限公司 芯片封装结构及其制造方法
CN109545769A (zh) * 2018-11-15 2019-03-29 佛山市蓝箭电子股份有限公司 硅芯片封装引线框架及其封装方法

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
A.SCANDURRA ETC.: "Breakdown voltages phenomena at molding compound-chip interface", 《TWENTY SIXTH IEEE/CPMT INTERNATIONAL ELECTRONICS MANUFACTURING TECHNOLOGY SYMPOSIUM (CAT. NO.00CH37146)》 *
张朋等: "电动汽车用大功率IGBT模块封装技术", 《智能电网》 *
张秋等: "高可靠塑封分立器件工艺过程控制及质量评价", 《信息技术与标准化》 *
林洁馨等: "提高功率开关晶体管高温反偏能力的研究", 《半导体技术》 *
梁赛嫦等: "沟槽栅FS-IGBT HTRB失效的调查分析", 《现代信息科技》 *
董少华等: "HTRB试验方法及现象研究", 《智能电网》 *
蒋建春等: "《嵌入式系统原理及应用实例》", 31 August 2015 *

Similar Documents

Publication Publication Date Title
JP4499577B2 (ja) 半導体装置
US4441248A (en) On-line inspection method and system for bonds made to electronic components
US6294839B1 (en) Apparatus and methods of packaging and testing die
JP2002324816A (ja) 半導体装置及びその製造方法
Streibel et al. Reliability of SiC MOSFET with danfoss bond buffer technology in automotive traction power modules
JP2004138405A (ja) 半導体装置測定用プローブ
CN105101673A (zh) 金属基座基板、功率模块、以及金属基座基板的制造方法
JP2014139968A (ja) 半導体装置およびその製造方法
US4012768A (en) Semiconductor package
US11211373B1 (en) Double-sided chip stack assembly
US10304777B2 (en) Semiconductor device having a plurality of semiconductor modules connected by a connection component
CN112444717A (zh) 一种塑封料与芯片匹配度的验证方法
US8884383B2 (en) Semiconductor device and method of testing the same
JP2004138391A (ja) 半導体装置の製造方法
KR102008209B1 (ko) 가압형 반도체 패키지
Özkol et al. Improving the power cycling performance of IGBT modules by plating the emitter contact
JP7313315B2 (ja) 半導体装置の製造方法及び電力制御回路の製造方法
CN113345853B (zh) 压力式半导体封装及其制造方法
US11043465B2 (en) Semiconductor device
JP5626567B2 (ja) 素子実装基板の組み立て方法
CN217506034U (zh) 一种半导体产品的绝缘测试系统
KR102361845B1 (ko) 열전 소재 레그, 열전 모듈 및 이의 제조 방법
CN107026140B (zh) 具有可焊接的正面的半导体芯片及制造半导体芯片的方法
EP4354103A1 (en) Sensor unit for an electronic device and method for mounting a sensor element
CN111090058A (zh) 框架、其制备方法以及高温反相偏压试验

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination