CN204011407U - 芯片封装的新型sop结构 - Google Patents

芯片封装的新型sop结构 Download PDF

Info

Publication number
CN204011407U
CN204011407U CN201420293526.9U CN201420293526U CN204011407U CN 204011407 U CN204011407 U CN 204011407U CN 201420293526 U CN201420293526 U CN 201420293526U CN 204011407 U CN204011407 U CN 204011407U
Authority
CN
China
Prior art keywords
new type
slide glass
glass district
chip package
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201420293526.9U
Other languages
English (en)
Inventor
汪德文
谢文华
王云峰
吕劲锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN SI SEMICONDUCTORS CO Ltd
Original Assignee
SHENZHEN SI SEMICONDUCTORS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN SI SEMICONDUCTORS CO Ltd filed Critical SHENZHEN SI SEMICONDUCTORS CO Ltd
Priority to CN201420293526.9U priority Critical patent/CN204011407U/zh
Application granted granted Critical
Publication of CN204011407U publication Critical patent/CN204011407U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种芯片封装的新型SOP结构,包括引线框架和塑封体,所述引线框架包括引脚和载片区,所述载片区的数量为两个且相互分离、互不连通,两个载片区均为外露岛结构;所述新型SOP结构还包括两个分别与一个所述载片区的尺寸相匹配的散热片,两散热片外露于所述新型SOP结构与电路板接触的一面、且相互间被所述塑封体隔离。本实用新型安装使用时散热片与PCB直接接触,提高了散热性能。且因为设置了两个载片区,可以在一个封装结构中封装需隔离的两粒芯片,实现了双芯片封装功能。

Description

芯片封装的新型SOP结构
技术领域
本实用新型涉及半导体器件封装,特别是涉及一种芯片封装的新型SOP结构。
背景技术
近几十年来,芯片封装技术一直随着集成电路技术的发展而发展。封装结构是指半导体集成电路芯片用的外壳,其不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用,而且还通过芯片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过印刷电路板上的导线与其它器件相连接。因此,封装结构一般包括用于安装、固定及引线的引线框架,同时还包括用于保护芯片、密封并与引线框架相匹配的封装体(Package Body)。
引线框架包括用于焊接半导体芯片、位于引线框架中心区域的载片区,以及布置于载片区周围的引脚。在封装时,先将半导体芯片布置于载片区,然后用封装体(例如环氧树脂等塑封料)塑封半导体芯片和引线框架。
传统的SOP(Small Outline Package,小外形封装)类的封装结构采用的是全包封设计,没有外露的散热结构,主要通过塑封料散热,而塑封料的导热性能较差导致此种封装的散热性能较差。在功率越来越大、封装尺寸越来越小的需求下,传统的SOP结构的散热缺点越来越明显。另外,一些芯片产品需要在一个封装结构中封装相互隔离的两粒芯片。
实用新型内容
基于此,有必要提供一种散热性能较佳、且能封装相互隔离的两粒芯片的新型SOP结构。
一种芯片封装的新型SOP结构,包括引线框架和塑封体,所述引线框架包括引脚和载片区,所述载片区的数量为两个且相互分离、互不连通,两个载片区均为外露岛结构;所述新型SOP结构还包括两个分别与一个所述载片区的尺寸相匹配的散热片,两散热片外露于所述新型SOP结构与电路板接触的一面、且相互间被所述塑封体隔离。
在其中一个实施例中,所述塑封体为环氧树脂塑封体。
在其中一个实施例中,所述散热片为铜片。
在其中一个实施例中,所述引脚的数量为8。
在其中一个实施例中,所述引脚的数量为7。
在其中一个实施例中,所述引脚为二次弯折结构,包括与所述引线框架连接的连接部、延伸部、以及用于与电路板焊接的焊接部,所述连接部与所述延伸部之间、所述延伸部与所述焊接部之间各通过一弯折部相互连接,两弯折部的弯折角均小于120度。
上述芯片封装的新型SOP结构的两片散热片外露于管体背面,安装使用时散热片与印刷电路板(PCB)直接接触,提高了散热性能。且因为设置了两个载片区,可以在一个封装结构中封装需隔离的两粒芯片,实现了双芯片封装功能。
附图说明
通过附图中所示的本实用新型的优选实施例的更具体说明,本实用新型的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分,且并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本实用新型的主旨。
图1是一实施例中新型SOP结构的示意图;
图2是一实施例中引脚的示意图。
具体实施方式
为了便于理解本实用新型,下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的首选实施例。但是,本实用新型可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本实用新型的公开内容更加透彻全面。
需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本实用新型的SOP结构包括引线框架和塑封体,引线框架包括引脚和载片区。载片区的数量为两个且相互分离、互不连通,两个载片区均为外露岛结构。载片区上各粘接一粒芯片,实现衬底的隔离。芯片可以通过绝缘胶或导电胶粘接于载片区上。新型SOP结构还包括两个分别与一载片区的尺寸相匹配的散热片,两散热片外露于新型SOP结构与PCB接触的一面、且散热片相互间被塑封体隔离。具体地,在制造时可以在塑封体上形成与散热片的尺寸相匹配的开口。
图1是一实施例中新型SOP结构的示意图。该芯片封装的新型SOP结构的两片散热片32外露于管体背面,安装使用时散热片32与PCB直接接触,提高了散热性能。且因为设置了两个载片区,可以在一个封装结构中封装需隔离的两粒芯片,实现了双芯片封装功能。
图1所示实施例为ESOP-8类型的封装结构,设有8根引脚12。该封装结构能兼容ESOP-8的现有模具,可使用现有生产线直接生产。
在其它实施例中,本实用新型的新型SOP结构同样适用于设有7根引脚的ESOP-7类型的封装,可以兼容ESOP-7的现有模具,使用现有生产线直接生产。ESOP-7类型封装一般适用于其中一粒芯片的工作电压较高的情况,避免高工作电压的引脚对一个距离最近引脚的串扰。
在其中一个实施例中,塑封体的材质为环氧树脂,散热片的材质为铜。
图2是一实施例中引脚12的示意图。引脚12为二次弯折结构,包括与引线框架连接的连接部122、延伸部124、以及用于与电路板焊接的焊接部126。连接部122与延伸部124之间、延伸部124与焊接部126之间各通过一弯折部相互连接,两弯折部的弯折角a、b均小于120度。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。

Claims (6)

1.一种芯片封装的新型SOP结构,包括引线框架和塑封体,所述引线框架包括引脚和载片区,其特征在于,所述载片区的数量为两个且相互分离、互不连通,两个载片区均为外露岛结构;所述新型SOP结构还包括两个分别与一个所述载片区的尺寸相匹配的散热片,两散热片外露于所述新型SOP结构与电路板接触的一面、且相互间被所述塑封体隔离。
2.根据权利要求1所述的芯片封装的新型SOP结构,其特征在于,所述塑封体为环氧树脂塑封体。
3.根据权利要求1所述的芯片封装的新型SOP结构,其特征在于,所述散热片为铜片。
4.根据权利要求1所述的芯片封装的新型SOP结构,其特征在于,所述引脚的数量为8。
5.根据权利要求1所述的芯片封装的新型SOP结构,其特征在于,所述引脚的数量为7。
6.根据权利要求1所述的芯片封装的新型SOP结构,其特征在于,所述引脚为二次弯折结构,包括与所述引线框架连接的连接部、延伸部、以及用于与电路板焊接的焊接部,所述连接部与所述延伸部之间、所述延伸部与所述焊接部之间各通过一弯折部相互连接,两弯折部的弯折角均小于120度。
CN201420293526.9U 2014-06-04 2014-06-04 芯片封装的新型sop结构 Expired - Lifetime CN204011407U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420293526.9U CN204011407U (zh) 2014-06-04 2014-06-04 芯片封装的新型sop结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420293526.9U CN204011407U (zh) 2014-06-04 2014-06-04 芯片封装的新型sop结构

Publications (1)

Publication Number Publication Date
CN204011407U true CN204011407U (zh) 2014-12-10

Family

ID=52051367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420293526.9U Expired - Lifetime CN204011407U (zh) 2014-06-04 2014-06-04 芯片封装的新型sop结构

Country Status (1)

Country Link
CN (1) CN204011407U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112444717A (zh) * 2019-08-29 2021-03-05 珠海格力电器股份有限公司 一种塑封料与芯片匹配度的验证方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112444717A (zh) * 2019-08-29 2021-03-05 珠海格力电器股份有限公司 一种塑封料与芯片匹配度的验证方法

Similar Documents

Publication Publication Date Title
CN103811430B (zh) 层叠封装结构及其形成方法
CN105431938B (zh) 改善散热特性的半导体装置
CN104681525A (zh) 一种多芯片叠层的封装结构及其封装方法
CN204011394U (zh) 双岛sop封装结构
CN103117263A (zh) 一种集成电路封装
CN103426869B (zh) 层叠封装件及其制造方法
CN204011407U (zh) 芯片封装的新型sop结构
CN107731764A (zh) 一种半导体封装结构
CN101714544A (zh) 一种集成三极管及其制造方法
CN104167403B (zh) 多脚封装的引线框架
CN204011398U (zh) 一种芯片封装的新型sop结构
CN204289421U (zh) 气密性双腔封装结构
CN204144239U (zh) 一种等面积大功率裸芯片的叠层装配结构
CN204271072U (zh) 引线框架封装结构
CN204614784U (zh) 半导体器件、智能功率模块和空调器
CN207572365U (zh) 一种立体封装集成光耦电路的结构
CN107749408A (zh) 一种弹性导热件露出封装结构
CN205177819U (zh) 一种预封装单芯片
CN203405841U (zh) 一种接触式ic智能卡
CN202796920U (zh) 多芯片qfn封装结构
CN203895451U (zh) 大功率led封装结构
CN103441108A (zh) 一种芯片正装bga封装结构
CN103441080A (zh) 一种芯片正装bga封装方法
CN201549504U (zh) 一种集成三极管
CN202796930U (zh) 用于mosfet芯片的封装体

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant