CN205177819U - 一种预封装单芯片 - Google Patents

一种预封装单芯片 Download PDF

Info

Publication number
CN205177819U
CN205177819U CN201520956426.4U CN201520956426U CN205177819U CN 205177819 U CN205177819 U CN 205177819U CN 201520956426 U CN201520956426 U CN 201520956426U CN 205177819 U CN205177819 U CN 205177819U
Authority
CN
China
Prior art keywords
chip
packaged
pin
utility
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520956426.4U
Other languages
English (en)
Inventor
刘文广
温家良
张朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
Smart Grid Research Institute of SGCC
Original Assignee
State Grid Corp of China SGCC
Smart Grid Research Institute of SGCC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, Smart Grid Research Institute of SGCC filed Critical State Grid Corp of China SGCC
Priority to CN201520956426.4U priority Critical patent/CN205177819U/zh
Application granted granted Critical
Publication of CN205177819U publication Critical patent/CN205177819U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本实用新型提供了一种预封装单芯片，所述预封装单芯片包括外壳，位于芯片两面的大小钼片，其侧面的键和线以及引脚。本实用新型的预封装单芯片可以方便地进行性能测试，避免了环境对芯片造成的污染和损坏，且不会对其性能造成影响，经测试合格的预封装芯片可直接采用压接或焊接的方式组装为大功率器件，便于标准化生产。

Description

一种预封装单芯片
技术领域
本实用新型涉及电力半导体器件技术领域，具体涉及一种预封装单芯片。
背景技术
压接式IGBT(绝缘栅双极型晶体管)被广泛用于工业、信息、新能源、医学、交通、军事和航空领域。因为其具有较高的可靠性，便于串联，且在器件损坏时表现出短路失效模式，也被广泛应用在智能电网等领域。
温度对器件性能的影响至关重要，高温不仅会影响器件的电学特性，更会严重影响其疲劳寿命。在器件运行过程中温度会影响芯片内部的热应力，这可能会导致芯片的损坏，已有研究证明电子器件的疲劳寿命随温度的升高呈指数下降，因此器件设计过程中必须同时考虑热设计，以方便热量迅速散出去，降低芯片的温度。
现有的主流压接式IGBT分别是ABB公司和WESTCODE公司生产的两种产品，其特点分别为：
ABB公司的压接式IGBT结构中芯片下侧面与基板烧结在一起，另一侧为压接结构，并最终通过叠簧结构与上端盖接触，但也正因为叠簧的存在，使得芯片上侧面的导热能力很差，热量基本上只能通过下侧面导出，不利于散热。
WESTCODE公司的压接式IGBT结构有多个模组，通过并联多个模组的方式实现大电流和大功率。每个模组中芯片上下侧两面均为压接结构，直至上下端盖，这种结构的优点是芯片可以实现双面散热，芯片上下两面有近乎相等的热量导出。但是零部件之间的接触层面较多，因为不同介面之间接触是不完好的，缝隙中混入了空气，空气的导热率更低，这样会造成很大的接触热阻。据文献报道，接触热阻在整体热阻中占20％-50％比重，所以该种结构整体热阻与ABB的热阻相差不大。
另外，要实现功率器件的大电流和大功率，必然要通过并联多个芯片的方式，而芯片并联前需要对其进行性能测试，现有结构中在整体器件封装前芯片都是暴露在空气当中的，对其进行测试过程中不免会对芯片造成污染或损坏。
发明内容
本实用新型的目的是提供一种预封装单芯片，针对现有技术的不足，芯片经过预封装后，再对其进行性能测试，就避免了环境对芯片造成的污染和损坏，预封装后的多个芯片通过驱动板相连，然后整体封装，可以更好地实现芯片与驱动的集成，降低工作状态下各芯片通过电流的差异性，从而更好发挥器件的整体性能。
为了实现上述目的，本实用新型采取以下技术方案：
一种预封装单芯片，所述预封装单芯片包括外壳，位于芯片两面的大小钼片，其侧面的键和线以及引脚。
所述的预封装单芯片的第一优选方案，所述键和线为分别与芯片上的栅极和发射极对应的引脚连接的线。
所述的预封装单芯片的第二优选方案，所述芯片上的栅极和发射极直接与引脚相连。
所述的预封装单芯片的第三优选方案，所述外壳材料为工程塑料。
所述的预封装单芯片的第四优选方案，所述预封装芯片的引脚外露，大小钼片部分外露。
所述的预封装单芯片的第五优选方案，所述大小钼片分别较外壳表面高0.5mm。
一种所述的预封装单芯片的制备工艺包括如下步骤：
1)以烧结或焊接方式将芯片与两面分别设置的大小钼片连接；
2)芯片的栅极和发射极上分别设置与引脚对应连接的键合线；
3)封装。
所述的预封装单芯片的制备工艺的第一优选技术方案，所述步骤2)芯片的栅极和发射极上分别设置引脚。
所述的预封装单芯片在器件封装中的应用。
与最接近的现有技术比，本实用新型具有如下有益效果：
1)本实用新型的预封装单芯片可以方便地进行性能测试，避免了环境对芯片造成的污染和损坏，且不会对其性能造成影响，经测试合格的预封装芯片可直接采用压接或焊接的方式组装为大功率器件，便于标准化生产；
2)本实用新型的预封装结构便于芯片与驱动板连接，能够更好地实现多芯片情况下的驱动，降低大功率器件中各芯片电流分布的差异性，从而有效提升器件的工作能力；
3)预封装芯片上下两面烧结，减小传导热阻，同时因为芯片与钼板直接烧结，两者热膨胀系数相近，热应力减小，增加运行可靠性；
4)本实用新型同样适用于二极管的封装。
附图说明
图1：本实用新型单芯片结构图；
图2：本实用新型单芯片俯视图；
图3：本实用新型单芯片侧视图；
图4：本实用新型预封装单芯片结构图；
图5：本实用新型预封装单芯片俯视图；
图6：本实用新型预封装单芯片侧视图；
图7：本实用新型单芯片结构图(以长引脚替代键合线和引脚)；
图8：本实用新型预封装芯片应用于器件的结构图；
其中：1大钼片；2芯片；3小钼片；4键和线；5引脚；6外壳；7长引脚；8预封装芯片；9器件上端盖；10器件外壳；11器件下端盖；12驱动板。
具体实施方式
下面结合附图及实施例对实用新型进行详细说明。所述实施例是示例性的，旨在用于解释本实用新型，而不能理解为对本实用新型的限制。
实施例1
一种预封装单芯片，所述预封装单芯片包括从下至上叠层分布的大钼片、IGBT芯片和小钼片，以及侧面与IGBT芯片栅极和发射极对应的键和线和引脚，如图1、图2和图3所示，最后通过工程塑料的封装外壳将芯片整体预封装，其中引脚外露和大、小钼片部分外露，大、小钼片较外壳表面高出0.5mm，如图4、图5和图6所示。
预封装单芯片的制备工艺包括如下步骤：
1)烧结连接芯片与两面大、小钼片；
2)芯片的栅极和发射极上分别设置键和线，并与对应的引脚连接；
3)封装。
预封装后的芯片经性能测试合格后与驱动板相连接，然后封装功率器件，芯片连接如图8所示。其中大、小钼片与器件端盖之间通过焊接的工艺实现连接，预封装芯片引脚和驱动板通过焊接连接。
实施例2
一种预封装单芯片，所述预封装单芯片包括从下至上叠层分布的大钼片、IGBT芯片和小钼片，以及侧面与IGBT芯片栅极和发射极对应引脚，如图7所示，最后通过工程塑料的封装外壳将芯片整体预封装，其中引脚外露和大、小钼片部分外露，大、小钼片较外壳表面高出0.5mm。
预封装单芯片的制备工艺包括如下步骤：
1)烧结连接芯片与两面大、小钼片；
2)芯片的栅极和发射极上分别设置引脚；
3)封装。
预封装后的芯片经性能测试合格后与驱动板相连接，封装如图8所示的功率器件，其中的大、小钼片与器件端盖之间进行烧结，预封装芯片引脚和驱动板以插针方式连接。
以上实施例仅用以说明本实用新型的技术方案而非对其限制，所属领域的普通技术人员应当理解，参照上述实施例可以对本实用新型的具体实施方式进行修改或者等同替换，这些未脱离本实用新型精神和范围的任何修改或者等同替换均在申请待批的权利要求保护范围之内。

Claims (6)

1.一种预封装单芯片，其特征在于，所述预封装单芯片包括外壳，位于芯片两面的大小钼片，其侧面的键和线以及引脚。
2.根据权利要求1所述的预封装单芯片，其特征在于，所述键和线为分别与芯片上的栅极和发射极对应的引脚连接的线。
3.根据权利要求2所述的预封装单芯片，其特征在于，所述芯片上的栅极和发射极与引脚相连。
4.根据权利要求1所述的预封装单芯片，其特征在于，所述外壳材料为工程塑料。
5.根据权利要求1所述的预封装单芯片，其特征在于，所述预封装芯片的引脚外露，大小钼片部分外露。
6.根据权利要求5所述的预封装单芯片，其特征在于，所述大小钼片分别较外壳表面高0.5mm。
CN201520956426.4U 2015-11-26 2015-11-26 一种预封装单芯片 Active CN205177819U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520956426.4U CN205177819U (zh) 2015-11-26 2015-11-26 一种预封装单芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520956426.4U CN205177819U (zh) 2015-11-26 2015-11-26 一种预封装单芯片

Publications (1)

Publication Number Publication Date
CN205177819U true CN205177819U (zh) 2016-04-20

Family

ID=55741769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520956426.4U Active CN205177819U (zh) 2015-11-26 2015-11-26 一种预封装单芯片

Country Status (1)

Country Link
CN (1) CN205177819U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355614A (zh) * 2015-11-26 2016-02-24 国网智能电网研究院 一种预封装单芯片及其制备工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355614A (zh) * 2015-11-26 2016-02-24 国网智能电网研究院 一种预封装单芯片及其制备工艺
CN105355614B (zh) * 2015-11-26 2020-09-04 国网智能电网研究院 一种预封装单芯片及其制备工艺

Similar Documents

Publication Publication Date Title
CN104966704B (zh) 一种低热阻的压接式功率器件封装
CN103515365B (zh) 一种大功率压接式igbt器件
CN103579165B (zh) 一种全压接式功率器件
CN104900609A (zh) 封装结构
CN105590930A (zh) 一种新能源车用igbt功率模块
WO2020215737A1 (zh) 一种功率器件封装结构及其方法
CN205177819U (zh) 一种预封装单芯片
CN104362141B (zh) 一种大功率压接型igbt模块
CN105355614A (zh) 一种预封装单芯片及其制备工艺
CN204792757U (zh) 低热阻的压接式功率器件封装
CN112864103A (zh) 一种可级联的大功率碳化硅器件半桥高温封装结构
CN201725787U (zh) 新型平板压接式双芯片封装陶瓷外壳
CN110265385B (zh) 一种功率器件的封装结构及其制造方法
CN209046614U (zh) 一种1.27mm窄引线间距光MOS固体继电器
CN109003952A (zh) 一种静力平衡的逆变器igbt封装结构
CN205546396U (zh) 用于手机的功率放大封装组件
CN203607393U (zh) 一种全压接式功率器件
CN210575922U (zh) 一种功率半导体器件的封装结构
CN203055890U (zh) 腔体直插式功率外壳
CN211670191U (zh) 一种高散热性的贴片整流桥
CN206161787U (zh) 一种功率半导体芯片测试单元
CN209592027U (zh) 一种SiC模块的双面冷却结构
CN114400210B (zh) 一种双面散热芯片倒装的气密性耐高温封装结构
CN214705909U (zh) 一种3d双面散热封装结构的功率模块
CN202940229U (zh) 一种光伏用电源管理模块

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant