CN201549504U - 一种集成三极管 - Google Patents

一种集成三极管 Download PDF

Info

Publication number
CN201549504U
CN201549504U CN2009202600989U CN200920260098U CN201549504U CN 201549504 U CN201549504 U CN 201549504U CN 2009202600989 U CN2009202600989 U CN 2009202600989U CN 200920260098 U CN200920260098 U CN 200920260098U CN 201549504 U CN201549504 U CN 201549504U
Authority
CN
China
Prior art keywords
pin
triode
chip
integrated
backlight unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009202600989U
Other languages
English (en)
Inventor
邵士成
杨晓智
陈永晚
李建球
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN PENGWEI TECHNOLOGY CO LTD
Original Assignee
SHENZHEN PENGWEI TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN PENGWEI TECHNOLOGY CO LTD filed Critical SHENZHEN PENGWEI TECHNOLOGY CO LTD
Priority to CN2009202600989U priority Critical patent/CN201549504U/zh
Application granted granted Critical
Publication of CN201549504U publication Critical patent/CN201549504U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Led Device Packages (AREA)

Abstract

本实用新型公开了一种集成三极管，包括用于封装的壳体，所述壳体内设有具有导电性的载片区、第一引脚、第二引脚以及第三引脚，所述第一引脚与所述载片区连接，所述三极管芯片粘接于所述载片区，所述二极管芯片粘接于所述第二引脚，所述三极管芯片、所述二极管芯片、所述第二引脚以及所述第三引脚之间通过多根导线连接，且所述二极管芯片反向并接于所述三极管芯片的发射极与基极之间，所述第一引脚、第二引脚以及第三引脚部分显露于所述壳体外。借此，本实用新型实现了将三极管与二极管集成在一起作为集成元器件使用，利于产品的小型化，更加节省材料和制作成本。

Description

一种集成三极管
技术领域
本实用新型涉及电子元器件领域，尤其涉及一种集成三极管。
背景技术
在开关电源电路中，特别是电流镇流器电路中广泛采用开关功率三极管基极与发射极间反向并接二极管的结构，现有技术大多采用的是分立的二极管和三极管组合使用，但采用分立的二极管和三极管占用更多的PCB(PrintedCircuit Board，印刷线路板)空间不利于产品的小型化，且两个器件独立封装浪费更多的成本和材料。电路工程师一直希望器件供应商能够提供一种三极管BE极间集成反向并接二极管复合器件，但由于功率三极管的集电极与二极管的隔离通过半导体工艺单片集成极难实现，封装集成一般采用陶瓷片隔离，由于工艺复杂、成本高和成品率低，业界一直没有制造成功这种三极管BE极间集成反向并接二极管的复合器件。
综上可知，现有三极管在实际使用上，显然存在不便与缺陷，所以有必要加以改进。
实用新型内容
针对上述的缺陷，本实用新型的目的在于提供一种集成三极管，其实现了将三极管与二极管集成在一起作为集成元器件使用，利于产品的小型化，更加节省材料和制作成本。
为了实现上述目的，本实用新型提供一种集成三极管，包括用于封装的壳体，所述壳体内设有具有导电性的载片区、第一引脚、第二引脚以及第三引脚，所述第一引脚与所述载片区连接，所述三极管芯片粘接于所述载片区，所述二极管芯片粘接于所述第二引脚，所述三极管芯片、所述二极管芯片、所述第二引脚以及所述第三引脚之间通过多根导线连接，且所述二极管芯片反向并接于所述三极管芯片的发射极与基极之间，所述第一引脚、第二引脚以及第三引脚部分显露于所述壳体外。
根据本实用新型的集成三极管，所述三极管通过焊接的方式粘接于所述载片区，所述二极管芯片通过焊接的方式粘接于所述第二引脚。
根据本实用新型的集成三极管，所述三极管芯片包括显露于所述载片区外的第一极、第二极以及与粘接于所述载片区的第三极；所述二极管芯片包括显露于所述第二引脚外的第一端和粘接于所述第二引脚的第二端。
根据本实用新型的集成三极管，所述三极管芯片的第一极为基极，第二极为发射极，第三极为集电极；所述第一引脚为所述集成三极管的集电极。
根据本实用新型的集成三极管，所述三极管芯片的第一极与所述第二引脚连接；所述三极管芯片的第二极、所述二极管芯片的第一端以及所述第三引脚之间串接。
根据本实用新型的集成三极管，所述二极管芯片的第一端为正端，第二端为负端；所述第二引脚为所述集成三极管的基极，所述第三引脚为所述集成三极管的发射极。
根据本实用新型的集成三极管，所述三极管芯片的第二极与所述第二引脚连接；所述三极管芯片的第一极、所述二极管芯片的第一端以及所述第三引脚之间串接。
根据本实用新型的集成三极管，所述二极管芯片的第一端为负端，第二端为正端；所述第二引脚为所述集成三极管的发射极，所述第三引脚为所述集成三极管的基极。
根据本实用新型的集成三极管，所述载片区、第一引脚、第二引脚以及第三引脚所形成的平面与所述导线之间具有一弯曲的弧度，且所述导线不与所述载片区以及第一引脚接触，所述导线之间也互不接触。
本实用新型通过将第一引脚与载片区连接作为集成三极管的集电极，而第二引脚以及第三引脚不与粘接有三极管芯片的载片区连接，二极管芯片粘接在所述集成三极管的第二引脚上，再通过导线将二极管芯片与三极管芯片以及第二引脚以及第三引脚连接，使二极管芯片反向并接在三极管芯片的基极和发射极之间，第二引脚以及第三引脚分别作为集成三极管的基极或发射极，然后将三极管芯片、二极管芯片以及导线封装在壳体内，实现了将三极管与二极管集成在一起作为集成元器件使用，利于产品的小型化；同时，避开传统的将三极管集电极与二极管的隔离通过半导体工艺单片集成这一复杂的工艺，本实用新型更加易于实现，从而节省了材料和制作成本。
附图说明
图1是本实用新型集成三极管的外观图；
图2是本实用新型集成三极管的平面剖视图；
图3是本实用新型集成三极管的内部立体结构图；
图4是本实用新型集成三极管的内部结构侧视图；
图5是本实用新型集成三极管的电路原理图；
图6是本实用新型集成三极管的导线连接方式的第一实施例简图；
图7是本实用新型集成三极管的导线连接方式的第二实施例简图；
图8是本实用新型集成三极管的导线连接方式的第三实施例简图；
图9是本实用新型集成三极管的导线连接方式的第四实施例简图；
图10是本实用新型集成三极管的导线连接方式的第五实施例简图；
图11是本实用新型集成三极管的导线连接方式的第六实施例简图；
图12是本实用新型集成三极管的引脚形状及排列方式的一种实施例的示意简图；
图13是本实用新型集成三极管的引脚形状及排列方式的另一实施例的示意简图；
图14是本实用新型集成三极管的引脚形状及排列方式的又一实施例的示意简图；
图15是本实用新型集成三极管的引脚形状及排列方式的又一实施例的示意简图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
如图1～图4所示，本实用新型一种集成三极管100，包括用于封装的壳体200，壳体200内设有具有导电性的载片区11、第一引脚10、第二引脚20以及第三引脚30，第一引脚10、第二引脚20以及第三引脚30部分显露于所述壳体200外。第一引脚10与载片区11连接，在封装过程中，第一引脚10可以和载片区11一起成型，第二引脚20和第三引脚30不与载片区11连接。三极管芯片40通过焊接的方式粘接于载片区11，二极管芯片50通过焊接的方式粘接于第二引脚20，且二极管芯片50反向并接于三极管芯片40的发射极于基极之间。三极管芯片40、二极管芯片50、第二引脚20以及第三引脚30之间通过多根导线60连接。
本实用新型的电路原理如图5所示，集成三极管100由三极管芯片40以及三极管芯片40的基极B和发射极E之间反向并接的二极管芯片50构成。优选的是，所述集成三极管100的发射极E和集电极C之间还可以并接一个二极管。
本实用新型通过将第一引脚10与载片区11连接作为集成三极管100的集电极，而第二引脚20以及第三引脚30不与粘接有三极管芯片40的载片区11连接，二极管芯片50粘接在第二引脚20上，再通过导线60将二极管芯片50与三极管芯片40以及第二引脚20以及第三引脚30连接，二极管芯片50反向并接在三极管芯片40的基极和发射极之间，第二引脚20以及第三引脚30分别作为集成三极管100的基极或发射极，然后将三极管芯片40、二极管芯片50以及导线60封装在壳体内，实现了将三极管与二极管集成在一起作为集成元器件使用，利于产品的小型化；同时，避开传统的将三极管集电极与二极管的隔离通过半导体工艺单片集成这一复杂的工艺，本实用新型更加易于实现，从而节省了材料和制作成本。
三极管芯片40包括显露于载片区11外的第一极41、第二极42以及与粘接于载片区11的第三极(与载片区11粘接，未图示)。由于三极管芯片40的一面为集电极，另一面为发射极和基极，在进行安装及焊接时，将三极管芯片40具有集电极的一面粘接到载片区11上，也即，三极管芯片40的第三极为集电极。同时，在本实用新型中，第一极41为基极，第二极42为发射极。与载片区11连接第一引脚10则作为集成三极管100的集电极。
二极管芯片50包括显露于第二引脚20外的第一端51和粘接于第二引脚20的第二端(与第二引脚20粘接，未图示)。二极管芯片50一面为正端，极性为正；另一面为负端，极性为负。若将二极管芯片50的负端焊接并粘接在第二引脚20上，第二引脚20极性为负，若将其正端焊接并粘接在第二引脚20上，则第二引脚20的极性为正。
图6～图11示意出本实用新型三极管芯片40、二极管芯片50、第二引脚20以及第三引脚30之间几种不同的连接方式，为更加简明，仅画出不同连接方式的示意简图。
在图6～图8中，三极管芯片40的第一极41与第二引脚20连接；三极管芯片40的第二极42、二极管芯片50的第一端51以及第三引脚30之间串接。二极管芯片50的第一端51为正端，第二端为负端，也即二极管芯片50的正端显露于第二引脚20外，负端与第二引脚20粘接。在这几种连接方式中，第二引脚20为集成三极管100的基极，第三引脚30为集成三极管100的发射极。同时，为方便布线，将三极管芯片40的第一极41置于左端，第二极42置于右端。
在图6中，二极管芯片50的第一端51与三极管芯片40的第二极42连接，三极管芯片40的第二极42与第三引脚30连接；在图7中，三极管芯片40的第二极42与第三引脚30连接，第三引脚30与二极管芯片50的第一端51连接；在图8中，三极管芯片40的第二极42与二极管芯片50的第一端51连接，二极管芯片50的第一端51与第三引脚30连接。
图9～图11中，三极管芯片40的第二极42与第二引脚20连接；三极管芯片40的第一极41、二极管芯片50的第一端51以及第三引脚30之间串接。二极管芯片50的第一端51为负端，第二端为正端，也即二极管芯片50的负端显露于第二引脚20外，正端与第二引脚20粘接。在这几种连接方式中，第二引脚20为所述集成三极管100的发射极，第三引脚30为集成三极管100的基极。同时，为方便布线，将三极管芯片40的第一极41置于右端，第二极42置于左端。
在图9中，二极管芯片50的第一端51与三极管芯片40的第一极41连接，三极管芯片40的第一极41与第三引脚30连接；在图10中，二极管芯片50的第一端51与第三引脚30连接，第三引脚30与三极管芯片40的第一极41连接；在图11中，第三引脚30与二极管芯片50的第一端51连接，二极管芯片50的第一端51与三极管芯片40的第一极41连接。
优选的是，如图4所示，载片区11、第一引脚10、第二引脚20以及第三引脚30形成一平面，位于同一平面内，导线60与该平面之间具有一弯曲的弧度，由于导线60具有导电性，导线60不与载片区11以及第一引脚10接触，且导线60之间也互不接触。借此，保证了导线60的电隔离，导线60外不需另加包皮，直接封装在壳体200内，更加节约材料。
图12～图15简略的示意了第一引脚10、第二引脚20以及第三引脚30的形状与排列方式，显而易见，为方便布线以及引脚布局，第一引脚10、第二引脚20以及第三引脚30的外形与排列方式可有多种，第二引脚20可位于第一引脚10左边也可以位于其右边。
综上所述，本实用新型通过将第一引脚与载片区连接作为集成三极管的集电极，而第二引脚以及第三引脚不与粘接有三极管芯片的载片区连接，二极管芯片粘接在所述集成三极管的第二引脚上，再通过导线将二极管芯片与三极管芯片以及第二引脚以及第三引脚连接，第二引脚以及第三引脚分别作为集成三极管的基极或发射极，二极管芯片反向并接在三极管芯片的基极和发射极之间，然后将三极管芯片、二极管芯片以及导线封装在壳体内，实现了将三极管与二极管集成在一起作为集成元器件使用，利于产品的小型化；同时，避开传统的将三极管集电极与二极管的隔离通过半导体工艺单片集成这一复杂的工艺，本实用新型更加易于实现，从而节省了材料和制作成本。
当然，本实用新型还可有其它多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。

Claims (9)

1.一种集成三极管，其特征在于，包括用于封装的壳体，所述壳体内设有具有导电性的载片区、第一引脚、第二引脚以及第三引脚，所述第一引脚与所述载片区连接，所述三极管芯片粘接于所述载片区，所述二极管芯片粘接于所述第二引脚，所述三极管芯片、所述二极管芯片、所述第二引脚以及所述第三引脚之间通过多根导线连接，且所述二极管芯片反向并接于所述三极管芯片的发射极与基极之间，所述第一引脚、第二引脚以及第三引脚部分显露于所述壳体外。
2.根据权利要求1所述的集成三极管，其特征在于，所述三极管通过焊接的方式粘接于所述载片区，所述二极管芯片通过焊接的方式粘接于所述第二引脚。
3.根据权利要求1所述的集成三极管，其特征在于，所述三极管芯片包括显露于所述载片区外的第一极、第二极以及与粘接于所述载片区的第三极；所述二极管芯片包括显露于所述第二引脚外的第一端和粘接于所述第二引脚的第二端。
4.根据权利要求3所述的集成三极管，其特征在于，所述三极管芯片的第一极为基极，第二极为发射极，第三极为集电极；
所述第一引脚为所述集成三极管的集电极。
5.根据权利要求3所述的集成三极管，其特征在于，所述三极管芯片的第一极与所述第二引脚连接；
所述三极管芯片的第二极、所述二极管芯片的第一端以及所述第三引脚之间串接。
6.根据权利要求5所述的集成三极管，其特征在于，所述二极管芯片的第一端为正端，第二端为负端；所述第二引脚为所述集成三极管的基极，所述第三引脚为集成三极管的发射极。
7.根据权利要求3所述的集成三极管，其特征在于，所述三极管芯片的第二极与所述第二引脚连接；
所述三极管芯片的第一极、所述二极管芯片的第一端以及所述第三引脚之间串接。
8.根据权利要求7所述的集成三极管，其特征在于，所述二极管芯片的第一端为负端，第二端为正端；所述第二引脚为所述集成三极管的发射极，所述第三引脚为所述集成三极管的基极。
9.根据权利要求1所述的集成三极管，其特征在于，所述载片区、第一引脚、第二引脚以及第三引脚所形成的平面与所述导线之间具有一弯曲的弧度，且所述导线不与所述载片区以及第一引脚接触，所述导线之间也互不接触。
CN2009202600989U 2009-11-06 2009-11-06 一种集成三极管 Expired - Fee Related CN201549504U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009202600989U CN201549504U (zh) 2009-11-06 2009-11-06 一种集成三极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009202600989U CN201549504U (zh) 2009-11-06 2009-11-06 一种集成三极管

Publications (1)

Publication Number Publication Date
CN201549504U true CN201549504U (zh) 2010-08-11

Family

ID=42604683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009202600989U Expired - Fee Related CN201549504U (zh) 2009-11-06 2009-11-06 一种集成三极管

Country Status (1)

Country Link
CN (1) CN201549504U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409430A (zh) * 2014-12-08 2015-03-11 杰群电子科技（东莞）有限公司 一种半导体器件及其封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409430A (zh) * 2014-12-08 2015-03-11 杰群电子科技（东莞）有限公司 一种半导体器件及其封装方法

Similar Documents

Publication Publication Date Title
CN206282838U (zh) 无源器件与有源器件的集成封装结构
CN103824853B (zh) 应用于开关型调节器的集成电路组件
CN102709282A (zh) 多芯片封装结构、变换器模块及封装方法
CN102263094A (zh) 非互联型多芯片封装二极管
TWI415309B (zh) Preform Molded Polycrystalline Bearing Modules with Lead Frame Type
CN101714544A (zh) 一种集成三极管及其制造方法
CN101789420A (zh) 一种半导体器件的系统级封装结构及其制造方法
CN103117263A (zh) 一种集成电路封装
TWI420988B (zh) 垂直結構被動元件的裝置和方法
CN104966724A (zh) 配置摄像头模组于终端主板的方法及终端设备
CN204011394U (zh) 双岛sop封装结构
CN201549504U (zh) 一种集成三极管
CN103928431B (zh) 一种倒装封装装置
CN114334853B (zh) 一种功率模块结构及其驱动电路
CN212907709U (zh) 二极管器件结构
WO2007139132A1 (ja) 半導体装置
CN202906868U (zh) 无引线大功率光mos固体继电器
CN201608174U (zh) 一种半导体器件的系统级封装结构
CN205984972U (zh) 一种引线框架结构
CN107768319B (zh) 一种无电气连接芯片的封装结构及方法
KR20010073345A (ko) 적층 패키지
CN216957451U (zh) 一种基于框架封装的sd nand
CN204303804U (zh) 可拆卸、可组装的半导体封装体堆叠结构
CN204065897U (zh) 输出电路
CN217789992U (zh) 转接板及具有其的电路板

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100811

Termination date: 20151106

EXPY Termination of patent right or utility model