CN102709282A - 多芯片封装结构、变换器模块及封装方法 - Google Patents

多芯片封装结构、变换器模块及封装方法 Download PDF

Info

Publication number
CN102709282A
CN102709282A CN2012101076403A CN201210107640A CN102709282A CN 102709282 A CN102709282 A CN 102709282A CN 2012101076403 A CN2012101076403 A CN 2012101076403A CN 201210107640 A CN201210107640 A CN 201210107640A CN 102709282 A CN102709282 A CN 102709282A
Authority
CN
China
Prior art keywords
chip
flip
solder projection
lead frame
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101076403A
Other languages
English (en)
Other versions
CN102709282B (zh
Inventor
蒋航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Publication of CN102709282A publication Critical patent/CN102709282A/zh
Application granted granted Critical
Publication of CN102709282B publication Critical patent/CN102709282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1716—Random layout, i.e. layout with no symmetry
    • H01L2224/17164—Random layout, i.e. layout with no symmetry covering only portions of the surface to be connected
    • H01L2224/17165—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种堆叠式多芯片封装结构、变换器模块及封装方法。该堆叠式芯片封装结构包括引线框架以及垂直堆叠在一起的第一倒装芯片、第二倒装芯片、第三倒装芯片。其中第一倒装芯片通过多个第一组焊料凸块粘贴并电耦接至引线框架的下表面，第二倒装芯片通过多个第二组焊料凸块粘贴并电耦接至第一倒装芯片，第三倒装芯片通过多个第三组焊料凸块粘贴并电耦接至引线框架的上表面。根据本发明的堆叠式多芯片封装结构，可以减小芯片的封装尺寸，降低芯片能耗。

Description

多芯片封装结构、变换器模块及封装方法
技术领域
本发明大体涉及半导体器件，具体涉及一种多芯片封装结构，采用该堆叠式芯片封装结构的变换器模块，以及相应的封装方法。 
背景技术
随着近年来消费类电子产品市场对可携式电子产品小型化、便携化的需求迅速增长，对集成电路IC的封装结构提出了新的要求。小型化、多功能化的电子可携式产品成为消费市场的主流。为了达到上述需求，在集成电路工艺进步的推动下，在封装领域出现了如三维（3D）封装技术等新技术。三维封装技术是将多个具有独立功能的芯片相互重叠放置并集成于同一个封装中。集成在同一封装中的芯片可以是中央处理器（CPU）、现场可编程逻辑门阵列（FPGA）、射频（RF）芯片、存储器、功率器件等。和将芯片平面置放的二维封装技术相比，三维封装技术将芯片堆叠在更为紧凑的空间里，缩小了器件尺寸，提高了硅片效率，具有更短的延迟时间，产生的噪声更小。从速度方面，三维封装技术具有更快的转换速度。此外，三维封装技术具有更小的电容、电感等寄生参数。 
图1为现有的堆叠式三维芯片封装结构100的剖视图。封装结构100例如可以是球栅阵列（BGA）封装。以一个功率电源系统为例，该堆叠式三维芯片封装结构100包括用作控制电路的第一芯片101，用作功率分立器件的第二芯片102和用作功率分立器件的第三芯片103。第一芯片101堆叠在第二芯片102上，第二芯片102堆叠在第三芯片103上。第三芯片的下表面附着在基底112的上表面。位于基底112下表面的锡球113用来将封装100固定在印制电路板（PCB）上，并为基底至印制电路板提供电气连接及散热通道。 
第一芯片101与基底112之间，第二芯片102与基底112之间，以及第三芯片103与基底112之间的电耦接通过键合线111来实现。键合线111的一端电耦接到芯片101、102及103的接触焊盘115上，键合线111的另一端电耦接到基底112上。此外，芯片之间的电耦接也可以通过键合线111来实现（未示出）。 
然而键合线的使用带来了一系列的弊端。首先，芯片之外需要留出额外的空间给键合线，基底也要留出接触焊盘的位置，从而增大了封装的表面积，不利于集成电路的进一步小型化。其次，芯片103要有比芯片102更大的平面面积，以露出芯片103上表面的部分区域来配置和键合线电耦接的接触焊盘。同理，芯片102要有比芯片101更大的平面面积，以露出芯片102上表面的部分区域来配置和键合线电耦接的接触焊盘。对芯片的平面面积的限制，使得3D技术很难广泛推广应用。再次，键合线通常很细很长，阻抗偏大，能耗也偏大，同时键合线上的电感电容等寄生参数具有不可预料性。而当芯片封装结构100应用于大功率电源系统时，制作有大功率分立器件的芯片需要有较高的载流能力，连接阻抗应尽量小。最后，键合线一般是金线，从而大大提高了成本。 
发明内容
为了解决前面描述的一个问题或者多个问题，本发明提出一种尺寸紧凑、低成本的多芯片封装结构。 
根据本发明一实施例的堆叠式芯片封装结构，包括引线框架以及垂直堆叠在一起的第一倒装芯片、第二倒装芯片、第三倒装芯片。其中第一倒装芯片通过焊料凸块粘贴并电耦接至引线框架的下表面，第二倒装芯片通过焊料凸块粘贴并电耦接至第一倒装芯片，第三倒装芯片通过焊料凸块粘贴并电耦接至引线框架的上表面。 
在一个实施例中，第一倒装芯片包括金属层，第二倒装芯片通过第一倒装芯片的金属层电气连接到引线框架，第二倒装芯片通过第一倒装芯片的金属层电气连接到第三倒装芯片。 
在一个实施例中，引线框架包括第一引脚，第二引脚，第三引脚以及第四引脚，第一倒装芯片包括第一端子，第二端子，以及控制端子，其中第一端子通过焊料凸块电耦接至引线框架的第一引脚，第二端子通过焊料凸块电耦接至引线框架的第二引脚，第三倒装芯片包括第一端子，第二端子，以及控制端子，其中第一端子通过焊料凸块电耦接至引线框架的第一引脚，第二端子通过焊料凸块电耦接至引线框架的第三引脚，第二倒装芯片包括第一输出端子和第二输出端子，其中第一输出端子通过焊料凸块电耦接至第一倒装芯片的控制端子，第二输出端子依次通过第一倒装芯片和第二倒装芯片之间的焊料凸块、第一倒装芯片的金属层、第一倒装芯片和引线框架的第四引脚之间的焊料凸块、以及引线框架的第四引脚和第三倒装芯片之间的焊料凸块电耦接至第三倒装芯片的控制端子，引线框架还包括第五引脚，第二倒装芯片进一步包括输入端子，其中第二倒装芯片的输入端子依次通过第一倒装芯片和第二倒装芯片之间的焊料凸块、第一倒装芯片的金属层、第一倒装芯片和引线框架第五引脚之间的焊料凸块电耦接至引线框架的第五引脚。 
在一个实施例中，芯片封装结构电耦接至电感器，其中电感器的一端电耦接至引线框架的第一引脚，电感器的另一端电耦接至电容器。 
在一个实施例中，引线框架包括用来放置第二倒装芯片的中空区域。 
在一个实施例中，第一倒装芯片包括多个电耦接至焊料凸块的接触焊盘，第二倒装芯片包括多个电耦接至焊料凸块的接触焊盘，第三倒装芯片包括多个电耦接至焊料凸块的接触焊盘。 
在一个实施例中，焊料凸块为柱状焊料凸块。 
在一个实施例中，芯片封装结构进一步包括塑型材料，包覆第一倒装芯片，第二倒装芯片，第三倒装芯片以及引线框架。 
在一个实施例中，芯片封装结构包括球栅阵列式封装。 
根据本发明一实施例的变换器模块，包括：第一开关芯片，包括第一开关器件；第二开关芯片，包括第二开关芯片；用来控制第一开关器件和第二开关器件的控制芯片；以及具有上表面和下表面的引线框架，包括多个引脚。其中第一开关芯片通过焊料凸块耦接至引线框架的下表面，控制芯片通过焊料凸块耦接至第一开关芯片，第二开关芯片通过焊料凸块耦接至引线框架的上表面。 
在一个实施例中，第一开关器件包括降压变换器的下侧开关管，第二开关器件包括降压变换器的上侧开关管。 
在一个实施例中，第一开关芯片包括电耦接在第一组焊料凸块和第二组焊料凸块之间的金属层。 
在一个实施例中，引线框架包括第一引脚，第二引脚，第三引脚，以及第四引脚，第一开关芯片包括第一端子，第二端子和控制端子，其中第一端子通过焊料凸块电耦接至引线框架的第一引脚，第二端子通过焊料凸块电耦接至引线框架的第二引脚，第二开关芯片包括第一端子，第二端子和控制端子，其中第一端子通过焊料凸块电耦接至引线框架的第一引脚，第二端子通过焊料凸块电耦接至引线框架的第三引脚，控制芯片包括第一输出端子和第二输出端子，其中第一输出端子通过焊料凸块电耦接至第一开关芯片的控制端子，第二输出端子通过第一开关芯片的金属层、引线框架的第四引脚以及焊料凸块电耦接至第二开关芯片的控制端子，引线框架还包括至少第五引脚，控制芯片进一步包括输入端子，依次通过第二组焊料凸块、第一开关芯片的金属层、第一组焊料凸块电耦接至引线框架的第五引脚。 
在一个实施例中，控制芯片包括第一输入端子，第二输入端子和第三输入端子，其中第一输入端子电耦接至电源，第二输入端子电耦接至变换器模块的反馈信号，第三输入端子电耦接至自举控制信号。 
根据本发明一实施例的封装制作方法，包括：在第一芯片表面或内部形成金属层；在第一芯片、第二芯片及第三芯片的上表面形成焊料凸块；通过焊料凸块将第一芯片放置于引线框架的下表面，并进行热回流；倒置引线框架；通过焊料凸块将第二芯片放置于第一芯片上，通过焊料凸块将第三芯片放置于引线框架的上表面上；以及热回流。 
在一个实施例中，封装制作方法还包括：注塑成型，用塑型材料包覆第一芯片，第二芯片和第三芯片；电镀；以及切筋成型。 
在一个实施例中，在第一芯片、第二芯片及第三芯片的上表面形成焊料凸块包括：在第一芯片，第二芯片，以及第三芯片的接触焊盘上形成焊料凸块；以及在第一芯片的金属层上形成焊料凸块。 
根据本发明的实施例所提供的芯片封装结构，包括引线框架以及垂直堆叠在一起的第一倒装芯片、第二倒装芯片和第三倒装芯片，由于三个倒装芯片之间以及倒装芯片和引线框架之间通过焊料凸块相互耦接，不必使用键合线，可以减小芯片的封装尺寸，缩小成本。 
  
附图说明
为了更好的理解本发明，将根据以下附图对本发明进行详细描述： 
图1是现有的堆叠式三维芯片封装结构100的剖视图；
图2A是根据本发明一实施例的多芯片封装结构200的剖视图；
图2B是图2A所示多芯片封装结构200的俯视图；
图3A是根据本发明一实施例的降压变换器300的示意电路图；
图3B是图3A所示变换器模块30的示意电路图；
图4是图3B所示变换器模块30的多芯片封装结构400的俯视图；
图5是根据本发明一实施例的球栅阵列封装结构500的剖视图；
图6是根据本发明一实施例的制作堆叠式三维芯片封装结构的流程图。
具体实施方式
下面参照附图充分描述本发明的示范实施例。这些实施例公开了一种堆叠式多芯片封装结构及对应的封装方法，该封装结构封装有置于引线框架上的倒装芯片。本文所称“倒装芯片”是指芯片的焊区通过焊料凸块直接与引线框架或基底电耦接的任意封装芯片。在下面对本发明的详细描述中，为了更好地理解本发明，描述了大量的细节。然而，本领域技术人员将理解，没有这些具体细节，本发明同样可以实施。为了清晰明了地阐述本发明，本文简化了一些具体结构和功能的详细描述。此外，在一些实施例中已经详细描述过的类似的结构和功能，在其它实施例中不再赘述。尽管本发明的各项术语是结合具体的示范实施例来一一描述的，但这些术语不应理解为局限于这里阐述的示范实施方式。 
图2A是根据本发明一实施例的多芯片封装结构200的剖视图。如图2所示，多芯片封装结构200包括电路模块20和引线框架201。电路模块20包括从下至上依次垂直堆叠的第一倒装芯片21、第二倒装芯片22和第三倒装芯片23。第一倒装芯片21、第二倒装芯片22和第三倒装芯片23通过第一组焊料凸块221、第二组焊料凸块222、第三组焊料凸块223以及引线框架201相互耦接在一起，例如包括电耦接及机械耦接，从而在倒装芯片之间、倒装芯片和外部电路之间建立电气连接。 
为说明方便，作出如下定义：第一倒装芯片21的上表面21T为第一倒装芯片21的第一表面，在该第一表面上配置有多个用于电气连接的接触焊盘210；与第一表面21T相对的下表面21B为第一倒装芯片21的第二表面；第二倒装芯片22的上表面22T为第二倒装芯片22的第一表面，在该表面上配置有多个用于电气连接的接触焊盘220；与第一表面22T相对的下表面22B为第二倒装芯片22的第二表面；第三倒装芯片23的上表面23T为第三倒装芯片23的第一表面，在该表面上配置有多个用于电气连接的接触焊盘230；与第一表面23T相对的下表面23B为第三倒装芯片23的第二表面。此处所称“第一表面”是指该芯片主要用来制作集成电路的那一表面。 
第一倒装芯片21包括多个电耦接至第一组焊料凸块221的接触焊盘210，第二倒装芯片22包括多个电耦接至第二组焊料凸块222的接触焊盘220，第三倒装芯片23包括多个电耦接至第三组焊料凸块223的接触焊盘230。焊料凸块221-223用于电路模块20内部的电气连接、电路模块20与外部的电气连接、和/或用于散热。 
引线框架201包括上表面201T和下表面201B。引线框架201通过多个引脚202在电路模块20内部、电路模块20和外部电路之间提供电气连接及机械支撑。 
第一倒装芯片21通过焊料凸块221粘贴并耦接至引线框架201的下表面201B，并电耦接至引线框架201的引脚202。第二倒装芯片22通过焊料凸块222粘贴并电耦接至第一倒装芯片21的上表面21T。第三倒装芯片23的上表面23T通过焊料凸块223粘贴并耦接至引线框架201的上表面201T，并电耦接至引线框架201的引脚202。 
如图2所示，焊料凸块221、焊料凸块222、焊料凸块223为柱状焊料凸块。柱状焊料凸块通常包括顶端有锡帽的铜柱。锡帽可以置于另一个芯片的表面焊盘上，经过回流焊将两个芯片焊接在一起，锡帽也可以置于引线框架的表面，经过回流焊将芯片与引线框架焊接在一起。由于在回流焊过程中铜柱不会坍塌，柱状焊料凸块被拉长，并能够保证第一芯片21和第三芯片23之间有足够的空间来安置第二芯片22。在如图2A所示的一个实施例中，第一芯片21、第二芯片22、第三芯片23以及引线框架201之间通过柱状焊料凸块221、柱状焊料凸块222和柱状焊料凸块223电耦接在一起。在其它实施例中，焊料凸块可以是球状或者其他任意合适的焊料。 
多芯片封装结构200进一步包括塑型材料203，该塑型材料203包覆并保护着第一倒装芯片21、第二倒装芯片22、第三倒装芯片23以及引线框架201。塑型材料203采用电绝缘材料，比如环氧树脂。 
如图2所示，第一倒装芯片21位于引线框架201的下方，第一倒装芯片的的上表面21T面向并粘贴在引线框架201的下表面201B。 
第二倒装芯片22和引线框架201基本在一个水平面上。第二倒装芯片22位于多芯片封装结构200的中间，引线框架201包括用来放置第二倒装芯片22的中空区域。焊料凸块222的一端连接到位于第二倒装芯片上表面22T的接触焊盘220，另一端连接到位于第一倒装芯片上表面21T的接触焊盘210，从而第二倒装芯片22翻转并粘贴在第一倒装芯片21的上表面21T。在一些实施例中，第一倒装芯片21为第二倒装芯片22提供机械支撑。在另一些实施例中，第二倒装芯片22通过第一倒装芯片21电气连接到引线框架201。在其它实施例中，第一倒装芯片21也可以为第二倒装芯片22提供散热路径。 
在一个实施例中，第一倒装芯片21 进一步包括位于第一倒装芯片上表面21T内部和/或表面的金属层240。金属层240的一端电耦接在焊料凸块221上，另一端电耦接在焊料凸块222上。金属层240的材料例如可以包括铜。第二倒装芯片22通过焊料凸块222、金属层240、焊料凸块221电气连接到引线框架201。第二倒装芯片22通过焊料凸块222、金属层240、焊料凸块221、焊料凸块223电气连接到第三倒装芯片23。在一个实施例中，第二倒装芯片22通过第一倒装芯片21的金属层240电气连接到多芯片封装结构200的外部电路。在另一个实施例中，第二倒装芯片22通过第一倒装芯片21的金属层240电气连接到第三倒装芯片23及多芯片封装结构200的外部电路。在另一些实施例中，第二倒装芯片22通过第一倒装芯片21的金属层240电气连接到第三倒装芯片23。在上述结构中，焊料凸块221为第一倒装芯片21提供电气连接，也为第二倒装芯片22提供电气连接。第二倒装芯片22通过焊料凸块222电气连接到第一倒装芯片21，通过焊料凸块222电气连接到第三倒装芯片23，和/或通过焊料凸块222的电气连接到外部电路。 
如图2A所示，第三倒装芯片23翻转并粘贴到引线框架201的上表面201T。焊料凸块223的一端耦合到第三倒装芯片23的接触焊盘230，另一端耦合到引线框架201。也就是，第三倒装芯片23通过焊料凸块223电气连接到引线框架201。由上所述，倒装芯片21、倒装芯片22和倒装芯片23紧凑并自下而上依次垂直堆叠封装在多芯片封装结构200中。 
图2B是图2A所示多芯片封装结构200的俯视图。多芯片封装结构通常为在一个封装内有两个或多个芯片。多芯片封装结构200包括第一倒装芯片21、第二倒装芯片22、第三倒装芯片23以及引线框架。引线框架包括多个引脚202a-202j。引线框架通过焊料凸块221耦接到第一倒装芯片21，通过焊料凸块223耦接到第三倒装芯片23。引线框架不直接通过焊料凸块耦接到第二倒装芯片22。引线框架包括一个中空区域或者说位于中间的“窗口”来放置第二倒装芯片22。第二倒装芯片22通过位于第一倒装芯片21内部或表面的金属层240耦合到引线框架。具体地，在一个实施例中，第二倒装芯片22通过焊料凸块222耦接到第一倒装芯片21，然后通过金属层240及焊料凸块221耦接到引线框架。如图2B所示，引线框架的引脚202a、202c、202f通过焊料凸块221耦接到第一倒装芯片21。引线框架的引脚202b通过焊料凸块221耦接到第一倒装芯片21，通过焊料凸块223耦接到第三倒装芯片23。引线框架的引脚202e、202j通过焊料凸块221、金属层240、以及焊料凸块222耦接到第二倒装芯片22。引线框架的引脚202g通过焊料凸块221耦接到第一倒装芯片21，通过焊料凸块223耦接到第三倒装芯片23，通过前述焊料凸块221、金属层240、以及焊料凸块222耦接到第二倒装芯片22。 
在一个实施例中，电路模块20为变换器模块。如图3A所示降压变换器包括如图3B所示的变换器模块30。图4是图3B所示变换器模块30的多芯片封装结构400的俯视图。本发明揭露的多芯片封装结构可以用在其他任意适合的集成电路芯片上，和/或系统中，例如升压变换器系统。 
图3A是根据本发明一实施例的降压变换器300的示意电路图。降压变换器通常是将第一直流电压转化为第二直流电压，其中第二直流电压比第一直流电压低。一般地，降压变换器300包括变换器模块30，输出电感器34和输出电容器35。在如图3A所示的一个实施例中，电感器34和电容器35是变换器模块30以外的分立器件。变换器模块30的输出端口SW耦接到电感器34的一端。电感器34的另一端耦接到电容器35，并提供输出电压VOUT。在一个实施例中，变换器模块30可以集成电感器34和电容器35，并直接提供输出电压VOUT。变换器模块30包括多个输入/输出端口。 
图3B是图3A所示变换器模块30的示意电路图。变换器模块30包括输入端口IN, 输出端口SW，端口GND。变换器模块30包括第一开关芯片31、控制芯片32以及第二开关芯片33。第一开关芯片31开关器件304， 第二开关芯片包括开关器件305。在一个实施例中，开关器件304用作降压变换器300的下侧开关管，开关器件305用作降压变换器300的上侧开关管。控制芯片32为脉宽调制（PWM）控制器，用来控制开关器件304及开关器件305的导通/关断。在如图3B所示的一个实施例中，开关器件304包括n型金属氧化物半导体场效应晶体管（NMOS），当开关器件304的栅极电压为高电平时，开关器件304导通；开关器件305 包括p型金属氧化物半导体场效应晶体管（PMOS），当开关器件305的栅极电压为低电平时，开关器件305导通。在另一实施例中，开关器件304包括PMOS，开关器件305包括NMOS。控制芯片32输出的控制信号耦合到开关器件304和开关器件305并控制开关器件304和开关器件305的导通、关断等开关动作。虽然用双极型互补金属氧化物半导体（bi-CMOS）工艺将开关器件305、开关器件304以及其它电路模块集成在一块芯片上，可以缩小尺寸，但开关器件304和开关器件305允许的操作电压以及最大电流有限。在一个实施例中，采用多芯片封装结构的降压变换器模块30可以在实现大功率的同时，兼顾小型化。如图3B所示，控制芯片32包括PWM发生装置32A，驱动电路32B，延迟电路，和/或其他任意合适的模块（未示出）。开关器件304和开关器件305例如可以是垂直沟道绝缘栅型场效应管（VMOSFET）、双极型晶体管（BJT）、垂直双扩散金属氧化物半导体场效应晶体管（VDMOSFET）、和/或其它任意合适的器件。在另一实施例中，变换器模块30还包括检测电路、输出电感器、额外的并联分立开关器件、和/或其它任意合适的外围模块。 
根据本发明一个实施例，控制芯片32包括五个输入端子1-5，两个输出端子6-7。控制芯片的输入端子1通过变换器模块30的端口VCC电耦接到外部电源，控制芯片的输入端子2通过变换器模块30的端口FB电耦接到变换器模块30的反馈信号，控制芯片的输入端子3通过变换器模块30的端口BST电耦接到自举控制信号，为开关器件提供合适的驱动电压，控制芯片的输入端子4通过变换器模块30的端口EN电耦接到使能控制信号，控制芯片的输入端子5通过变换器模块30的端口GND电耦接到系统参考地。控制芯片的输出端子6电耦接到第一开关芯片31中开关器件304的栅极，控制芯片的输出端子7电耦接到第二开关芯片33中开关器件305的栅极。在其它实施例中，控制芯片的输入/输出端子可以有不同的功能及数量。 
PWM发生装置32A耦接到控制芯片32的输入端子1-5，并输出控制信号，用来控制开关器件304和开关器件305的导通/关断。驱动电路32B包括一个输入端子和一个输出端子，驱动电路32B的输入端子耦接到PWM发生装置32输出的控制信号，驱动电路32B的输出端子耦接到控制芯片32的输出端子6，为开关器件304提供栅极驱动。在一个实施例中，还包括耦接在开关器件304的栅极G1和驱动电路32B之间的延迟电路，延迟电路为开关器件305和开关器件304提供死区，防止它们同时导通，形成短路，或者说共通。PWM发生装置32输出的控制信号通过控制芯片32的输出端子7耦接到开关器件305的栅极G2，为开关器件305提供栅极驱动。在一个实施例中，控制芯片32的输出端子通过第一开关芯片31的金属层耦接到第二开关芯片33。 
第一开关芯片31包括源极S1，漏极D1和栅极G1。第二开关芯片33包括源极S2，漏极D2和栅极G2。第一开关芯片的漏极D1和第二开关芯片的漏极D2电耦接在一起，并作为变换器模块30的输出耦接在输出端口SW上。在一个实施例中，第一开关芯片的漏极D1和第二开关芯片的漏极D2通过焊料凸块电耦接至变换器模块30的输出端口SW。变换器模块30的输出端口SW电耦接到由电感器34和电容器35组成的外部滤波电路，如图3A所示，电感器34的一端电耦接到变换器模块30的输出端口SW，电感器34的另一端电耦接到电容器35，并提供输出电压VOUT。第一开关芯片的源极S1电耦接到变换器模块30的端口GND。在一个实施例中，第一开关芯片的源极S1通过焊料凸块电耦接到端口GND。第二开关芯片的源极S2电耦接到变换器模块30的输入端口IN，接收直流输入电压。在一个实施例中，第二开关芯片的源极S2通过焊料凸块电耦接到输入端口IN。开关器件304 和开关器件305在控制芯片32的控制下交替导通，并将输入端口IN处的直流输入电压调制为脉冲电压在输出端口SW输出。外部滤波电路将输出端口SW输出的脉冲电压滤为平滑的直流电压。 
图4是图3B所示变换器模块30的多芯片封装结构400的俯视图。多芯片封装结构400包括自下而上依次堆叠的第一开关芯片31、控制芯片32、以及第二开关芯片33。多芯片封装结构400还进一步包括引线框架和多个焊料凸块。第一开关芯片31、控制芯片32和第二开关芯片33通过引线框架以及焊料凸块电气、和/或机械耦接在一起。在图4中，由零星的点填充的区域表示引线框架的引脚，由更为密集的点填充的区域表示焊料凸块。 
引线框架包括第一引脚SW，第二引脚GND，第三引脚IN和第四引脚402。引线框架还可以包括至少第五组引脚，例如引脚VCC、引脚FB、引脚BST以及引脚EN。引线框架的引脚和如图3B中变换器模块30具有相同标号的端口相对应。例如第一引脚SW为变换器模块30的输出端口SW，第二引脚GND为变换器模块的端口GND，第三引脚IN为变换器模块30的输入端口IN。 
控制芯片32的上表面有多个接触焊盘作为控制芯片的输入/输出端口。控制芯片32的接触焊盘通过置于接触焊盘上的焊料凸块经过回流粘贴到第一开关芯片的上表面。第一开关芯片31包括位于芯片左侧的漏极接触焊盘D1和位于芯片右侧的源极接触焊盘S1。第一芯片31通过置于漏极接触焊盘D1和源极接触焊盘S1上的焊料凸块粘贴到引线框架的下表面。第二开关芯片33包括位于芯片左侧的漏极接触焊盘D2和位于芯片右侧的源极接触焊盘S2。第二开关芯片33通过置于漏极接触焊盘D2和源极接触焊盘S2上的焊料凸块经过回流粘贴到引线框架的上表面。控制芯片32通过第一开关芯片31内部或表面的金属层240电耦接至外部电路，和/或电耦接至第二开关芯片33。金属层240的一端电耦接至控制芯片32和第一开关芯片31之间的焊料凸块，金属层240的另一端电耦接至第一开关芯片和引线框架之间的焊料凸块。 
第一开关芯片31的漏极接触焊盘D1通过焊料凸块电耦接至引线框架的第一引脚SW。第一开关芯片31的源极接触焊盘S1通过焊料凸块电耦接至引线框架的第二引脚GND。第二开关芯片33的漏极接触焊盘D2通过焊料凸块电耦接至引线框架的第一引脚SW。第二开关芯片33的源极接触焊盘S2通过焊料凸块电耦接至引线框架的第三引脚IN。控制芯片32的输出接触焊盘6通过其下方的焊料凸块电耦接至第一开关芯片31的栅极接触焊盘G1。控制芯片32的输出接触焊盘7通过第一开关芯片31的金属层241电耦接至第二开关芯片33的栅极接触焊盘G2。金属层241的一端通过焊料凸块电耦接至控制芯片32的输出接触焊盘7，金属层241的另一端通过焊料凸块电耦接至引线框架的第四引脚402。引线框架的第四引脚402通过另一组焊料凸块电耦接至第二开关芯片的栅极接触焊盘G2。在第二开关芯片的栅极接触焊盘G2上有两个重叠的焊料凸块，其中一个焊料凸块耦接在第一开关芯片31和引线框架的第四引脚402之间，另一个焊料凸块耦接在引线框架的第四引脚402和第二开关芯片33之间。在一个实施例中，引线框架的第四引脚402作为外部引脚暴露在多芯片封装结构400外。在另一实施例中，引线框架的第四引脚402隐藏在多芯片封装结构400内部。控制芯片32的接触焊盘1-5通过第一开关芯片31分别电耦接至引脚VCC、引脚FB、引脚BST、引脚EN以及引脚GND。控制芯片32的接触焊盘1-5首先通过控制芯片32和第一开关芯片31之间的焊料凸块电耦接至第一开关芯片31的金属层240，再通过第一开关芯片31和引脚框架之间的焊料凸块耦接至引脚VCC、引脚FB、引脚BST、引脚EN以及引脚GND。 
多芯片封装结构400在上述配置下，可以实现如图3B所示的变换器模块30的功能。第一开关芯片31的每一个漏极D1焊盘、源极焊盘S1以及第二开关芯片33的每一个漏极焊盘D2、源极焊盘S2通过焊料凸块电耦接至引线框架的相应引脚，从而多芯片封装结构400可以同时实现大载流能力及高效率。与此同时，第一开关芯片31、控制芯片32以及第二开关芯片33集成在一个封装结构里，满足了小型化的需求。 
图2A所示为带有外部引脚的小外型封装（SOP）封装结构。在其他实施例中，也可以采用无引脚的封装结构。图5是根据本发明一实施例的球栅阵列（BGA）封装结构500的剖视图。锡球51嵌入引线框架501的下表面。在应用中，球栅阵列封装结构通过锡球51焊接在印制电路板上。由于锡球51直接嵌在引线框架501的下表面，球栅阵列封装结构进一步缩小了需要的印制电路板面积。 
图6是根据本发明一实施例的制作堆叠式三维芯片封装结构的流程图。堆叠式三维芯片封装结构的制作方法包括步骤601-606。首先，步骤601包括在第一芯片的上表面形成金属层。第一芯片上表面的一部分金属层可以电耦接至第一芯片的接触焊盘，第一芯片上表面的另一部分金属层可以通过第一芯片电耦接至第二芯片。步骤602包括在第一芯片、第二芯片以及第三芯片的接触焊盘上形成焊料凸块。第一芯片的金属层的两端也可以形成焊料凸块。步骤603包括翻转引线框架使引线框架的下表面朝上，将第一芯片通过焊料凸块放置在引线框架的下表面，经过热回流步骤将第一芯片和引线框架固定在一起。接着在步骤604翻转引线框架，使引线框架的上表面朝上。步骤605包括将第二芯片放置在第一芯片的上表面，将第三芯片放置在引线框架的上表面。经过热回流，将第一芯片和第二芯片焊接在一起，将第三芯片和引线框架焊接在一起。最后，步骤606包括形成封装结构的最后的常规程序。例如成型，用来包覆三个芯片以及引线框架；还可以包括电镀、打码、切筋成型等常规步骤。 
上述本发明的说明书和实施仅仅以示例性的方式对本发明进行了说明，这些实施例不是完全详尽的，并不用于限定本发明的范围。对于公开的实施例进行变化和修改都是可能的，其他可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本发明所公开的实施例的其他变化和修改并不超出本发明的精神和保护范围。 

Claims (20)

1.  一种芯片封装结构，包括：
第一倒装芯片；
第二倒装芯片；
第三倒装芯片；以及
具有上表面和下表面的引线框架，包括多个引脚；其中
第一倒装芯片通过焊料凸块耦接到引线框架的下表面，第二倒装芯片通过焊料凸块耦接到第一倒装芯片，第三倒装芯片通过焊料凸块耦接到引线框架的上表面。
2.  如权利要求1所述的芯片封装结构，其中第一倒装芯片包括金属层，第二倒装芯片通过第一倒装芯片的金属层电气连接到引线框架。
3.  如权利要求2所述的芯片封装结构，其中第二倒装芯片通过第一倒装芯片的金属层电气连接到第三倒装芯片。
4.  如权利要求2所述的芯片封装结构，其中引线框架包括第一引脚，第二引脚，第三引脚以及第四引脚，其中：
第一倒装芯片包括第一端子，第二端子，以及控制端子，其中第一端子通过焊料凸块电耦接至引线框架的第一引脚，第二端子通过焊料凸块电耦接至引线框架的第二引脚；
第三倒装芯片包括第一端子，第二端子，以及控制端子，其中第一端子通过焊料凸块电耦接至引线框架的第一引脚，第二端子通过焊料凸块电耦接至引线框架的第三引脚；以及
第二倒装芯片包括第一输出端子和第二输出端子，其中第一输出端子通过焊料凸块电耦接至第一倒装芯片的控制端子，第二输出端子依次通过第一倒装芯片和第二倒装芯片之间的焊料凸块、第一倒装芯片的金属层、第一倒装芯片和引线框架的第四引脚之间的焊料凸块、以及引线框架的第四引脚和第三倒装芯片之间的焊料凸块电耦接至第三倒装芯片的控制端子。
5.  如权利要求4所述的芯片封装结构，其中引线框架还包括第五引脚，第二倒装芯片进一步包括输入端子，其中第二倒装芯片的输入端子依次通过第一倒装芯片和第二倒装芯片之间的焊料凸块、第一倒装芯片的金属层、第一倒装芯片和引线框架第五引脚之间的焊料凸块电耦接至引线框架的第五引脚。
6.  如权利要求4所述的芯片封装结构，电耦接至电感器，其中电感器的一端电耦接至引线框架的第一引脚，电感器的另一端电耦接至电容器。
7.  如权利要求1所述的芯片封装结构，其中引线框架包括用来放置第二倒装芯片的中空区域。
8.  如权利要求1所述的芯片封装结构，其中第一倒装芯片包括多个电耦接至焊料凸块的接触焊盘，第二倒装芯片包括多个电耦接至焊料凸块的接触焊盘，第三倒装芯片包括多个电耦接至焊料凸块的接触焊盘。
9.  如权利要求1所述的芯片封装结构，其中焊料凸块为柱状焊料凸块。
10.如权利要求1所述的芯片封装结构，进一步包括：
塑型材料，包覆第一倒装芯片，第二倒装芯片，第三倒装芯片以及引线框架。
11.如权利要求1所述的芯片封装结构，包括球栅阵列式封装。
12.一种变换器模块，包括：
第一开关芯片，包括第一开关器件；
第二开关芯片，包括第二开关器件；
用来控制第一开关器件和第二开关器件的控制芯片；以及
具有上表面和下表面的引线框架，包括多个引脚；其中
第一开关芯片通过第一组焊料凸块耦接至引线框架的下表面，控制芯片通过第二组焊料凸块耦接至第一开关芯片，第二开关芯片通过第三组焊料凸块耦接至引线框架的上表面。
13.如权利要求12所述的变换器模块，其中第一开关器件包括降压变换器的下侧开关管，第二开关器件包括降压变换器的上侧开关管。
14.如权利要求12所述的变换器模块，其中第一开关芯片包括电耦接在第一组焊料凸块和第二组焊料凸块之间的金属层。
15.如权利要求14所述的变换器模块，其中引线框架包括第一引脚，第二引脚，第三引脚，以及第四引脚，其中：
第一开关芯片包括第一端子，第二端子和控制端子，其中第一端子通过焊料凸块电耦接至引线框架的第一引脚，第二端子通过焊料凸块电耦接至引线框架的第二引脚；
第二开关芯片包括第一端子，第二端子和控制端子，其中第一端子通过焊料凸块电耦接至引线框架的第一引脚，第二端子通过焊料凸块电耦接至引线框架的第三引脚；以及
控制芯片包括第一输出端子和第二输出端子，其中第一输出端子通过焊料凸块电耦接至第一开关芯片的控制端子，第二输出端子通过第一开关芯片的金属层、引线框架的第四引脚以及焊料凸块电耦接至第二开关芯片的控制端子。
16.如权利要求15所述的变换器模块，其中引线框架还包括第五引脚，控制芯片进一步包括输入端子，输入端子依次通过第二组焊料凸块、第一开关芯片的金属层、第一组焊料凸块电耦接至引线框架的第五引脚。
17.如权利要求16所述的变换器模块，其中控制芯片包括第一输入端子，第二输入端子和第三输入端子，其中第一输入端子电耦接至电源，第二输入端子电耦接至变换器模块的反馈信号，第三输入端子电耦接至自举控制信号。
18.一种封装的制作方法，包括以下步骤：
步骤A：在第一芯片表面或内部形成金属层；
步骤B：在第一芯片、第二芯片及第三芯片的上表面形成焊料凸块；
步骤C：通过焊料凸块将第一芯片放置于引线框架的下表面，并进行热回流；
步骤D：倒置引线框架；
步骤E：通过焊料凸块将第二芯片放置于第一芯片上，通过焊料凸块将第三芯片放置于引线框架的上表面上；以及
步骤F：热回流。
19.如权利要求18所述的制作方法，进一步包括：
注塑成型，用塑型材料包覆第一芯片，第二芯片和第三芯片；
电镀；以及
切筋成型。
20.如权利要求18所述的制作方法，其中步骤B包括：
在第一芯片，第二芯片，以及第三芯片的接触焊盘上形成焊料凸块；以及
在第一芯片的金属层上形成焊料凸块。
CN201210107640.3A 2011-04-28 2012-04-13 多芯片封装结构、变换器模块及封装方法 Active CN102709282B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/096,634 US8604597B2 (en) 2011-04-28 2011-04-28 Multi-die packages incorporating flip chip dies and associated packaging methods
US13/096,634 2011-04-28

Publications (2)

Publication Number Publication Date
CN102709282A true CN102709282A (zh) 2012-10-03
CN102709282B CN102709282B (zh) 2015-04-29

Family

ID=46901937

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2012201551949U Expired - Lifetime CN202816942U (zh) 2011-04-28 2012-04-13 多芯片封装结构、变换器模块
CN201210107640.3A Active CN102709282B (zh) 2011-04-28 2012-04-13 多芯片封装结构、变换器模块及封装方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2012201551949U Expired - Lifetime CN202816942U (zh) 2011-04-28 2012-04-13 多芯片封装结构、变换器模块

Country Status (3)

Country Link
US (1) US8604597B2 (zh)
CN (2) CN202816942U (zh)
TW (1) TWI469313B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779946A (zh) * 2014-01-13 2015-07-15 阿尔特拉公司 具有镜像对称的端子的半导体器件和形成该半导体器件的方法
CN104867884A (zh) * 2015-04-07 2015-08-26 山东晶导微电子有限公司 一种高散热性能的smt二极管封装结构
CN106129032A (zh) * 2016-08-14 2016-11-16 天津大学 用于超大规模集成电路芯片的柱状焊球重分布封装结构
CN111106088A (zh) * 2018-10-25 2020-05-05 英飞凌科技股份有限公司 具有引线框架互连结构的半导体封装
CN111446227A (zh) * 2020-05-19 2020-07-24 华进半导体封装先导技术研发中心有限公司 一种封装结构及封装方法
CN112670253A (zh) * 2020-12-23 2021-04-16 成都芯源系统有限公司 多裸片封装结构、芯片及方法
CN112713126A (zh) * 2020-12-30 2021-04-27 成都芯源系统有限公司 多裸片封装结构、芯片及方法
CN112736043A (zh) * 2020-12-30 2021-04-30 成都芯源系统有限公司 多裸片封装模块及方法
CN113594152A (zh) * 2021-07-12 2021-11-02 南京国博电子股份有限公司 一种大电流pmos管与驱动器三维集成模块
WO2022036993A1 (zh) * 2020-08-21 2022-02-24 广东美的白色家电技术创新中心有限公司 一种智能功率模块

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
US8796839B1 (en) 2011-01-07 2014-08-05 Marvell International Ltd. Semiconductor package including a power plane and a ground plane
US8604597B2 (en) * 2011-04-28 2013-12-10 Monolithic Power Systems, Inc. Multi-die packages incorporating flip chip dies and associated packaging methods
US8878354B1 (en) * 2011-05-31 2014-11-04 Marvell World Trade Ltd. Method and apparatus for supplying power to a system on a chip (SOC)
US9040348B2 (en) * 2011-09-16 2015-05-26 Altera Corporation Electronic assembly apparatus and associated methods
TWI478479B (zh) * 2013-01-17 2015-03-21 Delta Electronics Inc 整合功率模組封裝結構
US10304758B1 (en) * 2013-03-07 2019-05-28 Maxim Integrated Products, Inc Wafer level package device formed using a wafer level lead frame on a carrier wafer having a similar coefficient of thermal expansion as an active wafer
US9966330B2 (en) * 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
CN103247612B (zh) * 2013-04-09 2015-09-23 北京兆易创新科技股份有限公司 一种增强型flash芯片和一种芯片封装方法
CN103246553B (zh) * 2013-04-09 2016-12-28 北京兆易创新科技股份有限公司 一种增强型Flash芯片和一种芯片封装方法
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
US9804650B2 (en) 2014-09-04 2017-10-31 Qualcomm Incorporated Supply voltage node coupling using a switch
US9991239B2 (en) 2014-09-18 2018-06-05 Intel Corporation Method of embedding WLCSP components in e-WLB and e-PLB
US20160092397A1 (en) * 2014-09-30 2016-03-31 Zentrum Mikroelektronik Dresden Ag Analog co-processor
US10103627B2 (en) * 2015-02-26 2018-10-16 Altera Corporation Packaged integrated circuit including a switch-mode regulator and method of forming the same
JP6544981B2 (ja) * 2015-04-20 2019-07-17 ローム株式会社 プリント配線基板
CN105552075B (zh) * 2016-01-22 2018-06-22 成都芯源系统有限公司 一种减少系统环路寄生电感的半导体器件
US10312193B2 (en) * 2016-08-12 2019-06-04 Qualcomm Incorporated Package comprising switches and filters
US20200035577A1 (en) * 2018-07-26 2020-01-30 Texas Instruments Incorporated Packaged integrated circuit
US11652029B2 (en) 2021-06-28 2023-05-16 Monolithic Power Systems, Inc. 3-D package structure for isolated power module and the method thereof
WO2024132161A1 (en) 2022-12-22 2024-06-27 Dynex Semiconductor Limited High power density flip chip semiconductor packaging

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426559B1 (en) * 2000-06-29 2002-07-30 National Semiconductor Corporation Miniature 3D multi-chip module
CN2664198Y (zh) * 2003-08-18 2004-12-15 威盛电子股份有限公司 多芯片封装结构
CN1830084A (zh) * 2003-06-16 2006-09-06 桑迪士克股份有限公司 具有堆叠的集成电路的集成电路封装和其方法
US20090230517A1 (en) * 2008-03-11 2009-09-17 Henry Descalzo Bathan Integrated circuit package system with integration port
CN101593734A (zh) * 2008-05-27 2009-12-02 联发科技股份有限公司 倒装芯片封装及半导体芯片封装
CN101939832A (zh) * 2007-12-17 2011-01-05 斯盖沃克斯解决方案公司 热机械的倒焊芯片的模片焊接
CN202816942U (zh) * 2011-04-28 2013-03-20 成都芯源系统有限公司 多芯片封装结构、变换器模块

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426559B1 (en) * 2000-06-29 2002-07-30 National Semiconductor Corporation Miniature 3D multi-chip module
CN1830084A (zh) * 2003-06-16 2006-09-06 桑迪士克股份有限公司 具有堆叠的集成电路的集成电路封装和其方法
CN2664198Y (zh) * 2003-08-18 2004-12-15 威盛电子股份有限公司 多芯片封装结构
CN101939832A (zh) * 2007-12-17 2011-01-05 斯盖沃克斯解决方案公司 热机械的倒焊芯片的模片焊接
US20090230517A1 (en) * 2008-03-11 2009-09-17 Henry Descalzo Bathan Integrated circuit package system with integration port
CN101593734A (zh) * 2008-05-27 2009-12-02 联发科技股份有限公司 倒装芯片封装及半导体芯片封装
CN202816942U (zh) * 2011-04-28 2013-03-20 成都芯源系统有限公司 多芯片封装结构、变换器模块

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779946B (zh) * 2014-01-13 2018-02-02 阿尔特拉公司 具有镜像对称的端子的半导体器件和形成该半导体器件的方法
CN104779946A (zh) * 2014-01-13 2015-07-15 阿尔特拉公司 具有镜像对称的端子的半导体器件和形成该半导体器件的方法
CN104867884A (zh) * 2015-04-07 2015-08-26 山东晶导微电子有限公司 一种高散热性能的smt二极管封装结构
CN104867884B (zh) * 2015-04-07 2018-02-27 山东晶导微电子有限公司 一种高散热性能的smt二极管封装结构
CN106129032A (zh) * 2016-08-14 2016-11-16 天津大学 用于超大规模集成电路芯片的柱状焊球重分布封装结构
US11444011B2 (en) 2018-10-25 2022-09-13 Infineon Technologies Ag Semiconductor package with leadframe interconnection structure
CN111106088A (zh) * 2018-10-25 2020-05-05 英飞凌科技股份有限公司 具有引线框架互连结构的半导体封装
CN111446227A (zh) * 2020-05-19 2020-07-24 华进半导体封装先导技术研发中心有限公司 一种封装结构及封装方法
WO2022036993A1 (zh) * 2020-08-21 2022-02-24 广东美的白色家电技术创新中心有限公司 一种智能功率模块
CN112670253A (zh) * 2020-12-23 2021-04-16 成都芯源系统有限公司 多裸片封装结构、芯片及方法
CN112670253B (zh) * 2020-12-23 2023-02-10 成都芯源系统有限公司 多裸片封装结构、芯片及方法
CN112713126A (zh) * 2020-12-30 2021-04-27 成都芯源系统有限公司 多裸片封装结构、芯片及方法
CN112736043A (zh) * 2020-12-30 2021-04-30 成都芯源系统有限公司 多裸片封装模块及方法
CN113594152A (zh) * 2021-07-12 2021-11-02 南京国博电子股份有限公司 一种大电流pmos管与驱动器三维集成模块
CN113594152B (zh) * 2021-07-12 2024-03-19 南京国博电子股份有限公司 一种大电流pmos管与驱动器三维集成模块

Also Published As

Publication number Publication date
TWI469313B (zh) 2015-01-11
US20120273929A1 (en) 2012-11-01
CN202816942U (zh) 2013-03-20
CN102709282B (zh) 2015-04-29
US8604597B2 (en) 2013-12-10
TW201250978A (en) 2012-12-16

Similar Documents

Publication Publication Date Title
CN102709282B (zh) 多芯片封装结构、变换器模块及封装方法
CN202454556U (zh) 堆叠式芯片封装结构、同步整流模块和变换器模块
CN100474571C (zh) 半导体器件和电源系统
CN102376669B (zh) 半导体器件
CN101359661B (zh) 多芯片直流-直流降压功率变换器的高效封装结构
US9842797B2 (en) Stacked die power converter
US9129947B2 (en) Multi-chip packaging structure and method
US20150331438A1 (en) Complete power management system implemented in a single surface mount package
US20120228696A1 (en) Stacked die power converter
CN101976951A (zh) 多相功率开关模式电压调节器
KR20120123254A (ko) 전력 공급 모듈 및 이의 패키징 및 집적 방법
CN101971332A (zh) 包括嵌入倒装芯片的半导体管芯封装
US8217503B2 (en) Package structure for DC-DC converter
CN103107171A (zh) 一种倒装芯片的半导体器件
CN112670253B (zh) 多裸片封装结构、芯片及方法
CN104716121A (zh) 包含多个半导体芯片和层压板的半导体器件
US9054088B2 (en) Multi-component chip packaging structure
CN107527899B (zh) 功率组件、功率组件的制造方法及氮化镓智能功率模块
CN101714544A (zh) 一种集成三极管及其制造方法
CN102222660B (zh) 双引线框架多芯片共同封装体及其制造方法
CN112736043B (zh) 多裸片封装模块及方法
CN114709204A (zh) 多裸片封装结构、芯片及方法
US12002787B2 (en) Multi-die package structure and multi-die co-packing method
CN103646941B (zh) 一种用于直流-直流转换器的封装结构
CN105655262A (zh) 半导体整流元件的封装结构及封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant