CN112670253A - 多裸片封装结构、芯片及方法 - Google Patents

多裸片封装结构、芯片及方法 Download PDF

Info

Publication number
CN112670253A
CN112670253A CN202011534093.8A CN202011534093A CN112670253A CN 112670253 A CN112670253 A CN 112670253A CN 202011534093 A CN202011534093 A CN 202011534093A CN 112670253 A CN112670253 A CN 112670253A
Authority
CN
China
Prior art keywords
die
substrate
flip
chip
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011534093.8A
Other languages
English (en)
Other versions
CN112670253B (zh
Inventor
蒲应江
蒋航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Priority to CN202011534093.8A priority Critical patent/CN112670253B/zh
Publication of CN112670253A publication Critical patent/CN112670253A/zh
Priority to US17/544,075 priority patent/US20220199581A1/en
Application granted granted Critical
Publication of CN112670253B publication Critical patent/CN112670253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了一种多裸片封装结构、芯片及方法。该多裸片封装结构包括：嵌入裸片，被埋在基板中；上倒装裸片，被放置在基板的上方，通过导体与基板电连接；下倒装裸片，被放置在基板下方，通过导体与基板电连接。所述多裸片封装结构降低了成本、提高了性能。

Description

多裸片封装结构、芯片及方法
技术领域
本发明涉及一种半导体封装，更具体地说，本发明涉及一种多裸片封装结构、芯片及方法。
背景技术
近几年来，客户端电子产品的要求在显著提高。微型化和可便携性成为势不可挡的趋势，促使芯片封装更加紧凑。相应地，便携式电子设备在具有更多功能和更好性能的同时，其体积也变得越来越小。因此，现今的功率供应系统被要求具有更小的尺寸、更高的功率输出、更多的功能和更高的效率。在这些要求下，有些技术将开关器件如场效应晶体管和控制器集成进单片裸片。但是，通常来说，控制器采用互补金属氧化物半导体工艺(CMOS工艺)，需要18至20层掩膜制作工艺；而开关器件通常采用双扩散金属氧化物半导体工艺(DMOS工艺)，只需要8至9层掩膜制作工艺。因此，这种单裸片由于将开关器件和控制器一起制作，制作成本高。
发明内容
因此本发明的目的在于解决现有技术的上述技术问题，提出一种多裸片封装结构、芯片及方法。
根据本发明的实施例，提出了一种多裸片封装结构，包括：嵌入裸片，被埋在基板中；上倒装裸片，被放置在基板的上方，通过导体与基板电连接；下倒装裸片，被放置在基板的下方，通过导体与基板电连接。
根据本发明的实施例，还提出了一种多裸片封装芯片，包括：输入引脚，接收输入电压，该输入引脚电连接至其上形成有上端功率开关的第一裸片；开关引脚，电连接至第一裸片和其上形成有下端功率开关的第二裸片；接地引脚，电连接至第二裸片；控制引脚，接收控制信号，所述控制引脚电连接至其上形成有控制器的第三裸片；其中：第一裸片、第二裸片和第三裸片的其中一个裸片为嵌入裸片，被埋在基板中；另一个裸片为上倒装裸片，被放置在基板上方；还有一个裸片为下倒装裸片，被放置在基板下方。
根据本发明的实施例，还提出了一种多裸片封装的方法，包括：将嵌入裸片埋入基板，所述基板具有多层金属层；将上倒装裸片放置在基板上方；将下倒装裸片放置在基板下方；通过导体电连接嵌入裸片、上倒装裸片、下倒装裸片和基板。
根据本发明各方面的上述多裸片封装结构、芯片及方法，降低了成本、提高了性能。
附图说明
图1为根据本发明实施例的多裸片封装结构100的剖面结构示意图；
图2为根据本发明实施例的多裸片封装结构200的剖面结构示意图；
图3为根据本发明实施例的多裸片封装结构300的剖面结构示意图；
图4为根据本发明实施例的多裸片封装结构400的剖面结构示意图；
图5为根据本发明实施例的多裸片封装结构500的剖面结构示意图；
图6为根据本发明实施例的多裸片封装结构600的剖面结构示意图；
图7为根据本发明实施例的多裸片封装结构700的剖面结构示意图；
图8为根据本发明实施例的多裸片封装结构800的剖面结构示意图；
图9示意性示出了根据本发明实施例的降压变换电路900的电路结构示意图；
图10示意性示出了根据本发明实施例的多裸片封装的方法流程图1000。
具体实施方式
下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称元件“耦接到”或“连接到”另一元件时，它可以是直接耦接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
图1为根据本发明实施例的多裸片封装结构100的剖面结构示意图。在图1所示实施例中，所述多裸片封装结构100包括：嵌入裸片101，被埋在基板110中；上倒装裸片102，被放置在基板110的上方，通过导体111(如焊料凸块、通孔、和/或金属线等)与基板110电连接；下倒装裸片103，被放置在基板110的下方(如被贴在基板110的下表面)，通过导体112与基板110电连接。
在本发明一个实施例中，导体111通过焊球121引出至外部。
在本发明一个实施例中，所述嵌入裸片101包括其上形成有接触点(如焊料凸块)的有源面11T，该有源面通常也被称为上表面或顶面，与有源面相反的另一面通常被称为底面。
在本发明的实施例中，“倒装裸片”是指裸片的接触区通过焊料凸块直接与引线框架或基板连接的任意裸片；“上倒装裸片”是指倒装裸片的有源面朝下(face down)；“下倒装裸片”是指倒装裸片的有源面朝上(face up)；“基板”是指封装级别的材料制成的载板，应用于类似印制电路板PCB中，包括多个金属层；“焊料凸块”是指用来直接电耦接两个接触区的球状或柱状金属小块(如铜柱)，该金属小块多以焊料填充。
在本发明一个实施例中，通过在裸片和基板上打过孔、并使用金属材料例如铜来填充过孔，以在裸片之间、裸片与基板之间、及裸片与外部接触之间形成金属线连接。
在本发明一个实施例中，所述嵌入裸片101的有源面11T可以朝上(朝向上倒装裸片102，如图1所示)，也可以朝下(朝向下倒装裸片103，如图2所示)。如图1所示，当嵌入裸片101的有源面11T朝上时，嵌入裸片101的有源面通过导体113与上倒装裸片102电连接、通过导体114与基板110电连接。如图2所示，当嵌入裸片101的有源面11T朝下时，嵌入裸片101的有源面通过导体115与下倒装裸片103电连接、通过导体116与基板110电连接。
在本发明一个实施例中，导体114通过金属线和过孔结构，经由基板110的下表面被引出，以作为嵌入裸片101的输入输出端子。
在本发明一个实施例中，多裸片封装结构100/200还包括：塑封材料120，用以包封基板110的上方(如上表面)和下方(如下表面)，以保护上倒装裸片102和下倒装裸片103。在本发明一个实施例中，塑封材料120包括绝缘材料，如环氧树脂。
在本发明一个实施例中，嵌入裸片101的部分边缘与上倒装裸片102的部分边缘、及与下倒装裸片103的部分边缘在垂直方向(即如图1和图2所示的Z方向)有交叠，使嵌入裸片101和上倒装裸片102之间的导体(或嵌入裸片101与下倒装裸片103之间的导体)有最小的垂直距离和更小的寄生阻抗。
在本发明一个实施例中，垂直方向为与裸片平面(如嵌入裸片101的有源面)垂直的方向。
图1和图2所示实施例中的多裸片封装结构包括一个嵌入裸片、一个上倒装裸片和一个下倒装裸片。但是本领域技术人员应当意识到，本发明的多裸片封装结构可以包括一个或多个嵌入裸片、一个或多个上倒装裸片和一个或多个下倒装裸片，及其各种组合。如图3～图6实施例所示的多裸片封装结构300、400、500及600。这些实施例示出了多裸片封装结构包括两个嵌入裸片和/或两个上倒装裸片和/或两个下倒装裸片的组合，但是并未穷举其他组合。本领域技术人员应当意识到，在其他实施例中，多裸片封装结构可以包括任意个所需的嵌入裸片与任意个所需的下倒装裸片、及任意个所需的上倒装裸片的组合。
前述根据本发明多个实施例的多裸片封装结构，其嵌入裸片101的部分边缘与上倒装裸片102的部分边缘、下倒装裸片103的部分边缘在垂直方向有交叠。但是本领域技术人员应当意识到，在本发明的其他实施例中，嵌入裸片101与上倒装裸片102、下倒装裸片103在垂直方向也可以没有交叠，如图7所示实施例的多裸片封装结构700和图8所示的多裸片封装结构800。
图7所示多裸片封装结构700与图1所示多裸片封装结构100相似，与图1所示多裸片封装结构100不同的是，在图7所示实施例中，嵌入裸片101与上倒装裸片102在垂直方向没有交叠，嵌入裸片101与上倒装裸片102之间的导体113包括焊料凸块11(垂直方向，与上倒装裸片102接触的部分导体)、金属线12(平面方向)和过孔结构(或焊料凸块)13(垂直方向，与嵌入裸片101接触的部分导体)。图7所示多裸片封装结构700的其他部分与图1所示多裸片封装结构100相似，为叙述简明，这里不再详述。
图8所示多裸片封装结构800与图2所示多裸片封装结构200相似，与图2所示多裸片封装结构200不同的是，在图8所示实施例中，嵌入裸片101与下倒装裸片103在垂直方向没有交叠，嵌入裸片101与下倒装裸片103之间的导体115包括过孔结构(或焊料凸块)11(垂直方向，与嵌入裸片101接触的部分导体)、金属线12(平面方向)和焊料凸块13(垂直方向，与下倒装裸片103接触的部分导体)。图8所示多裸片封装结构800的其他部分与图2所示多裸片封装结构200相似，为叙述简明，这里不再详述。
在本发明一个实施例中，嵌入裸片101、上倒装裸片102和下倒装裸片103分别包括功率变换电路的功率开关器件和相应的控制器，如用于功率变换电路的主功率开关、从功率开关及其相应的控制器。例如，嵌入裸片101和上倒装裸片102包括功率开关器件、下倒装裸片103包括控制器；或嵌入裸片101包括控制器、上倒装裸片102和下倒装裸片103包括功率开关器件；或上倒装裸片102包括控制器、嵌入裸片101和下倒装裸片103包括功率开关器件。但是，本领域技术人员应当意识到，在本发明的其他实施例中，嵌入裸片101、上倒装裸片102以及下倒装裸片103可以包括其他电路和器件。
图9示意性示出了根据本发明实施例的降压变换电路900的电路结构示意图。在图9所示实施例中，所述降压变换电路900包括：多裸片封装芯片900C，该多裸片封装芯片900C具有：输入引脚Vin，接收输入电压，该输入引脚Vin电连接至其上形成有上端功率开关的第一裸片901；开关引脚SW，电连接至第一裸片901和其上形成有下端功率开关的第二裸片902；接地引脚GND，电连接至第二裸片902；控制引脚PWM，接收控制信号(如由前级电路输入)，所述控制引脚PWM电连接至其上形成有控制器的第三裸片903；其中：第一裸片901、第二裸片902和第三裸片903的其中一个裸片为嵌入裸片，被埋在基板中；另一个裸片为上倒装裸片，被放置在基板上方；还有一个裸片为下倒装裸片，被放置在基板下方(如被贴在基板下表面)。
在本发明一个实施例中，上端功率开关和下端功率开关由形成在第三裸片903上的控制器控制。
继续参考图9，第一裸片901具有电连接至输入引脚Vin的第一端子1、电连接至开关引脚SW的第二端子2以及电连接至第三裸片903的控制端子。第二裸片902包括电连接至开关引脚SW的第一端子3、电连接至接地引脚GND的第二端子4、以及电连接至第三裸片903的控制端子。第三裸片903包括电连接至控制引脚PWM的输入端子7、电连接至第一裸片901控制端子的第一输出端子5、以及电连接至第二裸片902控制端子的第二输出端子6。
在本发明一个实施例中，降压变换电路900进一步包括：电感和电容，电连接至多裸片封装芯片900C的开关引脚SW。
前述根据本发明多个实施例的多裸片封装结构为小尺寸封装提供了更紧凑的解决方案，带来了更好的性能。不同于传统技术，前述根据本发明多个实施例的多裸片封装结构可以采用不同的工艺来制作不同裸片(如倒装裸片用一种工艺、嵌入芯片用另一种工艺)，并将这些裸片封装在一起：一部分裸片(如嵌入裸片)被埋在基板里，另一部分裸片被放置在基板上方或下方、并通过导体(如焊料凸块)与基板连接。因此，总成本被降低。此外，在前述本发明的多个实施例中，嵌入裸片与倒装裸片在垂直于裸片平面的方向有交叠，使得封装尺寸更小，这进一步节省了费用并减小了寄生阻抗。
图10示意性示出了根据本发明实施例的多裸片封装的方法流程图1000。如图10所示，所述多裸片封装方法包括：
步骤1001，将嵌入裸片埋入基板，所述基板具有多层金属层。
步骤1002，将上倒装裸片放置在基板上方。
步骤1003，将下倒装裸片放置在基板下方(如贴在基板底部)。
步骤1004，通过导体电连接嵌入裸片、上倒装裸片、下倒装裸片和基板。
在本发明一个实施例中，所述方法还包括：在基板底部预植焊球。
在本发明一个实施例中，所述方法还包括：用塑封材料包封基板的上方和底部，以保护上倒装裸片、下倒装裸片和焊球。
在本发明一个实施例中，所述方法还包括：将焊球从塑封材料包裹中研磨磨出或用激光烧出，并在露出的焊球区域再植焊球。
在本发明一个实施例中，所述导体包括焊料凸块、过孔结构或金属线。在本发明另一个实施例中，所述导体包括焊料凸块和通孔结构。
在本发明一个实施例中，所述嵌入裸片、下倒装裸片、上倒装裸片通过不同的金属层引出，作为多裸片封装的外部引脚。
在本发明一个实施例中，所述嵌入裸片的部分边缘与上倒装裸片的部分边缘、及与下倒装裸片的部分边缘在垂直方向有交叠。
虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (10)

1.一种多裸片封装结构，包括：
嵌入裸片，被埋在基板中；
上倒装裸片，被放置在基板的上方，通过导体与基板电连接；
下倒装裸片，被放置在基板的下方，通过导体与基板电连接。
2.如权利要求1所述的多裸片封装结构，其中所述嵌入裸片、上倒装裸片和下倒装裸片通过基板的不同金属层引出，作为多裸片封装结构的外部引脚。
3.如权利要求1所述的多裸片封装结构，其中所述嵌入裸片的部分边缘与上倒装裸片的部分边缘、及与下倒装裸片的部分边缘在垂直方向有交叠。
4.如权利要求1所述的多裸片封装结构，其中嵌入裸片具有有源面，该有源面朝向上倒装裸片，并通过导体与基板、上倒装裸片电连接。
5.如权利要求1所述的多裸片封装结构，其中嵌入裸片具有有源面，该有源面朝向下倒装裸片，并通过导体与基板、下倒装裸片电连接。
6.如权利要求4或5所述的多裸片封装结构，其中所述电连接嵌入裸片与上倒装裸片或与下倒装裸片之间的导体包括焊料凸块、过孔结构和金属线。
7.一种多裸片封装芯片，包括：
输入引脚，接收输入电压，该输入引脚电连接至其上形成有上端功率开关的第一裸片；
开关引脚，电连接至第一裸片和其上形成有下端功率开关的第二裸片；
接地引脚，电连接至第二裸片；
控制引脚，接收控制信号，所述控制引脚电连接至其上形成有控制器的第三裸片；其中：
第一裸片、第二裸片和第三裸片的其中一个裸片为嵌入裸片，被埋在基板中；
另一个裸片为上倒装裸片，被放置在基板上方；
还有一个裸片为下倒装裸片，被放置在基板下方。
8.如权利要求7所述的多裸片封装芯片，其中所述嵌入裸片的部分边缘与上倒装裸片的部分边缘、及下倒装裸片的部分边缘在垂直方向有交叠。
9.一种多裸片封装的方法，包括：
将嵌入裸片埋入基板，所述基板具有多层金属层；
将上倒装裸片放置在基板上方；
将下倒装裸片放置在基板下方；
通过导体电连接嵌入裸片、上倒装裸片、下倒装裸片和基板。
10.如权利要求9所述的多裸片封装的方法，其中所述嵌入裸片的部分边缘与上倒装裸片的部分边缘、及与下倒装裸片的部分边缘在垂直方向有交叠。
CN202011534093.8A 2020-12-23 2020-12-23 多裸片封装结构、芯片及方法 Active CN112670253B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011534093.8A CN112670253B (zh) 2020-12-23 2020-12-23 多裸片封装结构、芯片及方法
US17/544,075 US20220199581A1 (en) 2020-12-23 2021-12-07 Multi-die package structure and multi-die co-packing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011534093.8A CN112670253B (zh) 2020-12-23 2020-12-23 多裸片封装结构、芯片及方法

Publications (2)

Publication Number Publication Date
CN112670253A true CN112670253A (zh) 2021-04-16
CN112670253B CN112670253B (zh) 2023-02-10

Family

ID=75407923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011534093.8A Active CN112670253B (zh) 2020-12-23 2020-12-23 多裸片封装结构、芯片及方法

Country Status (2)

Country Link
US (1) US20220199581A1 (zh)
CN (1) CN112670253B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11881448B2 (en) * 2021-05-07 2024-01-23 Advanced Semiconductor Engineering, Inc. Semiconductor package structure having substrate with embedded electronic component and conductive pillars
CN116825764A (zh) * 2023-06-28 2023-09-29 北京超材信息科技有限公司 射频模组及通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709282A (zh) * 2011-04-28 2012-10-03 成都芯源系统有限公司 多芯片封装结构、变换器模块及封装方法
CN107527882A (zh) * 2016-06-17 2017-12-29 台湾积体电路制造股份有限公司 半导体封装和其制造方法
WO2019144422A1 (en) * 2018-01-26 2019-08-01 Hong Kong Applied Science and Technology Research Institute Company Limited Power device package
US20190304936A1 (en) * 2018-04-02 2019-10-03 Intel Corporation Microelectronic assemblies having front end under embedded radio frequency die

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709282A (zh) * 2011-04-28 2012-10-03 成都芯源系统有限公司 多芯片封装结构、变换器模块及封装方法
CN202816942U (zh) * 2011-04-28 2013-03-20 成都芯源系统有限公司 多芯片封装结构、变换器模块
CN107527882A (zh) * 2016-06-17 2017-12-29 台湾积体电路制造股份有限公司 半导体封装和其制造方法
WO2019144422A1 (en) * 2018-01-26 2019-08-01 Hong Kong Applied Science and Technology Research Institute Company Limited Power device package
US20190304936A1 (en) * 2018-04-02 2019-10-03 Intel Corporation Microelectronic assemblies having front end under embedded radio frequency die

Also Published As

Publication number Publication date
CN112670253B (zh) 2023-02-10
US20220199581A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
KR100963471B1 (ko) 로직 및 메모리 집적 회로의 패키징 방법, 패키징된 집적회로 및 시스템
EP3217429B1 (en) Semiconductor package assembly
EP3065175A1 (en) Semiconductor package assembly
CN101971332A (zh) 包括嵌入倒装芯片的半导体管芯封装
CN102646663B (zh) 半导体封装件
US11257739B2 (en) Semiconductor package with integrated passive electrical component
US20090310322A1 (en) Semiconductor Package
CN112670253B (zh) 多裸片封装结构、芯片及方法
US20180308788A1 (en) Semiconductor device with through-mold via
US20040188818A1 (en) Multi-chips module package
WO2008055134A2 (en) Electronic device with inductor and integrated componentry
US10497678B2 (en) Semiconductor package assembly with passive device
US7888781B2 (en) Micro-layered lead frame semiconductor packages
CN108461483B (zh) 一种嵌入式电容转接板封装结构及制造方法
CN112736043B (zh) 多裸片封装模块及方法
US7732934B2 (en) Semiconductor device having conductive adhesive layer and method of fabricating the same
CN112713126A (zh) 多裸片封装结构、芯片及方法
US10937754B1 (en) Semiconductor package and manufacturing method thereof
US20110147910A1 (en) Method for stacking die in thin, small-outline package
KR100351922B1 (ko) 반도체 패키지 및 그의 제조 방법
US12002787B2 (en) Multi-die package structure and multi-die co-packing method
US20050239237A1 (en) Method for producing a BGA chip module and BGA chip module
CN114709204A (zh) 多裸片封装结构、芯片及方法
CN112701101A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant