KR20120123254A - 전력 공급 모듈 및 이의 패키징 및 집적 방법 - Google Patents
전력 공급 모듈 및 이의 패키징 및 집적 방법 Download PDFInfo
- Publication number
- KR20120123254A KR20120123254A KR1020127011942A KR20127011942A KR20120123254A KR 20120123254 A KR20120123254 A KR 20120123254A KR 1020127011942 A KR1020127011942 A KR 1020127011942A KR 20127011942 A KR20127011942 A KR 20127011942A KR 20120123254 A KR20120123254 A KR 20120123254A
- Authority
- KR
- South Korea
- Prior art keywords
- mosfet
- chip
- power supply
- supply module
- lead frame
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
- H01L2224/301—Disposition
- H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/30181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/37124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73255—Bump and strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73263—Layer and strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
전력 공급 모듈 및 이의 패키징 및 집적 방법이 제공된다. 전력 공급 모듈은 리드 프레임, 수동 소자, 집적 회로(Integrated Circuit; IC) 및 전력 스위치 금속 산화막 반도체 전계효과 트랜지스터(Metallic Oxide Semiconductor Field Effect Transistor; MOSFET)를 포함한다. 수동 소자는 표면 실장 기술(surface mount Technology; SMT)을 이용하여 리드 프레임 상에 솔더링된다. IC는 플립 칩(flip chip)이며, 리드 프레임 상에 실장되고 솔더링된다.
Description
본 발명은 전력 공급 장비 기술 분야에 관한 것으로, 보다 상세하게는 전력 공급 모듈 및 이의 패키징 및 집적 방법에 관한 것이다.
전력 공급 모듈의 주요 구성요소로는 전력 스위치, 제어 IC(집적 회로; Integrated Circuit), 입력 커패시터, 출력 커패시터, 전력 인덕터 및 신호를 처리하도록 구성된 저항 및 커패시터가 있다. 전력 스위치는 MOSFET(Metallic Oxide Semiconductor Field Effect Transistor) 또는 IGBT(Insulated Gate Bipolar Transistor) 일 수 있으며, 제어 IC는 구동 칩, 또는 PWM(Pulse Width Modulation) 제어 칩, 또는 이들의 조합일 수 있다. 현재, 전력 공급 및 반도체 제조사들은 전력 공급 모듈의 패키징 및 집적 기술 모두를 개발중에 있으며, 전력 공급원 제조사 및 반도체 제조사의 집적 회로는 칩 단계상에서 반도체를 패키징하고 집적하는 기술분야의 교차점을 만들고, MOSFET, IC 및 수동 소자들(예를 들어, 인덕터, 레지스터 및 커패시터)과 같은 구조를 종종 이용하며, PCB(Printed Circuit Board) 또는 다른 기판이 내장되고 금 배선 또는 구리 배선 본딩의 상호 연결 방법이 채용된다. 인덕터 및 커패시터에 의한 필터링을 거친 후, 로드에 의해 요구되는 입력 전압 및 출력 전압의 펄스 폭 변조를 완료하기 위해, 스위치로서 MOSFET은 IC에 의해 제어되거나 구동된다.
종래 기술의 전력 공급 모듈에서, 인덕터는 다수의 구리 조각을 구리 리드 프레임(lead frame)으로 납땜하고, 추가적으로 자력 코어를 추가하여 형성될 수 있으며, 또는 기성 인덕턴스 부품을 SMT(Surface Mount Technology)를 이용하여 구리 리드 프레임 상에 납땜하여 형성될 수도 있다. IC와 MOSFET의 집적 방법이 상이함에 따라, 전력 공급 모듈의 패키징 및 집적 구조 또한 상이하며, 주로 다음의 2가지 방법을 이용하게 된다:
1. IC 및 MOSFET이 하나의 칩 상에 집적될 수 있으며, IC 및 MOSFET 집적 칩은 금 와이어 본딩을 통해 리드 프레임 및 인덕터와 연결됨.
2. IC 및 MOSFET이 독립적인 칩이 될 수 있으며, IC는 PCB상에서 조립되고, 그 후 PCB가 리드 프레임 상에서 조립되며, IC 및 MOSFET 칩은 금 와이어 및 구리 와이어 본딩을 통해 상호 연결됨.
어떠한 종류의 패키징 및 집적 구조라도, 본딩을 위한 다수의 금 와이어 또는 구리 와이어가 전기적 연결을 위해 필요하고 이는 비용을 증가시킨다. 또한, 금 와이어 본딩 프로세스는 금 와이어의 직경이 작고 길이가 길어, 열 발산 및 작동 중 기생 임피던스와 같은 기생 파라미터가 실제 생성되고, 전력 효율에 영향을 미치는 등의 문제가 있다. 또한, 전술한 2번째 방법에서, PCB 상호 연결층이 추가되면, 프로세스의 기술적 난이도 및 비용이 증가하게 된다.
본 발명의 목적은 기생 파라미터가 증가하고, 금 와이어 본딩을 이용한 연결 방법을 사용함으로써 열 발산 동작 및 전력 효율이 영향을 받는 종래 기술의 문제점을 해결하고 상호 연결방법을 단순화하기 위한 전력 공급 모듈 및 이의 패키징 및 집적 방법을 제공하는 것이다.
상기 문제점을 해결하기 위해, 본 발명의 실시예는 다음과 같은 기술을 채용한다:
리드 프레임, 수동 소자, 집적 회로(Integrated Circuit; IC) 및 전력 스위치 금속 산화막 반도체 전계효과 트랜지스터(Metallic Oxide Semiconductor Field Effect Transistor; MOSFET)를 포함한다. 수동 소자는 표면 실장 기술(surface mount Technology; SMT)을 이용하여 리드 프레임 상에 솔더링된다. IC는 플립 칩(flip chip)이며, 플립 칩 기술을 이용하여 리드 프레임 상에 실장되고 솔더링된다.
전력 공급 모듈의 패키징 및 집적 방법은 다음을 포함한다:
표면 실장 기술을 사용하여 수동 소자를 리드 프레임 상에 솔더링하는 단계;
전력 공급 모듈을 형성하기 위해, 플립-칩 기술을 사용하여, 전력 스위치 금속 산화막 반도체 전계효과 트랜지스터(Metallic Oxide Semiconductor Field Effect Transistor; MOSFET) 및 집적 회로(Integrated Circuit; IC)이 집적된 플립 칩을 상기 리드 프레임에 실장하고 솔더링하는 단계;
상기 전력 공급 모듈을 플라스틱 캡슐화(plastic encapsulating)하는 단계; 및
상기 플라스틱 캡슐화 완료 후, 상기 전력 공급 모듈을 분리하는 단계.
전력 공급 모듈의 패키징 및 집적 방법은 다음을 포함한다:
표면 실장 기술을 사용하여 수동 소자를 리드 프레임 상에 솔더링하는 단계;
2개의 전력 스위치 금속 산화막 반도체 전계효과 트랜지스터(Metallic Oxide Semiconductor Field Effect Transistor; MOSFET) 칩 각각을 상기 리드 프레임에 솔더링하는 단계;
전력 공급 모듈을 형성하기 위해, 플립 칩 기술을 사용하여, 플립 칩 형태의 집적 회로(Integrated Circuit; IC) 칩을 상기 리드 프레임에 실장하고 솔더링하는 단계;
상기 전력 공급 모듈을 플라스틱 캡슐화(plastic encapsulating)하는 단계; 및
상기 플라스틱 캡슐화 완료 후, 상기 전력 공급 모듈을 분리하는 단계.
전력 공급 모듈의 패키징 및 집적 방법은 다음을 포함한다:
표면 실장 기술을 사용하여 수동 소자를 리드 프레임 상에 솔더링하는 단계;
플립 칩 기술을 사용하여, 플립 칩 형태의 집적 회로(Integrated Circuit; IC) 칩을 상기 리드 프레임에 실장하고 솔더링하는 단계;
전력 공급 모듈을 형성하기 위해 금속 산화막 반도체 전계효과 트랜지스터(Metallic Oxide Semiconductor Field Effect Transistor; MOSFET) 칩이 상기 리드 프레임과 전기적으로 연결되도록, 2개의 전력 스위치 MOSFET 칩과 2개의 구리 조각을 교번적으로 적층하고 실장하는 단계;
상기 전력 공급 모듈을 플라스틱 캡슐화(plastic encapsulating)하는 단계; 및
상기 플라스틱 캡슐화 완료 후, 상기 전력 공급 모듈을 분리하는 단계.
본 발명의 실시예에서 제공되는 전력 공급 모듈 및 이의 패키징 및 집적 방법에서, 수동 소자는 표면 실장 기술을 이용하여 리드 프레임 상에 솔더링된다. IC는 플립 칩으로 설계되고, 금 와이어 또는 구리 와이어 본딩을 통해 연결할 필요 없이 플립 칩 기술을 사용하여 리드 프레임 상에 실장되고 납땜되어, 칩과 리드프레임 사이의 연결 거리가 짧아짐으로써, 기생 파라미터가 효과적으로 감소되고, 열 발산 동작 및 전력 효율이 효과적으로 향상된다.
본 발명의 첨부된 도면을 참조하여 본 발명의 기술적 솔루션을 이하에서 명확하게 충분히 서술한다. 분명하게, 이하에 서술되는 실시예는 본 발명의 실시예 중 전부가 아닌 일부에 지나지 않는다. 어떠한 창조적 노력 없이 본 발명의 실시예에 기초하여 당업자에 의해 획득되는 모든 다른 실시예는 본 발명의 보호 범위 내에 있다.
도 1은 본 발명의 일 실시예에 따른 플립 칩 및 리드 프레임의 연결 구성도이다.
도 2는 본 발명의 일 실시예에 따른 전력 공급 모듈의 단일 칩 구조의 구성도이다.
도 3은 본 발명의 일 실시예에 따른 전력 공급 모듈의 다른 단일 칩 구조의 구성도이다.
도 4는 본 발명의 일 실시예에 따른 전력 공급 모듈의 또 다른 단일 칩 구조의 구성도이다.
도 5는 본 발명의 일 실시예에 따른 전력 공급 모듈의 또 다른 단일 칩 구조의 구성도이다.
도 6은 본 발명의 일 실시예에 따른 전력 공급 모듈의 트리-칩(tri-chip) 구조의 구성도이다.
도 7은 본 발명의 일 실시예에 따른 수직 구조를 갖는 플립 MOSFET 칩과 리드 프레임의 연결 구성도이다.
도 8은 본 발명의 일 실시예에 따른 수직 구조의 노말 MOSFET(normal MOSFET) 칩과 리드 프레임의 연결 구성도이다.
도 9는 본 발명의 일 실시예에 따른 평면 구조의 플립 MOSFET 칩과 리드 프레임의 연결 구성도이다.
도 10은 본 발명의 일 실시예에 따른 평면 구조를 갖는 노말 MOSFET 칩과 리드 프레임의 연결 구성도이다.
도 11은 본 발명의 일 실시예에 따른 전력 공급 모듈의 다른 트리-칩 구조의 구성도이다.
도 1은 본 발명의 일 실시예에 따른 플립 칩 및 리드 프레임의 연결 구성도이다.
도 2는 본 발명의 일 실시예에 따른 전력 공급 모듈의 단일 칩 구조의 구성도이다.
도 3은 본 발명의 일 실시예에 따른 전력 공급 모듈의 다른 단일 칩 구조의 구성도이다.
도 4는 본 발명의 일 실시예에 따른 전력 공급 모듈의 또 다른 단일 칩 구조의 구성도이다.
도 5는 본 발명의 일 실시예에 따른 전력 공급 모듈의 또 다른 단일 칩 구조의 구성도이다.
도 6은 본 발명의 일 실시예에 따른 전력 공급 모듈의 트리-칩(tri-chip) 구조의 구성도이다.
도 7은 본 발명의 일 실시예에 따른 수직 구조를 갖는 플립 MOSFET 칩과 리드 프레임의 연결 구성도이다.
도 8은 본 발명의 일 실시예에 따른 수직 구조의 노말 MOSFET(normal MOSFET) 칩과 리드 프레임의 연결 구성도이다.
도 9는 본 발명의 일 실시예에 따른 평면 구조의 플립 MOSFET 칩과 리드 프레임의 연결 구성도이다.
도 10은 본 발명의 일 실시예에 따른 평면 구조를 갖는 노말 MOSFET 칩과 리드 프레임의 연결 구성도이다.
도 11은 본 발명의 일 실시예에 따른 전력 공급 모듈의 다른 트리-칩 구조의 구성도이다.
본 발명의 일 실시예에 따른 솔루션에 대한 통상의 기술자의 이해 명확히 하기 위해, 첨부된 도면 및 구현예를 참조하여 이하에서 본 발명에 대하여 구체적으로 설명한다.
금 와이어 또는 구리 와이어 본딩를 이용하는 연결이 사용된 종래 기술의 전력 공급 모듈에 존재하는 몇 가지 문제와 관련하여, 본 발명의 일 실시예는 리드 프레임, 수동 소자, 집적 회로(integrated circuit; IC) 및 MOSFET을 포함하는 전력 공급 모듈을 제공한다. 수동 소자는 표면 실장 기술을 사용하여 리드 프레임 상에 솔더링된다. 본 발명의 실시예에서, IC는 플립 칩이며, 플립 칩 기술을 이용하여 리드 프레임 상에 실장되고 솔더링된다. IC는 MOSFET의 구동 칩 역할을 할 수 있다.
전력 공급 모듈에서는, 일반적으로 2개의 MOSFET이 필요하다. 따라서, 본 발명의 일 실시예에 따른 전력 공급 모듈에서, 2개의 MOSFET 및 IC는 하나의 플립 칩 상에 집적될 수 있다(간단히 말해, 단일 칩 구조); 또는 2개의 MOSFET은 IC와 독립된 2개의 칩으로 설계될 수 있으며(간단히 말해, 트리 칩(tri-chip) 구조), 이러한 경우 2개의 MOSFET은 플립 칩 또는 노말 칩(normal chip)으로 설계될 수 있다.
플립 칩과 노말 칩은 상이한 패키징 방법을 갖는 2가지 유형의 칩을 나타낸다.
플립 칩의 패키징 방법은 리드 본딩 없이 짧은 회로를 형성하기 위해, 칩의 전면을 기판을 향해 아래로 향하게 하며, 이에 따라 저항을 줄일 수 있다; 구리 스터드 솔더 이음(copper stud solder joint) 또는 주석 볼 솔더 이음(tin ball solder joint)과 같은 금속 솔더 이음(metal solder joint)은 플립 칩 아래에 위치하고, 플립 칩과 리드 프레임을 연결시키는 연결 방법은 도 1에 도시되어 있으며, 플립 칩(11)은 금속 솔더 이음(12)을 통해 리드 프레임(10) 상에 솔더링된다.
노말 칩은 종래의 구조를 가지는 칩이며, 칩의 하면을 통해 리드 프레임에 연결된다.
본 발명의 실시예에 따른 전력 공급 모듈을 더 설명하기 위해, 단일 칩 구조 및 트리 칩 구조를 예로 들어 설명한다.
도 2에 도시된 바와 같이, 도 2는 본 발명의 실시예에 따른 단일 칩 구조의 구성도이다.
본 실시예에서, 수동 소자들 211, 212 및 213은 표면 실장 기술을 사용하여 리드 프레임(20) 상에 솔더링된다. 수동 소자는 구체적으로, 인덕터, 커패시터 또는 저항일 수 있다. 2개의 MOSFET 및 IC는 플립 칩(22) 상에 집적되고, 플립 칩(22)은 플립 칩 기술을 사용하여 리드 프레임(20) 상에 실장되고 솔더링된다.
본 실시예에서 리드 프레임(20)은 어레이 구조일 수 있으며, 즉, 다수의 모듈이 리드 프레임 내에 매트릭스 형태로 배열될 수 있다.
다음의 조립 순서는 이러한 구조를 가지는 전력 공급 모듈을 집적하기 위해 사용될 수 있다:
(1) 표면 실장 기술을 사용하여 수동 소자를 리드 프레임 상에 솔더링한다.
(2) 클리닝 후, MOSFET과 IC가 집적되어 있는 플립 칩을 플립 칩 기술을 사용하여 리드 프레임 상에 실장하고 솔더링한 후, 전체 모듈을 클리닝한다.
(3) 언더필(underfill) 기술을 이용하여 충전용 접착제(filling adhesive)를 플립 칩의 하부에 채우고, 플립 칩의 하부에서 경화시킨 후, 전체 모듈을 클리닝한다.
(4) 플라스틱 캡슐화(plastic encapsulating) 기술을 이용하여 전체 모듈을 플라스틱 캡슐화한다.
(5) 플라스틱 캡슐화가 완료된 후 스탬핑 분리(stamping separation) 또는 절단 분리를 통해 전력 공급 모듈을 이격시킨다.
단계 (2) 및 (3)에서의 클리닝 프로세스 또는 단계(3)의 언더필 프로세스는 실제 필요에 따라 실행 여부가 결정되는 선택적 사항임을 유의한다.
또한, 실제 적용에 있어서, 상기 조립 순서는 유동적으로 조정될 수 있다. 예를 들어, 플립 칩이 먼저 조립된 후 수동 소자가 조립될 수 있다.
본 발명의 일 실시예에 따른 전력 공급 모듈에서, 금 와이어 또는 구리 와이어 본딩을 통해 연결할 필요없이, MOSFET과 IC는 플립 칩을 통해 리드 프레임에 직접 실장되며, 칩과 리드 프레임 사이의 연결 길이가 짧아지므로, 기생 파라미터를 효과적으로 감소시킬 수 있고, 열 발산 동작 및 전력 효율을 효과적으로 향상시킬 수 있다.
전력 공급 모듈의 열 발산 동작을 더 향상시키기 위해, 본 발명의 실시예에서는, 열 발산을 가능하게 하고, 전기적 노이즈를 감소시키도록 구리 조각을 MOSFET과 IC가 집적된 플립 칩의 뒷면에 배치할 수도 있다. 구리 조각은 플립 칩의 뒷면에 솔더링되거나 또는 고온 도전성 접착제를 통해 플립 칩의 뒷면에 부착될 수 있다. 적절한 칩 설계를 통해, 칩 상에 집적된 2개의 MOSFET이 모두 수직 구조로 설계되거나, 또는 일부만 수직 구조로 설계될 수 있으며, MOSFET의 전극은 칩의 상부면에 위치할 수 있고, 구리 조각 또한 MOSFET 전극의 외부 연결 배선으로서, 전기적 연결 기능을 제공할 수 있다.
실제 적용에 있어서, 구조, 실장 위치 및 구리 조각의 실장 방법은 플립 칩의 크기 및 조립 위치에 따라 유동적으로 설계될 수 있다. 이는 본 발명의 실시예로 한정되지 안정되지 않으며, 이하의 예시는 오직 설명을 위해 제공되는 것이다.
도 3에 도시된 바와 같이, 도 3은 본 발명의 일 실시예에 따른 전력 공급 모듈의 다른 단일 칩 구조의 구성도이다.
도 2에 도시된 실시예와 달리, 본 실시예에서는, 2개의 구리 조각 31 및 32를 플립 칩(22)의 뒷면에 배치한다. 구리 조각 31 및 32는 구리 조각 31 및 32의 구부러진 모서리를 통해 각각 리드 프레임(20)과 연결된다. 구리 조각 31 및 32는 열을 발산하고 전기적 노이즈를 감소시키는 역할뿐만 아니라, MOSFET 전극의 외부 연결 배선으로서, 칩 상에 집적된 2개의 MOSFET을 수직 구조로 설계할 때, 전기적 연결 기능을 제공하는 역할도 한다.
도 4 및 도 5에 도시된 바와 같이, 도 4 및 도 5는 도 3에 도시된 단일 칩 구조를 가지는 전력 공급 모듈의 변형 구조의 구성도이다.
2개의 구조에서, 도 4에 도시된 구리 조각 41 및 도 5에 도시된 구리 조각 51과 같이, 구리 조각은 플립 칩(22)의 뒷면에 실장된다. 도 4 및 도 5에 도시된 구리 조각의 차이점은, 구리 조각의 구부러진 에지가 리드 프레임(20)의 상이한 위치에 연결되는 것이다.
앞서 설명한 바와 유사하게, 2개의 구조에서, 구리 조각 41 및 51은 열을 발산하고 전기적 노이즈를 감소시키는 역할뿐만 아니라, MOSFET 전극의 외부 연결 배선으로서, 칩 상에 집적된 하나의 MOSFET을 수직 구조로 설계할 때, 전기적 연결 기능을 제공하는 역할도 한다. 칩 상의 다른 MOSFET은 평면 구조로 설계될 수 있으며, 플립 칩의 솔더 볼을 통해 리드 프레임에 연결되거나 또는 칩의 내부 구조를 통해 다른 MOSFET에 직접 연결될 수 있다.
실제 사용에 있어서, 전력 공급 모듈은 여기에서 예로서 차례로 설명되지 않은 다른 구조의 변형예를 더 포함할 수 있음이 명백하다.
도 3 내지 도 5에 도시된 전력 공급 모듈의 조립 및 집적 프로세스는 도 2에 도시된 전력 공급 모듈의 조립 및 집적 프로세스와 유사하므로, 여기서 반복 설명하지 않는다. 단일 칩 구조의 전술한 실시예에서, 도 3의 도면 부호 31, 32, 도 4의 도면 부호 41 및 도 5의 도면 부호 51의 구리 조각의 다른 해결책으로서, 구리 조각 대신 알루미늄 스트립(aluminum strip)을 사용할 수 있으며, 알루미늄 스트립은 알루미늄 배선 및 알루미늄 스트립 솔더링 기술을 사용하여 대응하는 칩 표면 및 리드 프레임 표면상에 솔더링된다. 알루미늄 스트립은 구리 조각의 형상과 유사한 형상을 갖는 스트립 형상의 상호 연결 물질이다.
앞서 언급한 바와 같이, 본 발명의 일 실시예의 전력 공급 모듈에서, 2개의 MOSFET 및 IC가 하나의 플립 칩 상에 집적되거나(간단히 말해, 단일 칩 구조); 또는 2개의 MOSFET이 IC와 독립된 2개의 칩으로 설계될 수 있으며(간단히 말해, 트리 칩 구조), 이 경우, 2개의 MOSFET은 플립 칩 또는 노말 칩으로 설계될 수 있다.
도 6에 도시된 바와 같이, 도 6은 본 발명의 일 실시예에 따른 전력 공급 모듈의 트리-칩(tri-chip) 구조의 구성도이다.
본 실시예에서, 수동 소자들 611, 612 및 613은 표면 실장 기술을 사용하여 리드 프레임(60) 상에 솔더링된다. 수동 소자는 구체적으로, 인덕터, 커패시터 또는 저항일 수 있다. 2개의 MOSFET 및 IC는 도면에 도시된 IC 칩(62) 및 MOSFET 칩 63 및 64와 같이 3개의 독립된 칩이다. IC 칩(62)은 플립 칩이며, 플립 칩 기술을 이용하여 리드 프레임(60) 상에 실장되고 솔더링된다; MOSFET 칩 63 및 64는 플립 칩 또는 노말 칩일 수 있으며, 각각은 칩 패키징에 대응하는 방법을 통해 리드 프레임(60) 상에 솔더링된다.
MOSFET 칩 63은 구리 조각 631을 통해 리드 프레임(60)에 연결되고, MOSFET 칩 64는 구리 조각 641을 통해 리드 프레임(60)에 연결된다. 구리 조각 631 및 641 각각은 MOSFET 칩을 리드 프레임(60)에 연결하고 2개의 MOSFET 칩을 상호 연결하도록, 솔더링 또는 접착 방법(예를 들어,고온 전도성의 접착제를 통해 접착)을 통해 그들의 대응하는 MOSFET 칩 및 리드 프레임(60)에 연결된다.
본 실시예의 리드 프레임(60)은 어레이 구조일 수 있으며, 즉, 다수의 모듈이 리드 프레임 내에 매트릭스 형태로 배열될 수 있다.
다음의 조립 순서는 이러한 구조를 가지는 전력 공급 모듈을 집적하기 위해 사용될 수 있다:
(1) 표면 실장 기술을 사용하여 수동 소자를 리드 프레임 상에 솔더링한다.
(2) 클리닝 후, 2개의 MOSFET 칩 각각을 리드 프레임 상에 솔더링한다; 플립 MOSFET 칩에 있어서, 플립 MOSFET 칩은 플립 칩 실장 기술을 사용하여 리드 프레임 상에 실장되거나 솔더링 될 수 있으며; 노말 칩에 있어서, 노말 칩은 솔더링 주석 또는 고온 전도성 접착제를 통해 노말 칩 실장 기술을 사용하여 리드 프레임 상에 솔더링 될 수 있다.
(3) 구리 조각은 MOSFET 및 리드 프레임의 상호 연결을 위해 구리 조각 실장 기술을 이용하여 MOSFET 칩 및 리드 프레임에 솔더링되거나(예를 들어, 솔더링 주석 솔더 기술을 사용하여) 또는 접착될 수 있으며(예를 들어, 고온 전도성 접착제를 통해), 그 후 전체 모듈을 클리닝한다.
(4) 플립 칩 기술을 사용하여 플립 칩 형태의 IC 칩을 리드 프레임 상에 실장하고 솔더링 한 후, 전체 모듈을 클리닝한다.
(5) 언더필(underfill) 기술을 이용하여 충전용 접착제(filling adhesive)를 플립 칩의 하부에 채우고, 플립 칩의 하부에서 경화시킨 후, 전체 모듈을 클리닝한다.
(6) 플라스틱 캡슐화(plastic encapsulating) 기술을 이용하여 전체 모듈을 플라스틱 캡슐화한다.
(7) 플라스틱 캡슐화가 완료된 후 스탬핑 분리(stamping separation) 또는 절단 분리를 통해 전력 공급 모듈을 이격시킨다.
단계 (2) 내지 (5)에서의 클리닝 프로세스 또는 단계(5)의 언더필 프로세스는 실제 필요에 따라 실행 여부가 결정되는 선택적 사항임을 유의한다.
또한, 실제 적용에 있어서, 상기 조립 순서는 유동적으로 조정될 수 있다. 예를 들어, 칩이 먼저 조립된 후 수동 소자가 조립될 수 있다.
도 6에 도시된 2개의 MOSFET은 수직 구조를 갖는 2개의 플립 MOSFET 칩일 수 있으나, 적용되는 요건에 따라 수직 구조를 갖는 노말 MOSFET 칩도 사용될 수 있다. 평면 구조를 갖는 플립 MOSFET 칩 또는 노말 MOSFET 칩도 사용될 수 있음이 명백하나, MOSFET의 구조 및 패키징이 상이한 경우, MOSFET 칩에 실장되는 구리 조각의 수 및 연결 방법에 대한 적절한 조정이 요구될 수 있으며, MOSFET 칩에 실장되는 구리 조각은 MOSFET의 다른 전극에 연결될 수 있다. 또한, 본 발명의 실시예에 따른 2개의 MOSFET 칩의 구조 및 패키징 형태는 완벽하게 동일하거나 상이할 수 있다.
본 발명의 실시예에서 상이한 구조 및 패키징 방법을 갖는 MOSFET들과 리드 프레임의 연결 형태는 이하에서 간단하게 설명한다.
수직 구조를 갖는 MOSFET의 소스 및 드레인 사이의 전류는 칩의 상부면과 하부면 사이를 길이방향으로 통과하며, 소스 및 드레인은 칩의 상부면과 하부면에 ㅂ배치된다; 평면 구조를 갖는 MOSFET의 소스 및 드레인 사이의 전류는 칩의 단일 면을 따라 수평방향으로 통과한다. 소스 및 드레인은 동일한 평면상에 배치된다.
도 7에 도시된 바와 같이, 도 7은 본 발명의 일 실시예에 따른 수직 구조를 갖는 플립 MOSFET 칩과 리드 프레임의 연결 구성도이다.
도면에서, 플립 MOSFET 칩 71의 하부 면에 있는 2개의 전극은 플립 칩 솔더 볼을 통해 리드 프레임(70)의 솔더링 단부에 연결되고, 상부면 상의 전극은 상부면 상의 전극에 실장된 구리 조각 72를 통해 리드 프레임(70)의 솔더링 단부에 연결된다.
도 8에 도시된 바와 같이, 도 8은 본 발명의 일 실시예에 따른 수직 구조의 노말 MOSFET 칩과 리드 프레임의 연결 구성도이다.
도면에서, 플립 MOSFET 칩 81의 하부 면에 있는 전극은 솔더링 주석 또는 고온 전도성 접착제를 통해 리드 프레임(80)의 솔더링 단부에 연결되고, 상부면 상의 2개의 전극은 상부면 상의 2개의 전극에 실장된 구리 조각 821 및 822를 통해 리드 프레임(80)의 솔더링 단부에 연결된다.
도 9에 도시된 바와 같이, 도 9는 본 발명의 일 실시예에 따른 평면 구조를 갖는 플립 MOSFET 칩과 리드 프레임의 연결 구성도이다.
도면에서, 플립 MOSFET 칩 91의 하부 면에 있는 전극은 3개의 MOSFET 전극을 리드 프레임(90)에 연결하도록, 플립 칩의 솔더 볼을 통해 리드 프레임(90)의 솔더링 단부 상에 솔더링된다.
도 10에 도시된 바와 같이, 도 10은 본 발명의 일 실시예에 따른 평면 구조를 갖는 노말 MOSFET 칩과 리드 프레임의 연결 구성도이다.
도면에서, 노말 MOSFET 칩 101의 하부 면은 솔더링 주석 또는 고온 전도성 접착제를 통해 리드 프레임(100)의 솔더링 단부에 연결되고, 상부면 상의 3개의 전극은 상부면 상의 3개의 전극에 실장된 구리 조각 1011, 1012 및 1013을 통해 리드 프레임(100)의 솔더링 단부에 연결된다.
상기 트리 칩 구조의 실시예에서, 도 6의 도면 부호 631, 632, 도 7의 도면 부호 72, 도 8의 도면 부호 821, 822 및 도 10의 도면 부호 1011, 1012, 1013의 구리 조각의 다른 해결책으로서, 구리 조각 대신 알루미늄 스트립(aluminum strip)을 사용할 수 있다. 알루미늄 스트립은 알루미늄 배선 및 알루미늄 스트립 솔더링 기술을 사용하여 대응하는 칩 표면 및 리드 프레임 표면상에 솔더링된다. 알루미늄 스트립은 구리 조각의 형상과 유사한 형상을 갖는 스트립 형상의 상호 연결 물질이다.
본 발명의 실시예의 전력 공급 모듈에서, MOSFET 칩의 상호 연결은 금 와이어 또는 구리 와이어 본딩을 필요로 하지 않으며, IC 칩 조립은 내장된 PCB 또는 다른 기판없이, 플립 칩 기술을 사용하여 IC를 리드 프레임에 직접 솔더링하고, 칩과 리드 프레임 사이의 연결 길이가 짧아져, 기생 파라미터를 효과적으로 감소시킬 수 있으며, 칩의 열 발산 채널 및 열 발산 동작을 향상시킬 수 있고, 전력 공급 모듈의 동작을 향상시킬 수 있다. 또한, 수동 소자도 표면 실장 기술을 사용하여 리드 프레임 상에 직접 솔더링 된다. 본 발명의 일 실시예에 따른 전력 공급 모듈에 있어서, 비용을 절감할 수 있고, 내부 솔더 이음의 수를 크게 줄일 수 있어 솔더 이음의 실패 확률이 감소하고 신뢰성이 향상된다.
도 11에 도시된 바와 같이, 도 11은 본 발명의 일 실시예에 따른 전력 공급 모듈의 다른 트리-칩 구조의 구성도이다.
본 실시예에서, 수동 소자들 611, 612 및 613은 표면 실장 기술을 사용하여 리드 프레임(60) 상에 솔더링된다. 수동 소자는 구체적으로, 인덕터, 커패시터 또는 저항일 수 있다. 2개의 MOSFET 및 IC는 도면에 도시된 IC 칩(62) 및 MOSFET 칩 65 및 66과 같이 3개의 독립된 칩이다. IC 칩(62)은 플립 칩이며, 플립 칩 기술을 사용하여 리드 프레임(60) 상에 실장되고 솔더링된다; 2개의 MOSFET 칩 65 및 66은 플립 칩일 수 있다.
본 실시예에서, 도 6에 도시된 구조와의 차이점은, 2개의 MOSFET 칩 65 및 66과 2개의 구리 조각 651 및 661이 교번적으로 적층되어 실장되는 점이다. 도 11에 도시된 바와 같이, MOSFET 칩 65는 칩 패키징에 대응하는 방법을 통해 리드 프레임(60) 상에 솔더링되고, 구리 조각 651이 구리 조각 실장 기술(즉, 솔더링 또는 접착)을 사용하여 MOSFET 칩 65에 실장된 후, MOSFET 칩 66이 칩 패키징에 대응하는 방법을 통해 구리 조각 651 상에 솔더링되고, 구리 조각 661이 구리 조각 실장 기술을 사용하여 MOSFET 칩 66에 실장된다. 2개의 구리 조각 651 및 661은 2개의MOSFET 칩을 리드 프레임(60)에 연결하고 2개의 MOSFET 칩을 상호 연결하도록 구성된다.
본 실시예의 리드 프레임(60)은 어레이 구조일 수 있으며, 즉, 다수의 모듈이 리드 프레임 내에 매트릭스 형태로 배열될 수 있다.
다음의 조립 순서는 이러한 구조를 가지는 전력 공급 모듈을 집적하기 위해 사용될 수 있다:
(1) 표면 실장 기술을 사용하여 수동 소자를 리드 프레임 상에 솔더링한다.
(2) 플립 칩 실장 기술을 사용하여 플립 칩 형태의 IC 칩을 리드 프레임 상에 실장하고 솔더링한 후, 전체 모듈을 클리닝한다.
(3) 언더필(underfill) 기술을 이용하여 충전용 접착제(filling adhesive)를 플립 칩의 하부에 채우고, 플립 칩의 하부에서 경화시킨 후, 전체 모듈을 클리닝한다.
(4) MOSFET 칩과 리드 프레임의 상호 연결을 완료하기 위해, 2개의 MOSFET 및 2개의 구리 조각을 교번적으로 적층하고 실장한 후, 전체 모듈을 클리닝한다.
(5) 플라스틱 캡슐화(plastic encapsulating) 기술을 이용하여 전체 모듈을 플라스틱 캡슐화한다.
(6) 플라스틱 캡슐화가 완료된 후 스탬핑 분리(stamping separation) 또는 절단 분리를 통해 전력 공급 모듈을 이격시킨다.
단계 (2) 내지 (4)에서의 클리닝 프로세스 또는 단계(3)의 언더필 프로세스는 실제 필요에 따라 실행 여부가 결정되는 선택적 사항임을 유의한다.
또한, 실제 적용에 있어서, 상기 조립 순서는 유동적으로 조정될 수 있다. 예를 들어, 칩이 먼저 조립된 후 수동 소자가 조립될 수 있다.
또한, 실제 적용에 있어서, MOSFET 칩 및 구리 조각의 위치 및 적층 순서는 MOSFET 칩 상에 실장되는 구리 조각이 MOSFET 전극을 리드 프레임에 연결할 수 있다면, 실제 사용되는 MOSFET 칩의 구조 및 패키징 형태에 따라 유동적으로 조절될 수 있으며, 본 발명의 실시예로 한정되는 것은 아니다.
본 발명의 실시예의 전력 공급 모듈에서, MOSFET 칩의 상호 연결은 금 와이어 또는 구리 와이어 본딩을 필요로 하지 않으며, IC 칩 조립은 내장된 PCB 또는 다른 기판없이, 플립 칩 기술을 사용하여 IC를 리드 프레임에 직접 솔더링하고, 칩과 리드 프레임 사이의 연결 길이가 짧아져, 기생 파라미터를 효과적으로 감소시킬 수 있으며, 칩의 열 발산 채널 및 열 발산 동작을 향상시킬 수 있고, 전력 공급 모듈의 동작을 향상시킬 수 있다. 또한, 수동 소자도 표면 실장 기술을 사용하여 리드 프레임 상에 직접 솔더링 된다. 본 발명의 일 실시예에 따른 전력 공급 모듈에 있어서, 비용을 절감할 수 있고, 내부 솔더 이음의 수를 크게 줄일 수 있어 솔더 이음의 실패 확률이 감소하고 신뢰성이 향상된다.
트리 칩 구조의 실시예에 있어서, 도 11의 구리 조각의 다른 해결책으로서, 구리 조각 대신 알루미늄 스트립(aluminum strip)을 사용할 수 있다. 알루미늄 스트립은 알루미늄 배선 및 알루미늄 스트립 솔더링 기술을 사용하여 대응하는 칩 표면 및 리드 프레임 표면상에 솔더링된다. 알루미늄 스트립은 구리 조각의 형상과 유사한 형상을 갖는 스트립 형상의 상호 연결 물질이다.
실시예의 IC는 MOSFET 구동 회로를 구동하도록 구성된 구동 칩만을 포함할 수 있으며, 또는 PWM 제어기를 갖는 제어/구동 칩일 수 있다. PWM 제어기는 상기 구동 회로를 제어하도록 구성된다.
본 발명의 일 실시예에 따른 기술적 해결은 POL(Point Of Load) 전력 공급원의 반도체 패키징 및 집적, PWM 제어기의 패키징 및 집적 및 2차 전력 공급 모듈 집적 부분에 사용될 수 있다.
상세한 설명의 모든 실시예는 확장되는 방법으로 기술되었다. 실시예에서 동일하거나 유사한 부분은 상호 혼용될 수 있다. 각 실시예는 다른 실시예와의 차이점을 바탕으로 기술되었다. 일부 또는 전체 모듈은 실제 사용에 따라 본 발명의 목적을 달성하기 위해 선택될 수 있다. 통상의 기술자는 창의적인 노력 없이 본 발명을 이해하고 구현할 수 있을 것이다.
발명의 구현예는 본 발명을 한정하려는 것이 아니라 본 발명의 기술적 해결 방안을 설명하기 위한 것임을 유의하여야 한다. 해당 기술 분야의 당업자는 본 발명의 기술적 해결 방안에 대한 다양한 수정 및 변형을 할 수 있음이 명백하며, 그러한 수정 및 변형은 본 발명의 기술적 해결 방안의 사상 및 보호범위를 벗어나지 않는다.
Claims (15)
- 리드 프레임, 수동 소자, 집적 회로(Integrated Circuit; IC) 및 전력 스위치 금속 산화막 반도체 전계효과 트랜지스터(Metallic Oxide Semiconductor Field Effect Transistor; MOSFET)를 포함하고,
상기 수동 소자는 표면 실장 기술(surface mount Technology; SMT)을 사용하여 상기 리드 프레임 상에 솔더링되며,
상기 IC는 플립 칩이며, 상기 리드 프레임 상에 실장되고 솔더링되는,
전력 공급 모듈. - 제1항에 있어서,
상기 수동 소자는 입력 커패시터, 출력 커패시터 및 전력 인덕터를 포함하는,
전력 공급 모듈. - 제2항에 있어서,
상기 IC는 상기 MOSFET의 구동 칩인,
전력 공급 모듈. - 제1 내지 제3항 중 어느 한 항에 있어서,
상기 MOSFET 및 상기 IC는 하나의 플립 칩 상에 집적되는,
전력 공급 모듈. - 제4항에 있어서,
상기 플립 칩의 뒷면에 배치되고, 열을 발산하고 전기적 노이즈를 감소시키도록 구성된 금속편을 더 포함하는
전력 공급 모듈. - 제5항에 있어서,
상기 금속편은, 상기 플립 칩의 뒷면에 솔더링 되거나 또는 고온 전도성 접착제를 통해 상기 플립 칩의 뒷면에 접착되는,
전력 공급 모듈. - 제5항에 있어서,
상기 금속편은 구부러진 에지를 가지며,
상기 구부러진 에지는 상기 리드 프레임에 전기적으로 연결되는,
전력 공급 모듈. - 제1 내지 제3항 중 어느 한 항에 있어서,
상기 MOSFET은 2개의 독립적인 MOSFET 칩이며, 각각은 상기 리드 프레임 상에 개별적으로 솔더링되는,
전력 공급 모듈. - 제8항에 있어서,
상기 2개의 독립적인 MOSFET 칩 중 하나는 평면 구조를 가지는 플립 MOSFET 칩, 수직 구조를 가지는 플립 MOSFET 칩, 수직 구조를 가지는 노말(normal) MOSFET 칩 또는 평면 구조를 가지는 노말 MOSFET 칩이며,
상기 2개의 독립적인 MOSFET 칩 중 하나가 수직 구조를 가지는 플립 MOSFET 칩인 경우, 상기 수직 구조를 가지는 플립 MOSFET 칩은 금속편과 함께 실장되며, 상기 금속편은 상기 MOSFET 칩의 전극을 상기 리드 프레임에 전기적으로 연결하도록 구성되고,
상기 2개의 독립적인 MOSFET 칩 중 하나가 수직 구조를 가지는 노말(normal) MOSFET 칩인 경우, 상기 수직 구조를 가지는 노말 MOSFET 칩은 2개의 금속편과 함께 실장되며, 상기 금속편은 상기 MOSFET 칩의 전극을 상기 리드 프레임에 전기적으로 연결하도록 구성되며,
상기 2개의 독립적인 MOSFET 칩 중 하나가 평면 구조를 가지는 노말 MOSFET 칩인 경우, 상기 평면 구조를 가지는 노말 MOSFET 칩은 3개의 금속편과 함께 실장되며, 상기 금속편은 상기 MOSFET 칩의 전극을 상기 리드 프레임에 전기적으로 연결하도록 구성되는,
전력 공급 모듈. - 제1 내지 제3항 중 어느 한 항에 있어서,
상기 MOSFET은 2개의 독립적인 플립 MOSFET 칩이며, 상기 2개의 독립적인 플립 MOSFET 칩과 2개의 금속편은 교번적으로 적층되어 실장되며, 상기 2개의 금속편은 상기 MOSFET 칩과 상기 리드 프레임을 전기적으로 연결하거나, 및/또는 상기 2개의 MOSFET 칩들을 전기적으로 연결하도록 구성되는,
전력 공급 모듈. - 제5항, 제9항 또는 제10항 중 어느 한 항에 있어서,
상기 금속편은 구리편 또는 알루미늄편인,
전력 공급 모듈. - 표면 실장 기술을 사용하여 수동 소자를 리드 프레임 상에 솔더링하는 단계;
플립-칩 기술을 사용하여, 전력 스위치 금속 산화막 반도체 전계효과 트랜지스터(Metallic Oxide Semiconductor Field Effect Transistor; MOSFET) 및 집적 회로(Integrated Circuit; IC)가 집적된 플립 칩을 상기 리드 프레임에 실장하고 솔더링하여 전력 공급 모듈을 형성하는 단계;
상기 전력 공급 모듈을 플라스틱 캡슐화(plastic encapsulating)하는 단계; 및
상기 플라스틱 캡슐화 완료 후, 상기 전력 공급 모듈을 분리하는 단계
를 포함하는 전력 공급 모듈의 패키징 및 집적 방법. - 표면 실장 기술을 사용하여 수동 소자를 리드 프레임 상에 솔더링하는 단계;
2개의 전력 스위치 금속 산화막 반도체 전계효과 트랜지스터(Metallic Oxide Semiconductor Field Effect Transistor; MOSFET) 칩 각각을 상기 리드 프레임에 솔더링하는 단계;
플립 칩 기술을 사용하여, 플립 칩 형태의 집적 회로(Integrated Circuit; IC) 칩을 상기 리드 프레임에 실장하고 솔더링하여 전력 공급 모듈을 형성하는 단계;
상기 전력 공급 모듈을 플라스틱 캡슐화(plastic encapsulating)하는 단계; 및
상기 플라스틱 캡슐화 완료 후, 상기 전력 공급 모듈을 분리하는 단계
를 포함하는 전력 공급 모듈의 패키징 및 집적 방법. - 제13항에 있어서,
상기 MOSFET 칩 중 하나는 평면 구조를 가지는 플립 MOSFET 칩,수직 구조를 가지는 플립 MOSFET 칩, 수직 구조를 가지는 노말(normal) MOSFET 칩 또는 평면 구조를 가지는 노말 MOSFET 칩이며,
상기 MOSFET 칩 중 하나가 수직 구조를 가지는 플립 MOSFET 칩인 경우, 상기 방법은 금속편을 상기 MOSFET 칩에 실장하는 단계 및 상기 금속편을 하나의 MOSFET 전극 및 상기 리드 프레임에 전기적으로 연결하는 단계를 더 포함하고,
상기 MOSFET 칩 중 하나가 수직 구조를 가지는 노말(normal) MOSFET 칩인 경우, 상기 방법은 2개의 금속편을 상기 MOSFET 칩에 실장하는 단계 및 상기 각각의 금속편을 하나의 MOSFET 전극 및 상기 리드 프레임에 전기적으로 연결하는 단계를 더 포함하며
상기 MOSFET 칩 중 하나가 평면 구조를 가지는 노말 MOSFET 칩인 경우, 상기 방법은 3개의 금속편을 상기 MOSFET 칩에 실장하는 단계 및 상기 각각의 금속편을 하나의 MOSFET 전극 및 상기 리드 프레임에 전기적으로 연결하는 단계를 더 포함하며, 상이한 금속편은 상기 MOSFET의 상이한 전극에 연결되는,
전력 공급 모듈의 패키징 및 집적 방법. - 표면 실장 기술을 사용하여 수동 소자를 리드 프레임 상에 솔더링하는 단계;
플립 칩 기술을 사용하여, 플립 칩 형태의 집적 회로(Integrated Circuit; IC) 칩을 상기 리드 프레임에 실장하고 솔더링하는 단계;
금속 산화막 반도체 전계효과 트랜지스터(Metallic Oxide Semiconductor Field Effect Transistor; MOSFET) 칩이 상기 리드 프레임과 전기적으로 연결되도록, 2개의 전력 스위치 MOSFET 칩과 2개의 구리 조각을 교번적으로 적층하고 실장하여 전력 공급 모듈을 형성하는 단계;
상기 전력 공급 모듈을 플라스틱 캡슐화(plastic encapsulating)하는 단계; 및
상기 플라스틱 캡슐화 완료 후, 상기 전력 공급 모듈을 분리하는 단계
를 포함하는 전력 공급 모듈의 패키징 및 집적 방법.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2011/073523 WO2011137733A2 (zh) | 2011-04-29 | 2011-04-29 | 电源模块及其封装集成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20120123254A true KR20120123254A (ko) | 2012-11-08 |
Family
ID=44491705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020127011942A KR20120123254A (ko) | 2011-04-29 | 2011-04-29 | 전력 공급 모듈 및 이의 패키징 및 집적 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20120273932A1 (ko) |
EP (1) | EP2482312A4 (ko) |
KR (1) | KR20120123254A (ko) |
CN (1) | CN102171825B (ko) |
WO (1) | WO2011137733A2 (ko) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10111333B2 (en) | 2010-03-16 | 2018-10-23 | Intersil Americas Inc. | Molded power-supply module with bridge inductor over other components |
US9723766B2 (en) * | 2010-09-10 | 2017-08-01 | Intersil Americas LLC | Power supply module with electromagnetic-interference (EMI) shielding, cooling, or both shielding and cooling, along two or more sides |
CN103107171B (zh) * | 2011-11-11 | 2015-03-18 | 万国半导体股份有限公司 | 一种倒装芯片的半导体器件 |
CN102790513B (zh) * | 2012-07-30 | 2014-12-10 | 华为技术有限公司 | 电源模块和电源模块的封装方法 |
US9698143B2 (en) | 2012-09-07 | 2017-07-04 | Fairchild Semiconductor Corporation | Wireless module with active devices |
CN103000608B (zh) * | 2012-12-11 | 2014-11-05 | 矽力杰半导体技术(杭州)有限公司 | 一种多组件的芯片封装结构 |
US10840005B2 (en) | 2013-01-25 | 2020-11-17 | Vishay Dale Electronics, Llc | Low profile high current composite transformer |
US9209152B2 (en) * | 2013-04-19 | 2015-12-08 | Infineon Technologies Ag | Molding material and method for packaging semiconductor chips |
CN203691210U (zh) * | 2013-12-25 | 2014-07-02 | 中兴通讯股份有限公司 | 一种集成封装电源 |
CN104051442B (zh) * | 2014-05-29 | 2016-08-31 | 华中科技大学 | 一种脉冲功率开关电路封装结构 |
US9613843B2 (en) * | 2014-10-13 | 2017-04-04 | General Electric Company | Power overlay structure having wirebonds and method of manufacturing same |
CN105303983A (zh) * | 2015-10-03 | 2016-02-03 | 上海铁歌科技有限公司 | 一种使用单层pcb板实现的小间距的led全彩显示屏 |
US10312184B2 (en) | 2015-11-04 | 2019-06-04 | Texas Instruments Incorporated | Semiconductor systems having premolded dual leadframes |
US10998124B2 (en) | 2016-05-06 | 2021-05-04 | Vishay Dale Electronics, Llc | Nested flat wound coils forming windings for transformers and inductors |
WO2018045007A1 (en) | 2016-08-31 | 2018-03-08 | Vishay Dale Electronics, Llc | Inductor having high current coil with low direct current resistance |
CN109473414B (zh) * | 2017-09-08 | 2022-11-11 | 万国半导体(开曼)股份有限公司 | 模制智能功率模块及其制造方法 |
TWI664701B (zh) | 2018-07-04 | 2019-07-01 | 朋程科技股份有限公司 | 功率元件封裝結構 |
CN109192683B (zh) * | 2018-09-10 | 2024-03-29 | 无锡豪帮高科股份有限公司 | 一种融合smt工序的mcm集成电路封装生产流水线 |
CN111415909B (zh) | 2019-01-07 | 2022-08-05 | 台达电子企业管理(上海)有限公司 | 多芯片封装功率模块 |
CN111415908B (zh) | 2019-01-07 | 2022-02-22 | 台达电子企业管理(上海)有限公司 | 电源模块、芯片嵌入式封装模块及制备方法 |
US11901113B2 (en) | 2019-01-07 | 2024-02-13 | Delta Electronics (Shanghai) Co., Ltd. | Inversely coupled inductor and power supply module |
US11063525B2 (en) | 2019-01-07 | 2021-07-13 | Delta Electronics (Shanghai) Co., Ltd. | Power supply module and manufacture method for same |
CN112448561B (zh) * | 2019-08-30 | 2022-04-15 | 台达电子企业管理(上海)有限公司 | 电源模块及电源模块的制备方法 |
CN110572909A (zh) * | 2019-09-12 | 2019-12-13 | 山东晶导微电子股份有限公司 | Led照明电路及其芯片封装结构 |
CN111555591A (zh) * | 2020-05-29 | 2020-08-18 | 湘潭大学 | 一种单通道led驱动电路的无源元件集成装置 |
CN112885804B (zh) * | 2021-03-08 | 2023-09-05 | 重庆平伟实业股份有限公司 | 贴片式光伏旁路模块及其封装工艺 |
US11948724B2 (en) | 2021-06-18 | 2024-04-02 | Vishay Dale Electronics, Llc | Method for making a multi-thickness electro-magnetic device |
CN115696902B (zh) * | 2022-12-27 | 2023-03-17 | 成都古河云科技有限公司 | 一种用于封装环境因素采集系统的封装装置 |
CN116032101A (zh) * | 2023-02-27 | 2023-04-28 | 合肥惟新数控科技有限公司 | 一种智能功率模块拓扑驱动控制结构 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0128351D0 (en) * | 2001-11-27 | 2002-01-16 | Koninkl Philips Electronics Nv | Multi-chip module semiconductor devices |
JP4115882B2 (ja) * | 2003-05-14 | 2008-07-09 | 株式会社ルネサステクノロジ | 半導体装置 |
CN2640038Y (zh) * | 2003-07-24 | 2004-09-08 | 威盛电子股份有限公司 | 芯片封装结构 |
DE112005001285B4 (de) * | 2004-06-03 | 2013-07-18 | International Rectifier Corp. | Halbleitervorrichtungsmodul mit Flipchip-Vorrichtungen auf einem gemeinsamen Leiterrahmen |
US8471381B2 (en) * | 2005-07-01 | 2013-06-25 | Vishay-Siliconix | Complete power management system implemented in a single surface mount package |
US7999364B2 (en) * | 2006-08-24 | 2011-08-16 | Monolithic Power Systems, Inc. | Method and flip chip structure for power devices |
US20080179722A1 (en) * | 2007-01-31 | 2008-07-31 | Cyntec Co., Ltd. | Electronic package structure |
CN100552946C (zh) * | 2007-02-16 | 2009-10-21 | 乾坤科技股份有限公司 | 电子封装结构 |
US7800208B2 (en) * | 2007-10-26 | 2010-09-21 | Infineon Technologies Ag | Device with a plurality of semiconductor chips |
US8358017B2 (en) * | 2008-05-15 | 2013-01-22 | Gem Services, Inc. | Semiconductor package featuring flip-chip die sandwiched between metal layers |
US20100171543A1 (en) * | 2009-01-08 | 2010-07-08 | Ciclon Semiconductor Device Corp. | Packaged power switching device |
-
2011
- 2011-04-29 CN CN2011800004134A patent/CN102171825B/zh not_active Expired - Fee Related
- 2011-04-29 EP EP11777154A patent/EP2482312A4/en not_active Withdrawn
- 2011-04-29 WO PCT/CN2011/073523 patent/WO2011137733A2/zh active Application Filing
- 2011-04-29 KR KR1020127011942A patent/KR20120123254A/ko not_active Application Discontinuation
-
2012
- 2012-05-03 US US13/463,271 patent/US20120273932A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20120273932A1 (en) | 2012-11-01 |
WO2011137733A2 (zh) | 2011-11-10 |
WO2011137733A3 (zh) | 2012-04-05 |
EP2482312A2 (en) | 2012-08-01 |
CN102171825A (zh) | 2011-08-31 |
CN102171825B (zh) | 2013-02-27 |
EP2482312A4 (en) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20120123254A (ko) | 전력 공급 모듈 및 이의 패키징 및 집적 방법 | |
US8679896B2 (en) | DC/DC converter power module package incorporating a stacked controller and construction methodology | |
US9842797B2 (en) | Stacked die power converter | |
US8951847B2 (en) | Package leadframe for dual side assembly | |
JP4459883B2 (ja) | 半導体装置 | |
US8004070B1 (en) | Wire-free chip module and method | |
US9472541B2 (en) | Methods for manufacturing an electronic module | |
US20120228696A1 (en) | Stacked die power converter | |
US7592688B2 (en) | Semiconductor package | |
US10096562B2 (en) | Power module package | |
CN104733450A (zh) | 三维空间封装结构及其制造方法 | |
US20090194857A1 (en) | Thin Compact Semiconductor Die Packages Suitable for Smart-Power Modules, Methods of Making the Same, and Systems Using the Same | |
KR102041645B1 (ko) | 전력반도체 모듈 | |
CN101136380A (zh) | 具有多条散热通道的半导体封装结构及其制造方法 | |
KR20080087161A (ko) | 오픈 프레임 패키지를 가지는 하이 파워 모듈 | |
US9698701B2 (en) | Power module packaging structure and method for manufacturing the same | |
US20230116118A1 (en) | Free Configurable Power Semiconductor Module | |
CN110190034B (zh) | 包括具有经由开口安装的芯片和部件的载体的封装 | |
US20130334673A1 (en) | Flexible power module semiconductor packages | |
US9748205B2 (en) | Molding type power module | |
TWI452662B (zh) | 雙邊冷卻整合電源裝置封裝與模組及製造方法 | |
KR20160045477A (ko) | 전력 모듈 및 그 제조 방법 | |
US11955407B2 (en) | Electronic module including a semiconductor package connected to a fluid heatsink | |
TWI534983B (zh) | Voltage regulator stack packaging method and the corresponding laminated packaging device | |
US20150357268A1 (en) | Power semiconductor device with small contact footprint and the preparation method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |