CN109473414B - 模制智能功率模块及其制造方法 - Google Patents

模制智能功率模块及其制造方法 Download PDF

Info

Publication number
CN109473414B
CN109473414B CN201810989030.8A CN201810989030A CN109473414B CN 109473414 B CN109473414 B CN 109473414B CN 201810989030 A CN201810989030 A CN 201810989030A CN 109473414 B CN109473414 B CN 109473414B
Authority
CN
China
Prior art keywords
metal block
pad
transistor
pads
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810989030.8A
Other languages
English (en)
Other versions
CN109473414A (zh
Inventor
牛志强
徐范锡
赵原震
鲁军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Cayman Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/699,985 external-priority patent/US10141249B2/en
Application filed by Alpha and Omega Semiconductor Cayman Ltd filed Critical Alpha and Omega Semiconductor Cayman Ltd
Publication of CN109473414A publication Critical patent/CN109473414A/zh
Application granted granted Critical
Publication of CN109473414B publication Critical patent/CN109473414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种智能电源模块(IPM)具有第一、第二、第三和第四个芯片焊盘、第一、第二、第三、第四、第五和第六个金属‐氧化物‐半导体场效应晶体管(MOSFET)、一个连接杆、一个金属块、多个垫片、多个引线和一个成型封装。成型封装包装了第一、第二、第三和第四个芯片焊盘、第一、第二、第三、第四、第五和第六个MOSFET，连接杆和多个垫片。金属块的底面从成型封装中裸露出来。IPM的制备工艺包括制备第一、第二、第三和第四个芯片焊盘、第一、第二、第三、第四、第五和第六个MOSFET、连接杆、多个引线、金属块和多个垫片，并且利用成型工艺制备成型封装。

Description

模制智能功率模块及其制造方法
技术领域
本发明主要涉及一种用于驱动电机的模制智能功率模块(IPM)，以及IPM的制备方法。更确切地说，本发明旨在提供一种具有金属块的模制IPM，以便于热耗散。
背景技术
用于驱动电机的传统的IPM具有三个驱动集成电路(IC)。在专利申请案15/294,766中，IPM具有一个低压IC和一个高压IC。在专利申请案15/602,002中，IPM具有一个单独的IC，直接连接到连接杆上。有必要进一步降低IPM的运行温度。
在本发明中，IPM包括一个金属块，以便于热耗散。多个垫片的厚度限定了多个芯片焊盘的底面和金属块顶面之间的垂直缝隙。在一个示例中，通过添加金属块，使热电阻(RthJC)降低了40％。芯片尺寸也从6.2mm×6.2mm增大到10.0mm×10.0mm。额定功率也相应增大。
发明内容
本发明公开了一种用于驱动电机的智能电源模块(IPM)，包括：第一、第二第三和第四个芯片焊盘；第一个晶体管连接到第一个芯片焊盘上；第二个晶体管连接到第二个芯片焊盘上；第三个晶体管连接到第三个芯片焊盘上；第四、第五和第六个芯片焊盘连接到第四个芯片焊盘上；多个引线；一个金属块；多个垫片，位于金属块和第一、第二、第三和第四个芯片焊盘之间；以及一个成型封装，包装第一、第二、第三和第四个芯片焊盘、第一、第二、第三、第四、第五和第六个晶体管以及多个垫片；其中多个引线至少部分嵌入在成型封装中；其中金属块嵌入在成型封装中；并且其中金属块的底面从成型封装中裸露出来。
其中，还包括：一个集成电路(IC)封装在成型封装中；该IC电连接到第一、第二、第三、第四、第五和第六个晶体管上；其中成型封装还包装了IC。
其中，还包括：一个连接杆，具有第一端、第二端和一个中间范围的延伸物；一个低压集成电路(IC)，连接到连接杆上；低压IC电连接到第一、第二和第三个晶体管上；一个高压IC，连接到连接杆上，高压IC电连接到第四、第五和第六个晶体管上；第一、第二和第三个升压二极管；其中成型封装还包装了低压IC、高压IC以及第一、第二和第三个升压二极管。
其中多个垫片都由塑料制成，金属块可以从铜、铝、钢和镍等材料中选取。
其中多个垫片都是圆柱形，多个垫片的厚度范围在0.2毫米至0.6毫米之间。
其中金属块的厚度大于成型封装厚度的三分之一。
其中，还包括第一、第二、第三和第四个位置引脚；其中第一个位置引脚位于金属块的第一边附近；其中第二个位置引脚位于金属块的第二边附近；其中第三个位置引脚位于金属块的第三边附近；以及其中第四个位置引脚位于金属块的第四边附近。
其中金属块为直角棱镜形。
其中其中金属块具有沿长轴方向的第一个倒角凹陷，以及平行于第一个倒角凹陷的第二个倒角凹陷。
其中多个垫片包括：第一个垫片与第一个芯片焊盘和第二个芯片焊盘之间的第一缝隙对齐；第二个垫片与第二个芯片焊盘和第三个芯片焊盘之间的第二缝隙对齐；第三个垫片与第三个芯片焊盘和第四个芯片焊盘之间的第三缝隙对齐。
其中多个垫片还包括：第四个垫片与第四个芯片焊盘的第一个槽对齐；以及第五个垫片与第四个芯片焊盘的第二个槽对齐。
其中第一个晶体管为第一个金属-氧化物-半导体场效应晶体管(MOSFET)；第二个晶体管为第二个MOSFET；第三个晶体管为第三个MOSFET；第四个晶体管为第四个MOSFET；第五个晶体管为第五个MOSFET；以及第六个晶体管为第六个MOSFET。
本发明还公开了一种用于驱动电机的智能电源模块(IPM)的制备方法，该方法包括以下步骤：制备一个引线框，包括第一、第二、第三和第四个芯片焊盘以及多个引线；制备第一晶体管，连接到第一个芯片焊盘的顶面上，第二个晶体管连接到第二个芯片焊盘的顶面上，第三个晶体管连接到第三个芯片焊盘的顶面上；第四、第五和第六个晶体管连接到第四个芯片焊盘的顶面上；将第一、第二、第三、第四、第五和第六个晶体管分别电连接到多个引线上；制备一个金属块和多个垫片；其中多个垫片在金属块和第一、第二、第三和第四个芯片焊盘之间；其中多个垫片将金属块分开，不能接触第一、第二、第三和第四个芯片焊盘；并且利用成型工艺制备一个成型封装，包装第一、第二、第三和第四个芯片焊盘、第一、第二、第三、第四、第五和第六个晶体管以及多个垫片。
其中，在利用成型工艺制备成型封装的步骤之前，制备第一、第二、第三和第四个位置引脚；将金属块置于位置上，使得第一个位置引脚位于金属块的第一边附近；第二个位置引脚位于金属块的第二边附近；第三个位置引脚位于金属块的第三边附近；以及第四个位置引脚位于金属块的第四边附近。
其中，在制备金属块和多个垫片的步骤之前，利用多个引线接合工艺将集成电路(IC)连接到第一、第二、第三、第四、第五和第六个晶体管上以及一部分多个引线上。
其中，在制备金属块和多个垫片的步骤之前，利用第一多个引线接合工艺将低压集成电路(IC)连接到第一、第二、第三个晶体管上以及第一部分多个引线上；并且利用第二多个引线接合工艺将高压集成电路(IC)连接到第四、第五、第六个晶体管上以及第二部分多个引线上。
其中制备金属块和多个垫片的步骤包括以下子步骤：在金属块上印刷和定型多个垫片，使得多个垫片的底面直接接触金属块的顶面；并且将第一、第二、第三和第四个芯片焊盘置于多个垫片上方，使得第一、第二、第三和第四个芯片焊盘的底面直接接触多个垫片的顶面。
其中，在使用成型工艺制备成型封装的步骤之后，研磨成型封装的底面，使金属块的底面从成型封装中裸露出来。
附图说明
图1A表示在本发明的示例中用于驱动电机的智能功率模块(IPM)的仰视图，图1B表示垂直于AA平面的剖面图。
图2表示在本发明的示例中，另一种IPM的俯视图。
图3表示在本发明的示例中，另一种IPM(带有金属块和成型封装没有表示出来)的俯视图。
图4表示在本发明的示例中，一个金属块以及多个垫片的俯视图。
图5表示在本发明的示例中，另一种IPM的制备工艺流程图。
图6表示在本发明的示例中，一个金属块以及多个垫片的侧视图。
图7和图8表示在本发明的示例中，用于制备IPM的不同工艺步骤的一系列侧视图。
具体实施方式
图1A表示在本发明的示例中用于驱动电机的智能功率模块(IPM)的仰视图，图1B表示垂直于AA平面的剖面图。IPM100包括一个含有多个芯片焊盘142的引线框，被多个引线146包围着，多个晶体管144安装在芯片焊盘142的第一边上，一个金属块192、多个垫片122放置在芯片焊盘142的第一边相对的第二边上，以及一个成型封装102。在Z-方向上，多个垫片122放置在金属块192以及多个芯片焊盘142之间。成型封装102包装了多个芯片焊盘142、多个晶体管144以及多个垫片122。多个引线146部分嵌入在成型封装102中。如图所示，嵌入在成型封装102中的那部分多个引线146，与多个芯片焊盘142共面。金属块192的绝大部分嵌入在成型封装102中。金属块192的底面192A从成型封装102中裸露出来，以便于热耗散。
在本发明的示例中，金属块192用作散热片。在本发明的示例中，为了便于热耗散，金属块192的厚度133大于成型封装102厚度131的三分之一。在本发明的示例中，金属块192的厚度133为1.3毫米，成型封装102的厚度131为3.6毫米。
在本发明的示例中，IPM 100还包括第一个位置标记172、第二个位置标记174、第三个位置标记176以及第四个位置标记178。在本发明的示例中，金属块192为直角棱镜形。金属块192沿长轴方向(X-轴)具有第一个倒角凹陷194，以及平行于第一个倒角凹陷194的第二个倒角凹陷196。第一个倒角凹陷194以及第二个倒角凹陷196分别位于金属块192的上边缘。第一个位置标记172位于金属块192的第一边182附近。第二个位置标记174位于金属块192的第二边184附近。第三个位置标记176位于金属块192的第三边186附近。第四个位置标记178位于金属块192的第四边188附近。第一个位置标记172、第二个位置标记174、第三个位置标记176以及第四个位置标记178用于限定金属块192在平面内(XY平面)的位置。在一个示例中，“附近”一词指的是0.1毫米以内的距离。
在本发明的示例中，多个晶体管144是金属-氧化物-半导体场效应晶体管(MOSFET)。多个晶体管144直接连接到多个芯片焊盘142的顶面上。
图2表示在本发明的示例中，IPM 200的俯视图。IPM 200具有第一个芯片焊盘202A、第二个芯片焊盘202B、第三个芯片焊盘202C、第四个芯片焊盘202D、第一个晶体管242、第二个晶体管244、第三个晶体管246、第四个晶体管252、第五个晶体管254、第六个晶体管256、一个连接杆210、一个IC 220、一个金属块271、第一个垫片251、第二个垫片253、第三个垫片255、第四个垫片257、多个引线以及一个成型封装298。
在本发明的示例中，IPM 200包括四个或多个垫片。在本发明的示例中，第一个垫片251与第一个芯片焊盘202A的一边对齐。第二个垫片253与第一个芯片焊盘202A和第二个芯片焊盘202B之间的第一个缝隙261对齐。第三个垫片255与第二个芯片焊盘202B和第三个芯片焊盘202C之间的第二个缝隙263对齐。第四个垫片257与第三个芯片焊盘202C和第四个芯片焊盘202D之间的第三个缝隙265对齐。
在本发明的示例中，第一个垫片251、第二个垫片253、第三个垫片255和第四个垫片257都由塑料制成。在一个示例中，金属块271由铜制成。在另一个示例中，金属块271由铝制成。在另一个示例中，金属块271由钢制成。在另一个示例中，金属块271由镍制成。
在本发明的示例中，第一个垫片251、第二个垫片253、第三个垫片255和第四个垫片257都是圆柱形。第一个垫片251、第二个垫片253、第三个垫片255和第四个垫片257的厚度在0.2毫米至0.6毫米的范围内。第一个芯片焊盘202A、第二个芯片焊盘202B、第三个芯片焊盘202C和第四个芯片焊盘202D的底面和金属块271的顶面之间的垂直缝隙沿图1B所示的Z-轴都用成型封装298、第一个垫片251、第二个垫片253、第三个垫片255以及第四个垫片257填充。第一个垫片251、第二个垫片253、第三个垫片255和第四个垫片257的厚度限定了沿图1B所示Z-轴的垂直缝隙，在第一个芯片焊盘202A、第二个芯片焊盘202B、第三个芯片焊盘202C和第四个芯片焊盘202D的底面和金属块271的顶面之间。在本发明的示例中，成型封装298的热导率在1.5瓦特每米开尔文至2.5瓦特每米开尔文范围内。第一个垫片251、第二个垫片253、第三个垫片255和第四个垫片257的热导率在0.4瓦特每米开尔文至0.8瓦特每米开尔文范围内。成型封装298的热导率以及第一个垫片251、第二个垫片253、第三个垫片255和第四个垫片257的热导率小于金属的热导率。为了便于热耗散，第一个垫片251、第二个垫片253、第三个垫片255和第四个垫片257的厚度最好为0.6毫米或以下。为了提供绝缘，第一个垫片251、第二个垫片253、第三个垫片255和第四个垫片257的厚度最好为0.2毫米或以上。
第一个芯片焊盘202A、第二个芯片焊盘202B、第三个芯片焊盘202C和第四个芯片焊盘202D相互分开，一个接一个地按顺序排列。在本发明的示例中，一部分第一个芯片焊盘202A的顶部边缘、第二个芯片焊盘202B的顶部边缘、第三个芯片焊盘202C的顶部边缘以及一部分第四个芯片焊盘202D的顶部边缘都共面。在一个示例中，连接杆210的底部边缘的中间部分沿X-方向，并且平行于第二个芯片焊盘202B和第三个芯片焊盘202C的顶部边缘。在另一个示例中，连接杆210的底部边缘的中间部分平行于第一个芯片焊盘202A的一部分顶部边缘。在另一个示例中，连接杆210的底部边缘的中间部分平行于第四个芯片焊盘202D的一部分顶部边缘。第一个晶体管242连接到第一个芯片焊盘202A上。第二个晶体管244连接到第二个芯片焊盘202B上。第三个晶体管246连接到第三个芯片焊盘202C上。第四个晶体管252、第五个晶体管254和第六个晶体管256连接到第四个芯片焊盘202D上。
在本发明的示例中，连接杆210沿着芯片焊盘202A、202B、202C和202D的上边缘延伸。连接杆210的第一端212在第一芯片焊盘202A的外边缘上方延伸。连接杆210的第二端214在第四个芯片焊盘202D的外边缘上方延伸。在本发明的示例中，连接杆210还包括一个中间范围的延伸物216，在第一端212和第二端214之间。连接杆210的中间范围延伸物216机械连接以及电连接到接地引线216A上。中间范围延伸物216沿垂直于第三个芯片焊盘202C上边缘的水平方向(Y-方向)延伸。在本发明的示例中，电源引线217在接地引线216A和绝缘引线219之间。绝缘引线219的一端在成型封装298中终止。绝缘引线219在电源引线217和引线221之间。通过绝缘引线219，电源引线217和引线221之间的距离增大了。这提高了电流性能。IC 220连接到第一端212和第二端214之间的连接杆210的外延区域。在本发明的示例中，通过接合引线，IC 220电连接到第一个晶体管242、第二个晶体管244、第三个晶体管246、第四个晶体管252、第五个晶体管254和第六个晶体管256上。在本发明的示例中，接合引线最好是金接合引线。
在本发明的示例中，成型封装298包装了第一个芯片焊盘202A、第二个芯片焊盘202B、第三个芯片焊盘202C、第四个芯片焊盘202D、第一个晶体管242、第二个晶体管244、第三个晶体管246、第四个晶体管252、第五个晶体管254、第六个晶体管256、连接杆210、金属块271、第一个垫片251、第二个垫片253、第三个垫片255、第四个垫片257以及IC 220。在本发明的示例中，多个引线部分嵌入在成型封装298中。在本发明的示例中，第一端212的终端表面以及连接杆210的第二端214，都从成型封装298的边缘表面裸露出来。
在本发明的示例中，IPM 200具有引线290、292A、282A、292B、284A、292C、286、292D、284B、292E、282B、292F、288A和288B。在本发明的示例中，引线282A、284A、286、288A和288B都是高压引线。第一个连接块281A将第一个芯片焊盘202A连接到第一个引线282A上。第二个连接件283A将第二个芯片焊盘202B连接到第二个引线284A。第三个连接块285A将第三个芯片焊盘202C连接到第三个引线286上。第四个连接块287A将第四个芯片焊盘202D连接到第四个引线288A上。
在本发明的示例中，引线290是一个低压引线。引线282A、282B、284A、284B、286、288A和288B都是高压引线。在本发明的示例中，在一个应用中，高压引线282A和282B都可以短接在一起。高压引线284A和284B可以短接在一起。
在本发明的示例中，第一个绝缘引线292A在第一个低压引线290和第一个引线282A之间。第二个绝缘引线292B在第一个引线282A和第二个引线284A之间。第三个绝缘引线292C在第二个引线284A和第三个引线286之间。第四个绝缘引线292E在第一个所选的高压引线284B和第二个所选的高压引线282B之间。第五个绝缘引线292F在第二个所选的高压引线282B和第四个引线288A之间。第一个引线282A通过一个印刷电路板(图中没有表示出)连接到第二个所选的高压引线282B上，第二个引线284A通过印刷电路板连接到第一个所选的高压引线284B上。通过印刷电路板的连接，为IC 220提供了更多空间。因此，可以增大IC220的尺寸。
在本发明的示例中，IC 220直接连接到连接杆210上。在本发明的示例中，IPM 200没有直接连接到连接杆210上的另一个IC(只有IC 220直接连接到连接杆210上)。第一、第二、第三、第四、第五和第六个晶体管都是金属-氧化物-半导体场效应晶体管(MOSFET)。第一个接合引线291A将第一个晶体管242的源极242S连接到第一个低压引线290上。第二个接合引线291B将第一个晶体管242的源极242S连接到第二个晶体管244的源极244S上。第三个接合引线291C将第二个晶体管244的源极244S连接到第三个晶体管246的源极246S上。在本发明的示例中，第一、第二和第三个接合引线都是铜接合引线。
在本发明的示例中，图3表示IPM 300的俯视图(带有图1A所示的金属块192，图1A所示的成型封装102没有表示出)。IPM 300具有第一个芯片焊盘302A、第二个芯片焊盘302B、第三个芯片焊盘302C、第四个芯片焊盘302D、第一个晶体管342、第二个晶体管344、第三个晶体管346、第四个晶体管352、第五个晶体管354、第六个晶体管356、连接杆310、低压IC 320、高压IC 322、第一个升压二极管372、第二个升压二极管374、第三个升压二极管376、第一个垫片391、第二个垫片393、第三个垫片395、第四个垫片397、第五个垫片399以及多个引线380。
在本发明的示例中，第一个垫片391与第一个芯片焊盘302A和第二个芯片焊盘302B之间的第一个缝隙371对齐。第二个垫片393与第二个芯片焊盘302B和第三个芯片焊盘302C之间的第二个缝隙373对齐。第三个垫片395与第三个芯片焊盘302C和第四个芯片焊盘302D之间的第三个缝隙375对齐。第四个垫片397与第四个芯片焊盘302D的第一个槽381对齐。第五个垫片399与第四个芯片焊盘302D的第二个槽383对齐。
第一个芯片焊盘302A、第二个芯片焊盘302B、第三个芯片焊盘302C、第四个芯片焊盘302D相互分开，一个接一个地排布起来，按顺序与每个芯片焊盘的一边排成一条线。第一个晶体管342连接到第一个芯片焊盘302A上。第二个晶体管344连接到第二个芯片焊盘302B上。第三个晶体管346连接到第三个芯片焊盘302C上。第四个晶体管352、第五个晶体管354和第六个晶体管356连接到第四个芯片焊盘302D上。
连接杆310沿芯片焊盘的对齐边缘延伸。连接杆310的第一端312在第一个芯片焊盘302A的外边缘上方延伸。连接杆310的第二端314在第四个芯片焊盘302D的外边缘上方延伸。在本发明的示例中，连接杆310还包括一个中间范围的延伸物316，在第一端312和第二端314之间。中间范围的延伸物316沿垂直于芯片焊盘的对齐边缘的水平方向(Y-方向)延伸。低压IC 320连接到连接杆310的第一个延伸区域，在第一端312和第二个芯片焊盘302B附近的中间范围延伸物316之间。在本发明的示例中，低压IC 320通过接合引线306，电连接到第一个晶体管342、第二个晶体管344和第三个晶体管346上。高压IC 322连接到连接杆310的第二个延伸区域上，在第二端314和第四个芯片焊盘302D附近的中间范围延伸物316之间。在本发明的示例中，高压IC 322通过接合引线308，电连接到第四个晶体管352、第五个晶体管354和第六个晶体管356上。
在本发明的示例中，图1A所示的成型封装102包装了第一个芯片焊盘302A、第二个芯片焊盘302B、第三个芯片焊盘302C、第四个芯片焊盘302D、第一个晶体管342、第二个晶体管344、第三个晶体管346、第四个晶体管352、第五个晶体管354、第六个晶体管356、连接杆310、低压IC 320、高压IC 322、第一个升压二极管372、第二个升压二极管374、第三个升压二极管376、第一个垫片391、第二个垫片393、第三个垫片395、第四个垫片397以及第五个垫片399。在本发明的示例中，多个引线380部分嵌入在图1A所示的成型封装102中。在本发明的示例中，第一端312的终端表面以及连接杆310的第二端314，都从图1A所示的成型封装102的边缘表面裸露出来。在本发明的示例中，图1A所示的金属块192的绝大部分都嵌入在图1A所示的成型封装102中。图1A所示的金属块192的底面从图1A所示的成型封装102裸露出来。
在本发明的示例中，第一个芯片焊盘302A、第二个芯片焊盘302B、第三个芯片焊盘302C和第四个芯片焊盘302D的上边缘362、364、366和368对齐。连接杆310的下边缘的中间部分318平行于上边缘362、364、366和368。
在本发明的示例中，第一个接合引线304A将第一个升压二极管372连接到多个引线380的临近引线388上。第二个接合引线304B将第二个升压二极管374连接到第一个升压二极管372上。第三个接合引线304C将第三个升压二极管376连接到第二个升压二极管374。在本发明的示例中，多个引线380的临近引线388是一个电压源(Vcc)引脚。
第一个连接块392将第一个芯片焊盘302A连接到多个引线380的第一个引线382上。第二个连接块394将第二个芯片焊盘302B连接到多个引线380的第二个引线384上。第三个连接块396将第三个芯片焊盘302C连接到多个引线380的第三个引线386上。第一个连接块392、第二个连接块394以及第三个连接块396都具有相同的宽度。在本发明的示例中，相同的宽度至少为1.2毫米。传统的连接块的宽度范围在0.7毫米至0.8毫米之间。连接块越宽，提供的机械支撑越强，通过降低电阻可以提高电流性能，并且增大热耗散。
图4表示在本发明的示例中，第一多个垫片422A和第二多个垫片422B的金属块492的俯视图。金属块492具有第一个倒角凹陷494，沿长轴方向(X-轴)，以及第二个倒角凹陷496，平行于第一个倒角凹陷494。第一个倒角凹陷494和第二个倒角凹陷496降低了成型过程中成型吹风的扰动。在本发明的示例中，第一多个垫片422A和第二多个垫片422B都是预先制备在金属块492的顶面492B上。在本发明的示例中，第一多个垫片422A沿长轴方向(X-轴)对齐，以降低成型过程中成型吹风的扰动。
图5表示在本发明的示例中，用于驱动电机的IPM的制备工艺500的流程图。图7所示的多个芯片焊盘142、图7所示的多个晶体管144、图2所示的连接杆210、图7所示的多个引线146、图7所示的金属块192以及图7所示的多个垫片122制备。工艺500可以在组块502中开始。
在组块502中，制备图2所示的引线框240，包括第一个芯片焊盘202A、第二个芯片焊盘202B、第三个芯片焊盘202C和第四个芯片焊盘202D(例如，图7所示的多个芯片焊盘142)以及多个引线(例如图7所示的多个引线146)。组块502可以在组块504之后进行。
在组块504中，第一个晶体管242连接到第一个芯片焊盘202A的顶面上。第二个晶体管244连接到第二个芯片焊盘202B的顶面上。第三个晶体管246连接到第三个芯片焊盘202C的顶面上。第四个晶体管252、第五个晶体管254以及第六个晶体管256都连接到第四个芯片焊盘202D的顶面上(参见图2)。组块504可以在组块506之后进行。
在组块506中，第一、第二、第三、第四、第五和第六个晶体管(例如，图7所示的多个晶体管144)都分别电连接到多个引线(例如图7所示的多个引线146)上。
在本发明的示例中，组块506还包括利用多个引线接合工艺的子步骤，将图2所示的IC 220连接到第一、第二、第三、第四、第五和第六个晶体管(图2所示的242、244、246、252、254和256)以及多个引线的一部分(例如图2所示的216A、217和221)。
在本发明的示例中，组块506还包括利用第一多个引线接合工艺的子步骤，将图3所示的低压IC 320连接到第一、第二和第三个晶体管(图3所示的342、344和346)以及图3所示的第一部分多个引线380上。组块502还包括利用第二多个引线接合工艺的子步骤，将图3所示的高压IC 322连接到第四、第五和第六个晶体管(图3所示的352、354和356)以及图3所示的第二部分多个引线380上。组块506可以在组块508之后进行。
在组块508中，提供图7所示的金属块192和图7所示的多个垫片122。多个垫片122在金属块192和第一、第二、第三和第四个芯片焊盘(例如图7所示的多个芯片焊盘142)之间。多个垫片122将金属块192隔开，不能接触第一、第二、第三和第四芯片焊盘(例如图7所示的多个芯片焊盘142)。
在本发明的示例中，组块508还包括制备第一、第二、第三和第四个位置引脚(图1A所示的172、174、176和178)的子步骤，并将金属块192放置在位置上，使第一个位置引脚172位于金属块192的第一边182附近；第二个位置引脚174位于金属块192的第二边184附近；第三个位置引脚176位于金属块192的第三边186附近；以及第四个位置引脚178位于金属块192的第四边188附近。
在本发明的示例中，组块508还包括在图6所示的金属块192上，印刷和定型图6所示的多个垫片122的子步骤。因此，图6所示的多个垫片122的底面直接接触图6所示的金属块192的顶面。组块508还包括将图7所示的多个芯片焊盘142置于图7所示的多个垫片122上方的子步骤。因此，图7所示的多个芯片焊盘142的底面直接接触图6所示的多个垫片122的顶面。组块508可以在组块510之后进行。
在组块510中，使用制备成型封装的成型工艺。在一个示例中，图1B所示的成型封装102的底面和图1B所示的金属块192的底面齐平。在另一个示例中，图8所示的成型封装802的底面802A位于比图8所示的金属块192的底面更低的地方。然后对成型封装802的底面802A进行研磨，使得金属块192的底面从成型封装中裸露出来。
以上说明用于解释说明本发明的典型实施例，不用于局限。例如，垫片的形状可以变化。在本发明的范围内，还可能存在各种修正和变化。本发明由所附的权利要求书限定。

Claims (17)

1.一种用于驱动电机的智能电源模块(IPM)，包括:
第一、第二、第三和第四个芯片焊盘；
第一个晶体管连接到第一个芯片焊盘上；
第二个晶体管连接到第二个芯片焊盘上；
第三个晶体管连接到第三个芯片焊盘上；
第四、第五和第六个晶体管连接到第四个芯片焊盘上；
多个引线；
一个金属块；
多个垫片，位于金属块和第一、第二、第三和第四个芯片焊盘之间；以及
一个成型封装，包装第一、第二、第三和第四个芯片焊盘、第一、第二、第三、第四、第五和第六个晶体管以及多个垫片；
其中多个引线至少部分嵌入在成型封装中；
其中金属块嵌入在成型封装中；并且
其中金属块的底面从成型封装中裸露出来；其中金属块具有沿长轴方向的第一个倒角凹陷，以及平行于第一个倒角凹陷的第二个倒角凹陷，所述第一个倒角凹陷以及所述第二个倒角凹陷分别位于金属块的上边缘。
2.根据权利要求1所述的用于驱动电机的智能电源模块，还包括：
一个集成电路(IC)封装在成型封装中；该集成电路电连接到第一、第二、第三、第四、第五和第六个晶体管上；
其中成型封装还包装了所述集成电路。
3.根据权利要求1所述的用于驱动电机的智能电源模块，还包括：
一个连接杆，具有第一端、第二端和一个中间范围的延伸物；
一个低压集成电路(IC)，连接到连接杆上；低压集成电路电连接到第一、第二和第三个晶体管上；
一个高压集成电路(IC)，连接到连接杆上，高压集成电路电连接到第四、第五和第六个晶体管上；
第一、第二和第三个升压二极管；
其中成型封装还包装了低压集成电路、高压集成电路以及第一、第二和第三个升压二极管。
4.根据权利要求1所述的用于驱动电机的智能电源模块，其中多个垫片都由塑料制成，金属块从铜、铝、钢和镍材料中选取。
5.根据权利要求1所述的用于驱动电机的智能电源模块，其中多个垫片都是圆柱形，多个垫片的厚度范围在0.2毫米至0.6毫米之间。
6.根据权利要求1所述的用于驱动电机的智能电源模块，其中金属块的厚度大于成型封装厚度的三分之一。
7.根据权利要求1所述的用于驱动电机的智能电源模块，还包括第一、第二、第三和第四个位置引脚；其中第一个位置引脚位于金属块的第一边附近；其中第二个位置引脚位于金属块的第二边附近；其中第三个位置引脚位于金属块的第三边附近；以及其中第四个位置引脚位于金属块的第四边附近。
8.根据权利要求1所述的用于驱动电机的智能电源模块，其中金属块为直角棱镜形。
9.根据权利要求1所述的用于驱动电机的智能电源模块，其中多个垫片包括：
第一个垫片与第一个芯片焊盘和第二个芯片焊盘之间的第一缝隙对齐；
第二个垫片与第二个芯片焊盘和第三个芯片焊盘之间的第二缝隙对齐；
第三个垫片与第三个芯片焊盘和第四个芯片焊盘之间的第三缝隙对齐。
10.根据权利要求9所述的用于驱动电机的智能电源模块，其中多个垫片还包括：
第四个垫片与第四个芯片焊盘的第一个槽对齐；以及
第五个垫片与第四个芯片焊盘的第二个槽对齐。
11.根据权利要求1所述的用于驱动电机的智能电源模块，其中第一个晶体管为第一个金属-氧化物-半导体场效应晶体管（MOSFET）；
第二个晶体管为第二个金属-氧化物-半导体场效应晶体管；
第三个晶体管为第三个金属-氧化物-半导体场效应晶体管；
第四个晶体管为第四个金属-氧化物-半导体场效应晶体管；
第五个晶体管为第五个金属-氧化物-半导体场效应晶体管；以及
第六个晶体管为第六个金属-氧化物-半导体场效应晶体管。
12.一种用于驱动电机的智能电源模块（IPM）的制备方法，用于制备权利要求1所述的用于驱动电机的智能电源模块，该方法包括以下步骤：
制备一个引线框，包括第一、第二、第三和第四个芯片焊盘以及多个引线；
制备第一晶体管，连接到第一个芯片焊盘的顶面上，第二个晶体管连接到第二个芯片焊盘的顶面上，第三个晶体管连接到第三个芯片焊盘的顶面上；第四、第五和第六个晶体管连接到第四个芯片焊盘的顶面上；
将第一、第二、第三、第四、第五和第六个晶体管分别电连接到多个引线上；
制备一个金属块和多个垫片；其中多个垫片在金属块和第一、第二、第三和第四个芯片焊盘之间；其中多个垫片将金属块分开，不能接触第一、第二、第三和第四个芯片焊盘；并且
利用成型工艺制备一个成型封装，包装第一、第二、第三和第四个芯片焊盘、第一、第二、第三、第四、第五和第六个晶体管以及多个垫片。
13.根据权利要求12所述的方法，在利用成型工艺制备成型封装的步骤之前，
制备第一、第二、第三和第四个位置引脚；
将金属块置于位置上，使得
第一个位置引脚位于金属块的第一边附近；
第二个位置引脚位于金属块的第二边附近；
第三个位置引脚位于金属块的第三边附近；以及
第四个位置引脚位于金属块的第四边附近。
14.根据权利要求12所述的方法，在制备金属块和多个垫片的步骤之前，
利用多个引线接合工艺将集成电路（IC）连接到第一、第二、第三、第四、第五和第六个晶体管上以及一部分多个引线上。
15.根据权利要求12所述的方法，在制备金属块和多个垫片的步骤之前，
利用第一多个引线接合工艺将低压集成电路（IC）连接到第一、第二、第三个晶体管上以及第一部分多个引线上；并且
利用第二多个引线接合工艺将高压集成电路（IC）连接到第四、第五、第六个晶体管上以及第二部分多个引线上。
16.根据权利要求12所述的方法，其中制备金属块和多个垫片的步骤包括以下子步骤：
在金属块上印刷和定型多个垫片，使得多个垫片的底面直接接触金属块的顶面；并且
将第一、第二、第三和第四个芯片焊盘置于多个垫片上方，使得第一、第二、第三和第四个芯片焊盘的底面直接接触多个垫片的顶面。
17.根据权利要求12所述的方法，在使用成型工艺制备成型封装的步骤之后，
研磨成型封装的底面，使金属块的底面从成型封装中裸露出来。
CN201810989030.8A 2017-09-08 2018-08-28 模制智能功率模块及其制造方法 Active CN109473414B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/699,985 2017-09-08
US15/699,985 US10141249B2 (en) 2016-10-16 2017-09-08 Molded intelligent power module and method of making the same

Publications (2)

Publication Number Publication Date
CN109473414A CN109473414A (zh) 2019-03-15
CN109473414B true CN109473414B (zh) 2022-11-11

Family

ID=65659949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810989030.8A Active CN109473414B (zh) 2017-09-08 2018-08-28 模制智能功率模块及其制造方法

Country Status (2)

Country Link
CN (1) CN109473414B (zh)
TW (1) TWI665779B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194788A (zh) * 2010-03-18 2011-09-21 万国半导体股份有限公司 多层引线框封装及其制备方法
CN103515364A (zh) * 2012-06-29 2014-01-15 三星电机株式会社 电源模块封装和用于制造电源模块封装的方法
CN103608917A (zh) * 2011-04-07 2014-02-26 德克萨斯仪器股份有限公司 超薄功率晶体管和具有定制占位面积的同步降压变换器
US9704789B1 (en) * 2016-10-16 2017-07-11 Alpha And Omega Semiconductor (Cayman) Ltd. Molded intelligent power module

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4369582B2 (ja) * 2000-01-06 2009-11-25 京セラ株式会社 半導体装置およびその製造方法
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
US9093359B2 (en) * 2005-07-01 2015-07-28 Vishay-Siliconix Complete power management system implemented in a single surface mount package
US8786072B2 (en) * 2007-02-27 2014-07-22 International Rectifier Corporation Semiconductor package
WO2012111254A1 (ja) * 2011-02-15 2012-08-23 パナソニック株式会社 半導体装置及びその製造方法
JP2012209469A (ja) * 2011-03-30 2012-10-25 Mitsubishi Electric Corp 電力用半導体装置
CN102171825B (zh) * 2011-04-29 2013-02-27 华为技术有限公司 电源模块及其封装集成方法
WO2013145961A1 (ja) * 2012-03-30 2013-10-03 昭和電工株式会社 硬化性放熱組成物
JP2014090006A (ja) * 2012-10-29 2014-05-15 Mitsubishi Electric Corp パワーモジュール
JP2014236101A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 半導体装置
JP6183226B2 (ja) * 2014-01-17 2017-08-23 三菱電機株式会社 電力用半導体装置の製造方法
US9698701B2 (en) * 2015-06-01 2017-07-04 Delta Electronics, Inc. Power module packaging structure and method for manufacturing the same
DE102015116807A1 (de) * 2015-10-02 2017-04-06 Infineon Technologies Austria Ag Funktionalisierte Schnittstellenstruktur
JP6769707B2 (ja) * 2015-12-03 2020-10-14 ローム株式会社 半導体モジュール
JP6490017B2 (ja) * 2016-01-19 2019-03-27 三菱電機株式会社 パワーモジュール、３相インバータシステム、およびパワーモジュールの検査方法
DE102016105243A1 (de) * 2016-03-21 2017-09-21 Infineon Technologies Ag Räumlich Selektives Aufrauen von Verkapselungsmasse, um eine Haftung mit einer Funktionsstruktur zu Fördern
DE102016120778B4 (de) * 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194788A (zh) * 2010-03-18 2011-09-21 万国半导体股份有限公司 多层引线框封装及其制备方法
CN103608917A (zh) * 2011-04-07 2014-02-26 德克萨斯仪器股份有限公司 超薄功率晶体管和具有定制占位面积的同步降压变换器
CN103515364A (zh) * 2012-06-29 2014-01-15 三星电机株式会社 电源模块封装和用于制造电源模块封装的方法
US9704789B1 (en) * 2016-10-16 2017-07-11 Alpha And Omega Semiconductor (Cayman) Ltd. Molded intelligent power module

Also Published As

Publication number Publication date
TWI665779B (zh) 2019-07-11
CN109473414A (zh) 2019-03-15
TW201913953A (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
CN107958901B (zh) 模压智能电源模块
US9171774B2 (en) Power semiconductor module and method of manufacturing the same
CN105981170A (zh) 具有半导体芯片端子的dc-dc转换器
US11515244B2 (en) Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
US20200194357A1 (en) Package with dies mounted on opposing surfaces of a leadframe
CN102693953A (zh) 半导体装置及其制造方法
CN107148671A (zh) 三重堆叠半导体封装
US20230123782A1 (en) Method of manufacture for a cascode semiconductor device
JP6534677B2 (ja) スタックされたチップ及びインターポーザを備えた部分的に薄化されたリードフレームを有するコンバータ
US11217511B2 (en) Quad package with conductive clips connected to terminals at upper surface of semiconductor die
US20220199563A1 (en) High thermal dissipation, packaged electronic device and manufacturing process thereof
JP2012182250A (ja) 半導体装置
CN110880496B (zh) 电机用模制智能电源模块
US20230327350A1 (en) Transfer molded power modules and methods of manufacture
CN109473414B (zh) 模制智能功率模块及其制造方法
CN108962884B (zh) 模制智能电源模块
US10396019B2 (en) Molded intelligent power module and method of making the same
CN112635411A (zh) 具有顶侧或底侧冷却的半导体封装
CN213958939U (zh) 一种适于高密度布局的场效应晶体管
US20230163037A1 (en) Semiconductor device and method of manufacturing the same
JP5145596B2 (ja) 半導体装置
WO2022259395A1 (ja) 半導体製造装置および半導体装置の製造方法
CN116895630A (zh) 电子器件组件和用于制造电子器件组件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant