CN110880496B - 电机用模制智能电源模块 - Google Patents

电机用模制智能电源模块 Download PDF

Info

Publication number
CN110880496B
CN110880496B CN201910831938.0A CN201910831938A CN110880496B CN 110880496 B CN110880496 B CN 110880496B CN 201910831938 A CN201910831938 A CN 201910831938A CN 110880496 B CN110880496 B CN 110880496B
Authority
CN
China
Prior art keywords
pad
chip
molded
power module
intelligent power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910831938.0A
Other languages
English (en)
Other versions
CN110880496A (zh
Inventor
牛志强
徐范锡
鲁军
陈松
洪完基
沈国兵
曾小光
玛丽·简·艾琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Cayman Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/122,690 external-priority patent/US10600727B2/en
Application filed by Alpha and Omega Semiconductor Cayman Ltd filed Critical Alpha and Omega Semiconductor Cayman Ltd
Publication of CN110880496A publication Critical patent/CN110880496A/zh
Application granted granted Critical
Publication of CN110880496B publication Critical patent/CN110880496B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

本发明提供一种电机用模制智能电源模块(IPM)，其具有第一、第二、第三和第四芯片基座，第一、第二、第三、第四、第五和第六晶体管，连接构件，低电压集成电路，高电压集成电路，多根引线和成型封装。第一晶体管固定在第一芯片基座。第二晶体管固定在第二芯片基座。第三晶体管固定在第三芯片基座。第四、第五和第六晶体管固定在第四芯片基座。低电压和高电压集成电路固定在连接构件。成型封装封入第一、第二、第三和第四芯片基座，第一、第二、第三、第四、第五和第六晶体管，连接构件以及低电压和高电压集成电路。该智能电源模块具有较之于比传统型智能电源模块更低的结壳热阻(RthJC)。

Description

电机用模制智能电源模块
技术领域
本发明通常涉及驱动电机的模制智能电源模块(IPM)。具体地说，本发明涉及较之于传统型智能电源模块，结壳热阻(RthJC)减小的模制智能电源模块。
背景技术
传统型智能电源模块应用绝缘金属基片(IMS)。绝缘金属基片通常由两个铜层夹紧。在本披露中，应用包胶模式智能电源模块中的引线框架和芯片基座可简化制造工艺并降低制作成本。芯片基座可以是晶粒黏接焊垫(DAP)式，也可以是直接接合铜基板(DBC)式。驱动电机的传统型智能电源模块具有三块驱动集成电路(IC)。在本披露中，智能电源模块具有低电压集成电路和高电压集成电路。
通过优化布局，可以获得紧凑封装尺寸。该优化包括使用两块驱动集成电路而非三块，以及沿邻近芯片基座引入保形曲边。可以通过将两块驱动集成电路安装在同一连接构件上，实现引线数量的减少。
发明内容
本发明的目的是提供一种电机用模制智能电源模块，通过优化布局，可以获得紧凑封装尺寸，实现引线数量的减少，并具有较之于传统型智能电源模块更低的结壳热阻(RthJC)。
为达到上述目的，本发明提供一种电机用模制智能电源模块，其具有第一、第二、第三和第四芯片基座，第一、第二、第三、第四、第五和第六金属氧化物半导体场效应晶体管(MOSFET),一连接构件，一块低电压集成电路，一块高电压集成电路，多根引线和一成型封装。第一金属氧化物半导体场效应晶体管固定在第一芯片基座。第二金属氧化物半导体场效应晶体管固定在第二芯片基座。第三金属氧化物半导体场效应晶体管固定在第三芯片基座。第四、第五和第六金属氧化物半导体场效应晶体管固定在第四芯片基座。低电压和高电压集成电路固定在连接构件。成型封装封入第一、第二、第三和第四芯片基座，第一、第二、第三、第四、第五和第六金属氧化物半导体场效应晶体管，连接构件和低电压、高电压集成电路。
本发明提供一种电机用模制智能电源模块,包含：
第一、第二、第三和第四芯片基座；
固定在第一芯片基座的第一晶体管；
固定在第二芯片基座的第二晶体管；
固定在第三芯片基座的第三晶体管；
固定在第四芯片基座的第四、第五和第六晶体管；
连接构件；
固定在连接构件的低电压集成电路；该低电压集成电路以电气方式连接第一、第二和第三晶体管；
固定在连接构件的高电压集成电路，该高电压集成电路以电气方式连接第四、第五和第六晶体管；
多个第一引线；
多个第二引线；
第一引锭杆；以及
成型封装，封入第一、第二、第三和第四芯片基座，第一、第二、第三、第四、第五和第六晶体管，连接构件，低电压集成电路和高电压集成电路；
其中多个第一引线和多个第二引线部分嵌入成型封装；
其中多个第一引线从成型封装第一侧表面处伸出；
其中多个第二引线从成型封装第一侧表面对面的第二侧表面处伸出；
其中第一引锭杆大部嵌入成型封装；
其中第一引锭杆发生电浮动；且
其中第一引锭杆的端面暴露于垂直成型封装第一侧表面的成型封装第一端面。
优选的，所述电机用模制智能电源模块，还包含第一、第二和第三升压二极管；其中的成型封装封入第一、第二和第三升压二极管。
优选的，其中的多根引线包括第一接地引线、第二接地引线和单电源引线；
其中的连接构件以电气和机械方式连接第一接地引线和第二接地引线；
其中的低电压集成电路经由第一接合线，以电气方式接入单电源引线；以及
其中的高电压集成电路经由第二接合线，以电气方式接入单电源引线。
优选的，所述电机用模制智能电源模块，还包含第二引锭杆，
其中的成型封装封入第二引锭杆大部；
其中的第二引锭杆第二端面暴露于成型封装第一端面对面的成型封装第二端面；
其中的第一引锭杆与第二引锭杆电绝缘；且
其中的第一引锭杆和第二引锭杆与连接构件和第一、第二、第三、第四芯片基座电绝缘。
优选的，其中的第一芯片基座为第一晶粒黏接焊垫；
其中的第二芯片基座为第二晶粒黏接焊垫(DAP)；
其中的第三芯片基座为第三晶粒黏接焊垫；且
其中的第四芯片基座为第四晶粒黏接焊垫。
优选的，所述电机用模制智能电源模块，还包含连杆，
其中的成型封装封入连杆大部；
其中的连杆端面暴露于成型封装第一端面对面的成型封装第二端面；
其中的引锭杆与连杆电绝缘；且
其中的引锭杆与连接构件和第一、第二、第三、第四芯片基座电绝缘；且
其中的连杆以电气和机械方式接入连接焊盘。
优选的，其中的第一、第二、第三、第四芯片基座作为金属垫，在包含铜底层、绝缘中层和铜顶层的直接接合铜基板(DBC)式基片上形成图案；且
其中的直接接合铜基板式基片的铜顶层包含连接焊盘、第一芯片基座的第一垫、第二芯片基座的第二垫、第三芯片基座的第三垫和第四芯片基座的第四垫。
优选的，其中的第一芯片基座经由第一接合线，以电气方式接入第一相引线；
其中的第二芯片基座经由第二接合线，以电气方式接入第二相引线；
其中的第三芯片基座经由第三接合线，以电气方式接入第三相引线。
优选的，其中的第一芯片基座以电气方式接入第一相引线；
其中的第一相引线直接焊接至第一芯片基座的边缘部分；
其中的第二芯片基座以电气方式接入第二相引线；
其中的第二相引线直接焊接至第二芯片基座的边缘部分；
其中的第三芯片基座以电气方式接入第三相引线；且
其中的第三相引线直接焊接至第三芯片基座的边缘部分。
优选的，其中第三芯片基座的第一曲边和第四芯片基座的第二曲边具有同一曲率中心，且其中第一曲边的曲率半径大于第二曲边的曲率半径。
本发明提供一种电机用模制智能电源模块，包括：
第一、第二、第三和第四芯片基座；
固定在第一芯片基座的第一晶体管；
固定在第二芯片基座的第二晶体管；
固定在第三芯片基座的第三晶体管；
固定在第四芯片基座的第四、第五和第六晶体管；
多根引线；以及
成型封装，封入第一、第二、第三和第四芯片基座，第一、第二、第三、第四、第五和第六晶体管；
其中的第一、第二、第三和第四芯片基座作为金属垫，在包含铜底层、绝缘中层和铜顶层的直接接合铜基板(DBC)式基片上形成图案，其中经由单规格金属或双规格金属形成多根引线。
优选的，所述电机用模制智能电源模块，还包括：
连接构件；
固定在连接构件的低电压集成电路(IC)，该低电压集成电路以电气方式连接第一、第二和第三晶体管；
固定在连接构件的高电压集成电路，该高电压集成电路以电气方式连接第四、第五和第六晶体管；
其中的连接构件、低电压集成电路和高电压集成电路嵌入成型封装。
优选的，其中的直接接合铜基板式基片包含第一边和垂直于第一边的第二边；
其中的第一边比第二边长；
其中的连接构件设置在直接接合铜基板式基片的第一边的邻近，并与其分离；
其中的连接构件由单规格金属或双规格金属形成。
优选的，其中的直接接合铜基板式基片还包括以电气方式连接连杆的连接焊盘。
优选的，其中的第一芯片基座经由第一接合线，以电气方式接入第一相引线；
其中的第二芯片基座经由第二接合线，以电气方式接入第二相引线；且
其中的第三芯片基座经由第三接合线，以电气方式接入第三相引线。
优选的，其中的连杆经由焊锡膏，以机械方式连接连接焊盘。
优选的，其中的第四芯片基座以电气方式连接输入引线；且该输入引线被直接焊接到第四芯片基座的边缘部分上。
优选的，其中的第一芯片基座以电气方式连接第一相引线；
其中的第一相引线被直接焊接到第一芯片基座的边缘部分；
其中的第二芯片基座以电气方式连接第二相引线；
该第二相引线被直接焊接到第二芯片基座的边缘部分；
其中的第三芯片基座以电气方式连接第三相引线；且
该第三相引线被直接焊接到第三芯片基座的边缘部分。
优选的，所述电机用模制智能电源模块，还包括固定在第一芯片基座的第一快速恢复二极管(FRD)；
固定在第二芯片基座的第二快速恢复二极管；
固定在第三芯片基座的第三快速恢复二极管；且
固定在第四芯片基座的第四、第五和第六快速恢复二极管。
优选的，所述电机用模制智能电源模块，还包括第一、第二和第三升压二极管；其中的成型封装封入第一、第二和第三升压二极管。
与现有技术相比，本发明的电机用智能电源模块可简化制造工艺并降低制作成本，同时可以减小结壳热阻。
附图说明
为了更清楚地说明本发明技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一个实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图：
在本披露示例中，图1A是俯视图，图1B是垂直于智能电源模块AA平面的横断面视图。
在本披露示例中，图2A是俯视图，图2B是垂直于另一智能电源模块BB平面的横断面视图。
在本披露示例中，图3A是俯视图，图3B是垂直于还有另一智能电源模块CC平面的横断面视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本披露的示例中，本披露的结壳热阻的减小使得智能电源模块能够用于具有大于十安培电流的重负载电机。在本披露的示例中，智能电源模块的长度为33.4mm，宽度为15.0mm。
在本披露示例中，图1A是俯视图，图1B是垂直于智能电源模块100的AA平面的横断面视图。智能电源模块100具有第一芯片基座102A、第二芯片基座102B、第三芯片基座102C、第四芯片基座102D、第一晶体管142、第二晶体管144、第三晶体管146、第四晶体管152、第五晶体管154、第六晶体管156、连接构件110、低电压集成电路120、高电压集成电路122、第一升压二极管172、第二升压二极管174、第三升压二极管176、多根引线180、第一引锭杆181、第二引锭杆和成型封装198。
第一芯片基座102A、第二芯片基座102B、第三芯片基座102C和第四芯片基座102D相互分离，并按顺序相互紧靠一个接一个排列，同时每一芯片基座的一条边基本对齐成一直线。连接构件110的大部沿芯片基座的对齐边伸长。第一晶体管142固定在第一芯片基座102A。第二晶体管144固定在第二芯片基座102B。第三晶体管146固定在第三芯片基座102C。第四晶体管152、第五晶体管154和第六晶体管156固定在第四芯片基座102D。
在本披露示例中，成型封装198封入第一芯片基座102A、第二芯片基座102B、第三芯片基座102C、第四芯片基座102D、第一晶体管142、第二晶体管144、第三晶体管146、第四晶体管152、第五晶体管154、第六晶体管156、连接构件110、低电压集成电路120、高电压集成电路122、第一升压二极管172、第二升压二极管174和第三升压二极管176。在本披露示例中，多根引线180从成型封装198的对侧表面处伸出，部分嵌入成型封装198。在本披露示例中，成型封装198封入第一引锭杆181大部以及第二引锭杆183大部。第一引锭杆181的第一端面191暴露于成型封装198的第一端面197。第二引锭杆183的第二端面193暴露于成型封装198的第二端面199。成型封装198的第二端面199在成型封装198的第一端面197对面。端面197和199基本垂直于成型封装198的对侧表面，引线伸出处。在本披露示例中，第一引锭杆181和第二引锭杆183促进制造工艺中智能电源模块100的处理。在切割分离过程进行之前，第一引锭杆181连接邻近智能电源模块的邻近引锭杆，且第二引锭杆183连接另一邻近智能电源模块的另一邻近引锭杆。
在本披露示例中，第一引锭杆181与第二引锭杆183电气绝缘。第一引锭杆181与第二引锭杆183发生电浮动，两者均与如下部件相隔离：连接构件110和第一芯片基座102A、第二芯片基座102B、第三芯片基座102C以及第四芯片基座102D。这样一来，低电压集成电路120和高电压集成电路122就不会损坏，即便散热器不当接触第一引锭杆181的第一端面191或者第二引锭杆183的第二端面193。
多根引线180包括第一接地引线182、第二接地引线184和电源引线186。在本披露示例中，智能电源模块100不包含电源引线186之外的另一电源引线。电源引线186因而是单根电源引线。连接构件110以电气和机械方式接入第一接地引线182和第二接地引线184。低电压集成电路120通过第一接合线185，以电气方式接入电源引线186。高电压集成电路122通过第二接合线187，以电气方式接入电源引线186。
在本披露示例中，第一芯片基座102A为第一晶粒黏接焊垫(DAP)。第二芯片基座102B为第二晶粒黏接焊垫。第三芯片基座102C为第三晶粒黏接焊垫。第四芯片基座102D为第四晶粒黏接焊垫。
在本披露示例中，第一接合线104A将第一升压二极管172接入高电压集成电路122。第二接合线104B将第二升压二极管174接入第一升压二极管172。第三接合线104C将第三升压二极管176接入第二升压二极管174。
在本披露示例中，第三芯片基座102C的第一曲边134和第四芯片基座102D的第二曲边136具有相同的曲率中心132。第一曲边134的曲率半径大于第二曲边136的曲率半径。
在本披露示例中，低电压集成电路120和高电压集成电路122直接连接到连接构件110。智能电源模块100不包含直接连接到连接构件110的另一集成电路。
在本披露示例中，图2A是俯视图，图2B是垂直于智能电源模块200的BB平面的横断面视图。智能电源模块200具有第一芯片基座202A、第二芯片基座202B、第三芯片基座202C、第四芯片基座202D、第一晶体管242、第二晶体管244、第三晶体管246、第四晶体管252、第五晶体管254、第六晶体管256、连接构件210、低电压集成电路220、高电压集成电路222、多根引线280和282、引锭杆281、连杆283和成型封装298。
第一芯片基座202A、第二芯片基座202B、第三芯片基座202C和第四芯片基座202D相互分离，并按顺序相互紧靠一个接一个排列，同时每一芯片基座的一条边基本对齐成一直线。连接构件210的大部沿芯片基座的对齐边伸长。第一晶体管242连接到第一芯片基座202A。第二晶体管244连接到第二芯片基座202B。第三晶体管246连接到第三芯片基座202C。第四晶体管252、第五晶体管254和第六晶体管256连接到第四芯片基座202D。
在本披露示例中，成型封装298封入第一芯片基座202A、第二芯片基座202B、第三芯片基座202C、第四芯片基座202D、第一晶体管242、第二晶体管244、第三晶体管246、第四晶体管252、第五晶体管254、第六晶体管256、连接构件210、低电压集成电路220和高电压集成电路222。在本披露示例中，成型封装298封入引锭杆281大部和连杆283大部。引锭杆281的端面291暴露于成型封装298的第一端面297。连杆283的端面293暴露于成型封装298的第二端面299。成型封装298的第二端面299在成型封装298第一端面297的对面。在本披露示例中，引锭杆281和连杆283促进制造工艺期间智能电源模块200的处理。在切割分离过程进行之前，引锭杆281接入邻近智能电源模块的邻近连杆，且连杆283接入另一邻近智能电源模块的邻近引锭杆。
在本披露示例中，引锭杆281与连杆283电绝缘。连杆283以电气方式和机械方式，接入连接焊盘285，最好使用焊锡膏。引锭杆281、连杆283和连接焊盘285发生电浮动，从而与如下部件相隔离：连接构件210、第一芯片基座202A、第二芯片基座202B、第三芯片基座202C和第四芯片基座202D。这样一来，低电压集成电路220和高电压集成电路222就不会损坏，即便散热器不当接触第一引锭杆281的端面291或者连杆283的端面293。
在本披露示例中，第一芯片基座202A、第二芯片基座202B、第三芯片基座202C和第四芯片基座202D作为金属(Cu)垫，在直接敷铜(DBC)式基片240上形成图案。直接敷铜式基片240的一项优点是减小结壳热阻(RthJC)。直接敷铜式基片240包括铜底层243、绝缘中层241和铜顶层245。直接敷铜式基片240的铜顶层245包括连接焊盘285、第一芯片基座202A的第一垫、第二芯片基座202B的第二垫、第三芯片基座202C的第三垫以及第四芯片基座202D的第四垫。
在本披露示例中，所示实施中的直接敷铜式基片240的形状通常为矩形。连接构件210邻近直接敷铜式基片240的第一长边并与其分离。多根引线280在邻近连接构件210且远离直接敷铜式基片240的智能电源模块200第一侧上加以处置；多根引线282在邻近直接敷铜式基片240，智能电源模块200第一侧对面的智能电源模块200第二侧上加以处置。连接构件210和多根引线280和282，以及引锭杆281和连杆283，由普通引线框架材料制成，如单规格铜或双规格铜以及铜合金或者其他金属成分。如图2A中所示，第一芯片基座202A在直接敷铜式基片240的第一端处加以处置，而第四芯片基座202D在第一端对面的芯片基座202的第二端处加以处置。连接焊盘285在靠近连杆283的第一转角处直接敷铜式基片240的第一端上加以处置，从而将第一芯片基座202A与直接敷铜式基片240的第一长边相分离。如所示，第一芯片基座202A经由第一接合线201A，以电气方式连接到多根引线282的第一相引线282A。第二芯片基座202B经由第二接合线201B，以电气方式连接到多根引线282的第二相引线282B。第三芯片基座202C经由第三接合线201C，以电气方式连接到多根引线282的第三相引线282C。第四芯片基座202D以电气和机械方式，连接到多根引线282的输入引线282D，该输入引线282D被直接焊接至第四芯片基座202D的边缘部分，接近第一转角斜对面的直接敷铜式基片240上第二转角。直接敷铜式基片240第一转角处连杆283和连接焊盘285之间，以及直接敷铜式基片240第二转角旁第二长边处输入引线282D和第四芯片基座202D之间的机械连接锚定了直接敷铜式基片240的位置；后者被连接构件210和多根引线280和282围绕，从而提供引线框架。
在本披露示例中，第一晶体管242是第一金属氧化物半导体场效应晶体管(MOSFET)。第二晶体管244是第二金属氧化物半导体场效应晶体管。第三晶体管246是第三金属氧化物半导体场效应晶体管。第四晶体管252是第四金属氧化物半导体场效应晶体管。第五晶体管254是第五金属氧化物半导体场效应晶体管。第六晶体管256是第六金属氧化物半导体场效应晶体管。
在本披露示例中，第一晶体管242是第一绝缘栅双级晶体管(IGBT)。第二晶体管244是第二绝缘栅双级晶体管。第三晶体管246是第三绝缘栅双级晶体管。第四晶体管252是第四绝缘栅双级晶体管。第五晶体管254是第五绝缘栅双级晶体管。第六晶体管256是第六绝缘栅双级晶体管。
在本披露示例中，图3A是俯视图，图3B是垂直于智能电源模块300的CC平面的横断面视图。智能电源模块300具有第一芯片基座302A、第二芯片基座302B、第三芯片基座302C、第四芯片基座302D、第一晶体管342、第二晶体管344、第三晶体管346、第四晶体管352、第五晶体管354、第六晶体管356、连接构件310、低电压集成电路320、高电压集成电路322、多根引线380和382、引锭杆381、连杆383、第一快速恢复二极管341、第二快速恢复二极管343、第三快速恢复二极管345、第四快速恢复二极管351、第五快速恢复二极管353和第六快速恢复二极管355以及成型封装398。
第一芯片基座302A、第二芯片基座302B、第三芯片基座302C和第四芯片基座302D相互分离，并按顺序相互紧靠一个接一个排列，同时每一芯片基座的一条边基本对齐成一直线。连接构件310的大部沿芯片基座的对齐边伸长。第一晶体管342连接到第一芯片基座302A。第二晶体管344连接到第二芯片基座302B。第三晶体管346连接到第三芯片基座302C。第四晶体管352、第五晶体管354和第六晶体管356连接到第四芯片基座302D。第一快速恢复二极管341连接到第一芯片基座302A。第二快速恢复二极管343连接到第二芯片基座302B。第三快速恢复二极管345连接到第三芯片基座302C。第四快速恢复二极管351、第五快速恢复二极管353和第六快速恢复二极管355连接到第四芯片基座302D。
在本披露示例中，引锭杆381与连杆383电绝缘。连杆383以电气方式和机械方式，接入连接焊盘385。引锭杆381、连杆383和连接焊盘385发生电浮动，从而与如下部件相隔离：连接构件310、第一芯片基座302A、第二芯片基座302B、第三芯片基座302C和第四芯片基座302D。这样一来，低电压集成电路320和高电压集成电路322就不会损坏，即便散热器不当接触第一引锭杆381的端面391或者连杆383的端面393。
在本披露示例中，成型封装398封入第一芯片基座302A、第二芯片基座302B、第三芯片基座302C、第四芯片基座302D、第一晶体管342、第二晶体管344、第三晶体管346、第四晶体管352、第五晶体管354、第六晶体管356、第一快速恢复二极管341、第二快速恢复二极管343、第三快速恢复二极管345、第四快速恢复二极管351、第五快速恢复二极管353、第六快速恢复二极管355、连接构件310、低电压集成电路320和高电压集成电路322。在本披露示例中，多根引线380和382部分嵌入成型封装398。在本披露示例中，成型封装398封入引锭杆381大部和连杆383大部。
在本披露示例中，第一芯片基座302A、第二芯片基座302B、第三芯片基座302C和第四芯片基座302D作为金属(Cu)垫，在直接敷铜(DBC)式基片330上形成图案。直接敷铜式基片330包含铜底层333、绝缘中层331和铜顶层335。在蚀刻过程之后，直接敷铜式基片330的铜顶层335包括第一芯片基座302A的第一垫、第二芯片基座302B的第二垫、第三芯片基座302C的第三垫以及第四芯片基座302D的第四垫。
在本披露示例中，所示实施中的直接敷铜式基片330的形状基本为矩形。连接构件310邻近直接敷铜式基片330的第一长边并与其分离。多根引线380在邻近连接构件310且远离直接敷铜式基片330的智能电源模块300第一侧上加以处置；多根引线382在邻近直接敷铜式基片330，智能电源模块300第一侧对面的智能电源模块300第二侧上加以处置。连接构件310和多根引线380和382，以及引锭杆381和连杆383，由普通引线框架材料制成，如单规格铜或双规格铜以及铜合金或者其他金属成分。如图3A中所示，第一芯片基座302A在直接敷铜式基片330的第一端处加以处置，而第四芯片基座302D在第一端对面的芯片基座202的第二端处加以处置。连接焊盘385在靠近连杆383的第一转角处直接敷铜式基片330的第一端上加以处置，从而将第一芯片基座302A与直接敷铜式基片330的第一长边相分离。如所示，第一芯片基座302A以电气和机械方式连接到多根引线382的第一相引线382A，该引线被直接焊接至第一长边对面，直接敷铜式基片330第二长边附近的第一芯片基座302A的边缘部分。第二芯片基座302B以电气和机械方式连接到多根引线382的第二相引线382B，该引线被直接焊接至直接敷铜式基片330第二长边附近的第二芯片基座302B的边缘部分。第三芯片基座302C以电气和机械方式连接到多根引线382的第三相引线382C，该引线被直接焊接至直接敷铜式基片330第二长边附近的第一芯片基座302C的边缘部分。第四芯片基座302D以电气和机械方式，连接到多根引线382的输入引线382D，该输入引线282D被直接焊接至直接敷铜式基片330第二长边附近的第四芯片基座302D的边缘部分，接近第一转角斜对面的直接敷铜式基片330上第二转角。直接敷铜式基片330第一转角处连杆383和连接焊盘385之间，任何引线382A、382B、382C、382D之间的机械连接，以及直接敷铜式基片240第二长边处的相应第一芯片基座302A、第二芯片基座302B、第三芯片基座302C、第四芯片基座302D，锚定了直接敷铜式基片330的位置；后者被连接构件310和多根引线380和382围绕，从而提供引线框架。
在本披露示例中，第一晶体管342是第一金属氧化物半导体场效应晶体管(MOSFET)。第二晶体管344是第二金属氧化物半导体场效应晶体管。第三晶体管346是第三金属氧化物半导体场效应晶体管。第四晶体管352是第四金属氧化物半导体场效应晶体管。第五晶体管354是第五金属氧化物半导体场效应晶体管。第六晶体管356是第六金属氧化物半导体场效应晶体管。
在本披露示例中，第一晶体管342是第一绝缘栅双级晶体管(IGBT)。第二晶体管344是第二绝缘栅双级晶体管。第三晶体管346是第三绝缘栅双级晶体管。第四晶体管352是第四绝缘栅双级晶体管。第五晶体管354是第五绝缘栅双级晶体管。第六晶体管356是第六绝缘栅双级晶体管。
在本披露示例中，低电压集成电路320经由接合线371，以电气方式接入第一晶体管342、第二晶体管344和第三晶体管346。在本披露示例中，高电压集成电路322经由接合线373，以电气方式接入第四晶体管352、第五晶体管354和第六晶体管356。
在本披露示例中，成型封装398在引锭杆381附近具有第一断流器392，在引锭杆383附近具有第二断流器394。第一和第二断流器392、394均为半圆形。
技术领域中的那些普通技能认可：可以进行于此披露的实施方式的修改。例如，第一曲边134的半径可发生变化。技术领域中的那些普通技能可发生其他修改，且所有这类修改都被视为落入由要求界定的本发明权限范围内。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (19)

1.一种电机用模制智能电源模块,其特征在于，包含：
第一、第二、第三和第四芯片基座；
固定在第一芯片基座的第一晶体管；
固定在第二芯片基座的第二晶体管；
固定在第三芯片基座的第三晶体管；
固定在第四芯片基座的第四、第五和第六晶体管；
连接构件；
固定在连接构件的低电压集成电路；该低电压集成电路以电气方式连接第一、第二和第三晶体管；
固定在连接构件的高电压集成电路，该高电压集成电路以电气方式连接第四、第五和第六晶体管；
多个第一引线；
多个第二引线；
第一引锭杆；以及
成型封装，封入第一、第二、第三和第四芯片基座，第一、第二、第三、第四、第五和第六晶体管，连接构件，低电压集成电路和高电压集成电路；
其中多个第一引线和多个第二引线部分嵌入成型封装；
其中多个第一引线从成型封装第一侧表面处伸出；
其中多个第二引线从成型封装第一侧表面对面的第二侧表面处伸出；
其中第一引锭杆大部嵌入成型封装；
其中第一引锭杆发生电浮动；且
其中第一引锭杆的端面暴露于垂直成型封装第一侧表面的成型封装第一端面。
2.如权利要求1所述的电机用模制智能电源模块，其特征在于，还包含第一、第二和第三升压二极管；其中的成型封装封入第一、第二和第三升压二极管。
3.如权利要求2所述的电机用模制智能电源模块，其特征在于，其中的多根引线包括第一接地引线、第二接地引线和单电源引线；
其中的连接构件以电气和机械方式连接第一接地引线和第二接地引线；
其中的低电压集成电路经由第一接合线，以电气方式接入单电源引线；以及
其中的高电压集成电路经由第二接合线，以电气方式接入单电源引线。
4.如权利要求2所述的电机用模制智能电源模块，其特征在于，还包含第二引锭杆，
其中的成型封装封入第二引锭杆大部；
其中的第二引锭杆第二端面暴露于成型封装第一端面对面的成型封装第二端面；
其中的第一引锭杆与第二引锭杆电绝缘；且
其中的第一引锭杆和第二引锭杆与连接构件和第一、第二、第三、第四芯片基座电绝缘。
5.如权利要求4所述的电机用模制智能电源模块，其特征在于，其中的第一芯片基座为第一晶粒黏接焊垫；
其中的第二芯片基座为第二晶粒黏接焊垫；
其中的第三芯片基座为第三晶粒黏接焊垫；且
其中的第四芯片基座为第四晶粒黏接焊垫。
6.如权利要求2所述的电机用模制智能电源模块，其特征在于，还包含连杆，
其中的成型封装封入连杆大部；
其中的连杆端面暴露于成型封装第一端面对面的成型封装第二端面；
其中的引锭杆与连杆电绝缘；且
其中的引锭杆与连接构件和第一、第二、第三、第四芯片基座电绝缘；且其中的连杆以电气和机械方式接入连接焊盘。
7.如权利要求6所述的电机用模制智能电源模块，其特征在于，其中的第一、第二、第三、第四芯片基座作为金属垫，在包含铜底层、绝缘中层和铜顶层的直接接合铜基板式基片上形成图案；且
其中的直接接合铜基板式基片的铜顶层包含连接焊盘、第一芯片基座的第一垫、第二芯片基座的第二垫、第三芯片基座的第三垫和第四芯片基座的第四垫。
8.如权利要求7所述的电机用模制智能电源模块，其特征在于，其中的第一芯片基座经由第一接合线，以电气方式接入第一相引线；
其中的第二芯片基座经由第二接合线，以电气方式接入第二相引线；
其中的第三芯片基座经由第三接合线，以电气方式接入第三相引线。
9.如权利要求7所述的电机用模制智能电源模块，其特征在于，其中的第一芯片基座以电气方式接入第一相引线；
其中的第一相引线直接焊接至第一芯片基座的边缘部分；
其中的第二芯片基座以电气方式接入第二相引线；
其中的第二相引线直接焊接至第二芯片基座的边缘部分；
其中的第三芯片基座以电气方式接入第三相引线；且
其中的第三相引线直接焊接至第三芯片基座的边缘部分。
10.如权利要求2所述的电机用模制智能电源模块，其特征在于，其中第三芯片基座的第一曲边和第四芯片基座的第二曲边具有同一曲率中心，且其中第一曲边的曲率半径大于第二曲边的曲率半径。
11.一种电机用模制智能电源模块，其特征在于，包括：
第一、第二、第三和第四芯片基座；
固定在第一芯片基座的第一晶体管；
固定在第二芯片基座的第二晶体管；
固定在第三芯片基座的第三晶体管；
固定在第四芯片基座的第四、第五和第六晶体管；
多根引线；以及
成型封装，封入第一、第二、第三和第四芯片基座，第一、第二、第三、第四、第五和第六晶体管；
其中的第一、第二、第三和第四芯片基座作为金属垫，在包含铜底层、绝缘中层和铜顶层的直接接合铜基板式基片上形成图案，其中经由单规格金属或双规格金属形成多根引线；
还包含连杆；
其中成型封装封入连杆的大部分；
其中连杆端面暴露于成型封装侧面的第二端面；
其中的连杆以电气和机械方式接入直接接合铜基板式基片上的连接焊盘；
连杆和连接焊盘发生电浮动。
12.如权利要求11所述的电机用模制智能电源模块，其特征在于，还包括：
连接构件；
固定在连接构件的低电压集成电路，该低电压集成电路以电气方式连接第一、第二和第三晶体管；
固定在连接构件的高电压集成电路，该高电压集成电路以电气方式连接第四、第五和第六晶体管；
其中的连接构件、低电压集成电路和高电压集成电路嵌入成型封装。
13.如权利要求12所述的电机用模制智能电源模块，其特征在于，其中的直接接合铜基板式基片包含第一边和垂直于第一边的第二边；
其中的第一边比第二边长；
其中的连接构件设置在直接接合铜基板式基片的第一边的邻近，并与其分离；
其中的连接构件由单规格金属或双规格金属形成。
14.如权利要求11所述的电机用模制智能电源模块，其特征在于，其中的第一芯片基座经由第一接合线，以电气方式接入第一相引线；
其中的第二芯片基座经由第二接合线，以电气方式接入第二相引线；且
其中的第三芯片基座经由第三接合线，以电气方式接入第三相引线。
15.如权利要求14所述的电机用模制智能电源模块，其特征在于，其中的连杆经由焊锡膏，以机械方式连接连接焊盘。
16.如权利要求14所述的电机用模制智能电源模块，其特征在于，其中的第四芯片基座以电气方式连接输入引线；且该输入引线被直接焊接到第四芯片基座的边缘部分上。
17.如权利要求11所述的电机用模制智能电源模块，其特征在于，其中的第一芯片基座以电气方式连接第一相引线；
其中的第一相引线被直接焊接到第一芯片基座的边缘部分；
其中的第二芯片基座以电气方式连接第二相引线；
该第二相引线被直接焊接到第二芯片基座的边缘部分；
其中的第三芯片基座以电气方式连接第三相引线；且
该第三相引线被直接焊接到第三芯片基座的边缘部分。
18.如权利要求11所述的电机用模制智能电源模块，其特征在于，还包括固定在第一芯片基座的第一快速恢复二极管；
固定在第二芯片基座的第二快速恢复二极管；
固定在第三芯片基座的第三快速恢复二极管；且
固定在第四芯片基座的第四、第五和第六快速恢复二极管。
19.如权利要求11所述的电机用模制智能电源模块，其特征在于，还包括第一、第二和第三升压二极管；其中的成型封装封入第一、第二和第三升压二极管。
CN201910831938.0A 2018-09-05 2019-09-04 电机用模制智能电源模块 Active CN110880496B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/122,690 US10600727B2 (en) 2016-10-16 2018-09-05 Molded intelligent power module for motors
US16/122,690 2018-09-05

Publications (2)

Publication Number Publication Date
CN110880496A CN110880496A (zh) 2020-03-13
CN110880496B true CN110880496B (zh) 2023-10-31

Family

ID=69727562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910831938.0A Active CN110880496B (zh) 2018-09-05 2019-09-04 电机用模制智能电源模块

Country Status (2)

Country Link
CN (1) CN110880496B (zh)
TW (1) TWI700785B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114464612A (zh) * 2020-11-09 2022-05-10 万国半导体国际有限合伙公司 含有igbt和超级结mosfet的智能功率模块
US20230335474A1 (en) * 2022-04-18 2023-10-19 Alpha And Omega Semiconductor International Lp Semiconductor power module package having lead frame anchored bars
CN117673061B (zh) * 2023-11-30 2024-05-17 海信家电集团股份有限公司 智能功率模块和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107960132A (zh) * 2015-05-04 2018-04-24 由普莱克斯有限公司 带有印刷成形封装部件和导电路径再分布结构的引线载体
CN107958901A (zh) * 2016-10-16 2018-04-24 万国半导体(开曼)股份有限公司 模压智能电源模块
CN108321134A (zh) * 2018-04-09 2018-07-24 黄山宝霓二维新材科技有限公司 高功率密度塑封式ipm模块的封装结构及加工工艺

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009001638B4 (de) * 2008-07-10 2020-07-16 Mitsubishi Electric Corporation Leistungshalbleitermodul
US9640617B2 (en) * 2011-09-11 2017-05-02 Cree, Inc. High performance power module
CN104659006B (zh) * 2013-11-19 2017-11-03 西安永电电气有限责任公司 一种塑封式ipm引线框架结构
US10177080B2 (en) * 2016-10-16 2019-01-08 Alpha And Omega Semiconductor (Cayman) Ltd. Molded intelligent power module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107960132A (zh) * 2015-05-04 2018-04-24 由普莱克斯有限公司 带有印刷成形封装部件和导电路径再分布结构的引线载体
CN107958901A (zh) * 2016-10-16 2018-04-24 万国半导体(开曼)股份有限公司 模压智能电源模块
CN108321134A (zh) * 2018-04-09 2018-07-24 黄山宝霓二维新材科技有限公司 高功率密度塑封式ipm模块的封装结构及加工工艺

Also Published As

Publication number Publication date
CN110880496A (zh) 2020-03-13
TW202015187A (zh) 2020-04-16
TWI700785B (zh) 2020-08-01

Similar Documents

Publication Publication Date Title
EP2202792B1 (en) Semiconductor device
US7298027B2 (en) SMT three phase inverter package and lead frame
KR101168973B1 (ko) 반도체장치
US9468087B1 (en) Power module with improved cooling and method for making
US10600727B2 (en) Molded intelligent power module for motors
CN107958901B (zh) 模压智能电源模块
US10056309B2 (en) Electronic device
JP7298177B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
CN110880496B (zh) 电机用模制智能电源模块
US20030107120A1 (en) Intelligent motor drive module with injection molded package
US20110210708A1 (en) High Frequency Power Supply Module Having High Efficiency and High Current
US11915999B2 (en) Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element
WO2018131276A1 (ja) 半導体装置
EP4020547A2 (en) Packaged electronic device with high thermal dissipation and manufacturing process thereof
JPH09186288A (ja) 半導体装置
JP2005051109A (ja) パワー半導体モジュール
JP2008053748A (ja) 半導体装置
US20240055331A1 (en) Small outline transistor with thermal flat lead
US20230335474A1 (en) Semiconductor power module package having lead frame anchored bars
JP4800290B2 (ja) 半導体装置
JP2023100406A (ja) 半導体装置
JP2009259961A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant