TW202015187A - 馬達用模製智能電源模組 - Google Patents

馬達用模製智能電源模組 Download PDF

Info

Publication number
TW202015187A
TW202015187A TW108131908A TW108131908A TW202015187A TW 202015187 A TW202015187 A TW 202015187A TW 108131908 A TW108131908 A TW 108131908A TW 108131908 A TW108131908 A TW 108131908A TW 202015187 A TW202015187 A TW 202015187A
Authority
TW
Taiwan
Prior art keywords
transistor
base
wafer
chip base
molded
Prior art date
Application number
TW108131908A
Other languages
English (en)
Other versions
TWI700785B (zh
Inventor
牛志強
徐範錫
魯軍
松 陳
洪完基
沈國兵
曾小光
瑪麗•簡 愛琳
Original Assignee
大陸商萬民半導體（澳門）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/122,690 external-priority patent/US10600727B2/en
Application filed by 大陸商萬民半導體（澳門）有限公司 filed Critical 大陸商萬民半導體（澳門）有限公司
Publication of TW202015187A publication Critical patent/TW202015187A/zh
Application granted granted Critical
Publication of TWI700785B publication Critical patent/TWI700785B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本發明提供一種馬達用模製智能電源模組（IPM），其具有第一、第二、第三和第四晶片基座，第一、第二、第三、第四、第五和第六電晶體、連接構件、低電壓積體電路、高電壓積體電路、多根引線和成型封裝。第一電晶體固定在第一晶片基座。第二電晶體固定在第二晶片基座。第三電晶體固定在第三晶片基座。第四、第五和第六電晶體固定在第四晶片基座。低電壓和高電壓積體電路固定在連接構件。成型封裝封入第一、第二、第三和第四晶片基座、第一、第二、第三、第四、第五和第六電晶體、連接構件以及低電壓和高電壓積體電路。該智能電源模組具有比傳統型智能電源模組更低的結殼熱阻（Rth JC）。

Description

馬達用模製智能電源模組
本發明通常涉及驅動馬達的模製智能電源模組（IPM）。具體地說，本發明涉及較之於傳統型智能電源模組，結殼熱阻（Rth JC）減小的模製智能電源模組。
傳統型智能電源模組應用絕緣金屬基片（IMS）。絕緣金屬基片通常由兩個銅層夾緊。在本揭露中，應用包膠模式智能電源模組中的引線框架和晶片基座可簡化製造製程並降低製作成本。晶片基座可以是晶粒黏接焊墊（DAP）式，也可以是直接接合銅基板（DBC）式。驅動馬達的傳統型智能電源模組具有三塊驅動積體電路（IC）。在本揭露中，智能電源模組具有低電壓積體電路和高電壓積體電路。
藉由最佳化佈局，可以獲得緊湊封裝尺寸。該最佳化包含使用兩塊驅動積體電路而非三塊，以及沿鄰近晶片基座引入保形曲邊。可以藉由將兩塊驅動積體電路安裝在同一連接構件上，實現引線數量的減少。
本發明的目的是提供一種馬達用模製智能電源模組，藉由最佳化佈局，可以獲得緊湊封裝尺寸，實現引線數量的減少，並具有較之於傳統型智能電源模組更低的結殼熱阻（Rth JC）。
為達到上述目的，本發明提供一種馬達用模製智能電源模組，其具有第一、第二、第三和第四晶片基座，第一、第二、第三、第四、第五和第六金屬氧化物半導體場效應電晶體（MOSFET），一連接構件，一塊低電壓積體電路，一塊高電壓積體電路，多根引線和一成型封裝。第一金屬氧化物半導體場效應電晶體固定在第一晶片基座。第二金屬氧化物半導體場效應電晶體固定在第二晶片基座。第三金屬氧化物半導體場效應電晶體固定在第三晶片基座。第四、第五和第六金屬氧化物半導體場效應電晶體固定在第四晶片基座。低電壓和高電壓積體電路固定在連接構件。成型封裝封入第一、第二、第三和第四晶片基座，第一、第二、第三、第四、第五和第六金屬氧化物半導體場效應電晶體，連接構件和低電壓、高電壓積體電路。
本發明提供一種馬達用模製智能電源模組，包含： 第一、第二、第三和第四晶片基座； 固定在第一晶片基座的第一電晶體； 固定在第二晶片基座的第二電晶體； 固定在第三晶片基座的第三電晶體； 固定在第四晶片基座的第四、第五和第六電晶體； 連接構件； 固定在連接構件的低電壓積體電路；該低電壓積體電路以電氣方式連接第一、第二和第三電晶體； 固定在連接構件的高電壓積體電路，該高電壓積體電路以電氣方式連接第四、第五和第六電晶體； 多個第一引線； 多個第二引線； 第一引錠桿；以及 成型封裝，封入第一、第二、第三和第四晶片基座，第一、第二、第三、第四、第五和第六電晶體，連接構件，低電壓積體電路和高電壓積體電路； 其中多個第一引線和多個第二引線部分嵌入成型封裝； 其中多個第一引線從成型封裝第一側表面處伸出； 其中多個第二引線從成型封裝第一側表面對面的第二側表面處伸出； 其中第一引錠桿大部嵌入成型封裝； 其中第一引錠桿發生電浮動；且 其中第一引錠桿的端面暴露於垂直成型封裝第一側表面的成型封裝第一端面。
較佳地，所述馬達用模製智能電源模組，還包含第一、第二和第三升壓二極體；其中成型封裝封入第一、第二和第三升壓二極體。
較佳地，其中多根引線包含第一接地引線、第二接地引線和單電源引線； 其中連接構件以電氣和機械方式連接第一接地引線和第二接地引線； 其中低電壓積體電路經由第一接合線，以電氣方式接入單電源引線；以及 其中高電壓積體電路經由第二接合線，以電氣方式接入單電源引線。
較佳地，所述馬達用模製智能電源模組，還包含第二引錠桿， 其中成型封裝封入第二引錠桿大部； 其中第二引錠桿第二端面暴露於成型封裝第一端面對面的成型封裝第二端面； 其中第一引錠桿與第二引錠桿電絕緣；且 其中第一引錠桿和第二引錠桿與連接構件和第一、第二、第三、第四晶片基座電絕緣。
較佳地，其中第一晶片基座為第一晶粒黏接焊墊； 其中第二晶片基座為第二晶粒黏接焊墊（DAP）； 其中第三晶片基座為第三晶粒黏接焊墊；且 其中第四晶片基座為第四晶粒黏接焊墊。
較佳地，所述馬達用模製智能電源模組，還包含連桿， 其中成型封裝封入連桿大部； 其中連桿端面暴露於成型封裝第一端面對面的成型封裝第二端面； 其中引錠桿與連桿電絕緣；且 其中引錠桿與連接構件和第一、第二、第三、第四晶片基座電絕緣；且 其中連桿以電氣和機械方式接入連接焊盤。
較佳地，其中第一、第二、第三、第四晶片基座作為金屬墊，在包含銅底層、絕緣中層和銅頂層的直接接合銅基板（DBC）式基片上形成圖案；且 其中直接接合銅基板式基片的銅頂層包含連接焊盤、第一晶片基座的第一墊、第二晶片基座的第二墊、第三晶片基座的第三墊和第四晶片基座的第四墊。
較佳地，其中第一晶片基座經由第一接合線，以電氣方式接入第一相引線； 其中第二晶片基座經由第二接合線，以電氣方式接入第二相引線； 其中第三晶片基座經由第三接合線，以電氣方式接入第三相引線。
較佳地，其中第一晶片基座以電氣方式接入第一相引線； 其中第一相引線直接焊接至第一晶片基座的邊緣部分； 其中第二晶片基座以電氣方式接入第二相引線； 其中第二相引線直接焊接至第二晶片基座的邊緣部分； 其中第三晶片基座以電氣方式接入第三相引線；且 其中第三相引線直接焊接至第三晶片基座的邊緣部分。
較佳地，其中第三晶片基座的第一曲邊和第四晶片基座的第二曲邊具有同一曲率中心，且其中第一曲邊的曲率半徑大於第二曲邊的曲率半徑。
本發明提供一種馬達用模製智能電源模組，包含： 第一、第二、第三和第四晶片基座； 固定在第一晶片基座的第一電晶體； 固定在第二晶片基座的第二電晶體； 固定在第三晶片基座的第三電晶體； 固定在第四晶片基座的第四、第五和第六電晶體； 多根引線；以及 成型封裝，封入第一、第二、第三和第四晶片基座，第一、第二、第三、第四、第五和第六電晶體； 其中第一、第二、第三和第四晶片基座作為金屬墊，在包含銅底層、絕緣中層和銅頂層的直接接合銅基板（DBC）式基片上形成圖案，其中經由單規格金屬或雙規格金屬形成多根引線。
較佳地，所述馬達用模製智能電源模組，還包含： 連接構件； 固定在連接構件的低電壓積體電路（IC），該低電壓積體電路以電氣方式連接第一、第二和第三電晶體； 固定在連接構件的高電壓積體電路，該高電壓積體電路以電氣方式連接第四、第五和第六電晶體； 其中連接構件、低電壓積體電路和高電壓積體電路嵌入成型封裝。
較佳地，其中直接接合銅基板式基片包含第一邊和垂直於第一邊的第二邊； 其中第一邊比第二邊長； 其中連接構件設置在直接接合銅基板式基片的第一邊的鄰近，並與其分離； 其中連接構件由單規格金屬或雙規格金屬形成。
較佳地，其中直接接合銅基板式基片還包含以電氣方式連接連桿的連接焊盤。
較佳地，其中第一晶片基座經由第一接合線，以電氣方式接入第一相引線； 其中第二晶片基座經由第二接合線，以電氣方式接入第二相引線；且 其中第三晶片基座經由第三接合線，以電氣方式接入第三相引線。
較佳地，其中連桿經由焊錫膏，以機械方式連接連接焊盤。
較佳地，其中第四晶片基座以電氣方式連接輸入引線；且該輸入引線被直接焊接到第四晶片基座的邊緣部分上。
較佳地，其中第一晶片基座以電氣方式連接第一相引線； 其中第一相引線被直接焊接到第一晶片基座的邊緣部分； 其中第二晶片基座以電氣方式連接第二相引線； 該第二相引線被直接焊接到第二晶片基座的邊緣部分； 其中第三晶片基座以電氣方式連接第三相引線；且 該第三相引線被直接焊接到第三晶片基座的邊緣部分。
較佳地，所述馬達用模製智能電源模組，還包含固定在第一晶片基座的第一快速恢復二極體（FRD）； 固定在第二晶片基座的第二快速恢復二極體； 固定在第三晶片基座的第三快速恢復二極體；且 固定在第四晶片基座的第四、第五和第六快速恢復二極體。
較佳地，所述馬達用模製智能電源模組，還包含第一、第二和第三升壓二極體；其中成型封裝封入第一、第二和第三升壓二極體。
與習知技術相比，本發明的馬達用智能電源模組可簡化製造製程並降低製作成本，同時可以減小結殼熱阻。
下面將結合本發明實施例中的圖式，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，所屬技術領域具有通常知識者在沒有做出進步性勞動前提下所獲得的所有其他實施例，都屬本發明保護的範圍。
在本揭露的示例中，本揭露的結殼熱阻的減小使得智能電源模組能夠用於具有大於十安培電流的重負載馬達。在本揭露的示例中，智能電源模組的長度為 33.4 mm，寬度為 15.0 mm。
在本揭露示例中，第1A圖是俯視圖，第1B圖是垂直於智能電源模組 100 的 AA 平面的截面圖。智能電源模組 100 具有第一晶片基座 102A、第二晶片基座 102B、第三晶片基座 102C、第四晶片基座 102D、第一電晶體 142、第二電晶體 144、第三電晶體 146、第四電晶體 152、第五電晶體 154、第六電晶體 156、連接構件 110、低電壓積體電路 120、高電壓積體電路 122、第一升壓二極體 172、第二升壓二極體 174、第三升壓二極體 176、多根引線 180、第一引錠桿 181、第二引錠桿183和成型封裝 198。
第一晶片基座 102A、第二晶片基座 102B、第三晶片基座 102C 和第四晶片基座 102D 相互分離，並按順序相互緊靠一個接一個排列，同時每一晶片基座的一條邊基本對齊成一直線。大部分的連接構件 110 沿晶片基座的對齊邊伸長。第一電晶體 142 固定在第一晶片基座 102A。第二電晶體 144 固定在第二晶片基座 102B。第三電晶體 146 固定在第三晶片基座 102C。第四電晶體 152、第五電晶體 154 和第六電晶體 156 固定在第四晶片基座 102D。
在本揭露示例中，成型封裝 198 封入第一晶片基座 102A、第二晶片基座 102B、第三晶片基座 102C、第四晶片基座 102D、第一電晶體 142、第二電晶體 144、第三電晶體 146、第四電晶體 152、第五電晶體 154、第六電晶體 156、連接構件 110、低電壓積體電路 120、高電壓積體電路 122、第一升壓二極體 172、第二升壓二極體 174 和第三升壓二極體 176。在本揭露示例中，多根引線 180 從成型封裝 198 的對側表面處伸出，部分嵌入成型封裝 198。在本揭露示例中，成型封裝 198 封入第一引錠桿 181大部以及第二引錠桿 183 大部。第一引錠桿 181 的第一端面 191 暴露於成型封裝 198 的第一端面 197。第二引錠桿 183 的第二端面 193 暴露於成型封裝 198 的第二端面 199。成型封裝 198 的第二端面 199 在成型封裝 198 的第一端面 197 對面。第一端面 197 和第二端面 199 基本垂直於成型封裝 198 的對側表面，引線伸出處。在本揭露示例中，第一引錠桿 181 和第二引錠桿 183 促進製造製程中智能電源模組 100 的處理。在切割分離過程進行之前，第一引錠桿 181 連接鄰近智能電源模組的鄰近引錠桿，且第二引錠桿 183 連接另一鄰近智能電源模組的另一鄰近引錠桿。
在本揭露示例中，第一引錠桿 181 與第二引錠桿 183 電氣絕緣。第一引錠桿 181 與第二引錠桿 183 發生電浮動，兩者均與如下部件相隔離：連接構件 110 和第一晶片基座 102A、第二晶片基座 102B、第三晶片基座 102C 以及第四晶片基座 102D。這樣一來，低電壓積體電路 120 和高電壓積體電路 122 就不會損壞，即便散熱器不當接觸第一引錠桿 181 的第一端面 191 或者第二引錠桿 183 的第二端面 193。
多根引線 180 包含第一接地引線 182、第二接地引線 184 和電源引線 186。在本揭露示例中，智能電源模組 100 不包含電源引線 186 之外的另一電源引線。電源引線 186 因而是單根電源引線。連接構件 110 以電氣和機械方式接入第一接地引線 182 和第二接地引線 184。低電壓積體電路 120 藉由第一接合線185，以電氣方式接入電源引線 186。高電壓積體電路 122 藉由第二接合線187，以電氣方式接入電源引線 186。
在本揭露示例中，第一晶片基座 102A 為第一晶粒黏接焊墊（DAP）。第二晶片基座 102B 為第二晶粒黏接焊墊。第三晶片基座 102C 為第三晶粒黏接焊墊。第四晶片基座 102D 為第四晶粒黏接焊墊。
在本揭露示例中，第一接合線 104A 將第一升壓二極體 172 接入高電壓積體電路 122。第二接合線 104B 將第二升壓二極體 174 接入第一升壓二極體 172。第三接合線 104C 將第三升壓二極體 176 接入第二升壓二極體 174。
在本揭露示例中，第三晶片基座 102C 的第一曲邊 134 和第四晶片基座 102D 的第二曲邊 136 具有相同的曲率中心 132。第一曲邊 134 的曲率半徑大於第二曲邊 136 的曲率半徑。
在本揭露示例中，低電壓積體電路 120 和高電壓積體電路 122 直接連接到連接構件 110。智能電源模組 100 不包含直接連接到連接構件 110 的另一積體電路。
在本揭露示例中，第2A圖是俯視圖，第2B圖是垂直於智能電源模組 200 的 BB 平面的截面圖。智能電源模組 200 具有第一晶片基座 202A、第二晶片基座 202B、第三晶片基座 202C、第四晶片基座 202D、第一電晶體 242、第二電晶體 244、第三電晶體 246、第四電晶體 252、第五電晶體 254、第六電晶體 256、連接構件 210、低電壓積體電路 220、高電壓積體電路 222、多根引線 280 和 282、引錠桿 281、連桿 283 和成型封裝 298。
第一晶片基座 202A、第二晶片基座 202B、第三晶片基座 202C 和第四晶片基座 202D 相互分離，並按順序相互緊靠一個接一個排列，同時每一晶片基座的一條邊基本對齊成一直線。連接構件 210 的大部沿晶片基座的對齊邊伸長。第一電晶體 242 連接到第一晶片基座 202A。第二電晶體 244 連接到第二晶片基座 202B。第三電晶體 246 連接到第三晶片基座 202C。第四電晶體 252、第五電晶體 254 和第六電晶體 256 連接到第四晶片基座 202D。
在本揭露示例中，成型封裝 298 封入第一晶片基座 202A、第二晶片基座 202B、第三晶片基座 202C、第四晶片基座 202D、第一電晶體 242、第二電晶體 244、第三電晶體 246、第四電晶體 252、第五電晶體 254、第六電晶體 256、連接構件 210、低電壓積體電路 220 和高電壓積體電路 222。在本揭露示例中，成型封裝 298 封入引錠桿 281 大部和連桿 283 大部。引錠桿 281 的端面 291 暴露於成型封裝 298 的第一端面 297。連桿 283 的端面 293 暴露於成型封裝 298 的第二端面 299。成型封裝 298 的第二端面 299 在成型封裝 298 第一端面 297 的對面。在本揭露示例中，引錠桿 281 和連桿 283 促進製造製程期間智能電源模組 200 的處理。在切割分離過程進行之前，引錠桿 281 接入鄰近智能電源模組的鄰近連桿，且連桿 283 接入另一鄰近智能電源模組的鄰近引錠桿。
在本揭露示例中，引錠桿 281 與連桿 283 電絕緣。連桿 283 以電氣方式和機械方式，接入連接焊盤 285，最好使用焊錫膏。引錠桿 281、連桿 283 和連接焊盤 285 發生電浮動，從而與如下部件相隔離：連接構件 210、第一晶片基座 202A、第二晶片基座 202B、第三晶片基座 202C 和第四晶片基座 202D。這樣一來，低電壓積體電路 220 和高電壓積體電路 222 就不會損壞，即便散熱器不當接觸第一引錠桿 281 的端面 291 或者連桿 283 的端面 293。
在本揭露示例中，第一晶片基座 202A、第二晶片基座 202B、第三晶片基座 202C 和第四晶片基座 202D 作為金屬（Cu）墊，在直接敷銅（DBC）式基片 240 上形成圖案。直接敷銅式基片 240 的一項優點是減小結殼熱阻（Rth JC）。直接敷銅式基片 240 包含銅底層 243、絕緣中層 241 和銅頂層 245。直接敷銅式基片 240 的銅頂層 245 包含連接焊盤 285、第一晶片基座 202A 的第一墊、第二晶片基座 202B 的第二墊、第三晶片基座 202C 的第三墊以及第四晶片基座 202D 的第四墊。
在本揭露示例中，所示實施中的直接敷銅式基片 240 的形狀通常為矩形。連接構件 210 鄰近直接敷銅式基片 240 的第一長邊並與其分離。多根引線 280 在鄰近連接構件 210 且遠離直接敷銅式基片 240 的智能電源模組 200 第一側上加以處置；多根引線 282 在鄰近直接敷銅式基片 240，智能電源模組 200 第一側對面的智能電源模組 200 第二側上加以處置。連接構件 210 和多根引線 280 和 282，以及引錠桿 281 和連桿 283，由普通引線框架材料製成，如單規格銅或雙規格銅以及銅合金或者其他金屬成分。如第2A圖中所示，第一晶片基座 202A 在直接敷銅式基片 240 的第一端處加以處置，而第四晶片基座 202D 在第一端對面的晶片基座 202 的第二端處加以處置。連接焊盤 285 在靠近連桿 283 的第一轉角處直接敷銅式基片 240 的第一端上加以處置，從而將第一晶片基座 202A 與直接敷銅式基片 240 的第一長邊相分離。如所示，第一晶片基座 202A 經由第一接合線 201A，以電氣方式連接到多根引線 282 的第一相引線 282A。第二晶片基座 202B 經由第二接合線 201B，以電氣方式連接到多根引線 282 的第二相引線 282B。第三晶片基座 202C 經由第三接合線 201C，以電氣方式連接到多根引線 282 的第三相引線 282C。第四晶片基座 202D 以電氣和機械方式，連接到多根引線 282 的輸入引線 282D，該輸入引線 282D 被直接焊接至第四晶片基座 202D 的邊緣部分，接近第一轉角斜對面的直接敷銅式基片 240 上第二轉角。直接敷銅式基片 240 第一轉角處連桿 283 和連接焊盤 285 之間，以及直接敷銅式基片 240 第二轉角旁第二長邊處輸入引線 282D 和第四晶片基座 202D 之間的機械連接錨定了直接敷銅式基片 240 的位置；後者被連接構件 210 和多根引線 280 和 282 圍繞，從而提供引線框架。
在本揭露示例中，第一電晶體 242 是第一金屬氧化物半導體場效應電晶體（MOSFET）。第二電晶體 244 是第二金屬氧化物半導體場效應電晶體。第三電晶體 246 是第三金屬氧化物半導體場效應電晶體。第四電晶體 252 是第四金屬氧化物半導體場效應電晶體。第五電晶體 254 是第五金屬氧化物半導體場效應電晶體。第六電晶體 256 是第六金屬氧化物半導體場效應電晶體。
在本揭露示例中，第一電晶體 242 是第一絕緣閘雙極電晶體（IGBT）。第二電晶體 244 是第二絕緣閘雙極電晶體。第三電晶體 246 是第三絕緣閘雙極電晶體。第四電晶體 252 是第四絕緣閘雙極電晶體。第五電晶體 254 是第五絕緣閘雙極電晶體。第六電晶體 256 是第六絕緣閘雙極電晶體。
在本揭露示例中，第3A圖是俯視圖，第3B圖是垂直於智能電源模組 300 的 CC 平面的截面圖。智能電源模組 300 具有第一晶片基座 302A、第二晶片基座 302B、第三晶片基座 302C、第四晶片基座 302D、第一電晶體 342、第二電晶體 344、第三電晶體 346、第四電晶體 352、第五電晶體 354、第六電晶體 356、連接構件 310、低電壓積體電路 320、高電壓積體電路 322、多根引線 380 和 382、引錠桿 381、連桿 383、第一快速恢復二極體 341、第二快速恢復二極體 343、第三快速恢復二極體 345、第四快速恢復二極體 351、第五快速恢復二極體 353 和第六快速恢復二極體 355 以及成型封裝 398。
第一晶片基座 302A、第二晶片基座 302B、第三晶片基座 302C 和第四晶片基座 302D 相互分離，並按順序相互緊靠一個接一個排列，同時每一晶片基座的一條邊基本對齊成一直線。連接構件 310 的大部沿晶片基座的對齊邊伸長。第一電晶體 342 連接到第一晶片基座 302A。第二電晶體 344 連接到第二晶片基座 302B。第三電晶體 346 連接到第三晶片基座 302C。第四電晶體 352、第五電晶體 354 和第六電晶體 356 連接到第四晶片基座 302D。第一快速恢復二極體 341 連接到第一晶片基座 302A。第二快速恢復二極體 343 連接到第二晶片基座 302B。第三快速恢復二極體 345 連接到第三晶片基座 302C。第四快速恢復二極體 351、第五快速恢復二極體 353 和第六快速恢復二極體 355 連接到第四晶片基座 302D。
在本揭露示例中，引錠桿 381 與連桿 383 電絕緣。連桿 383 以電氣方式和機械方式，接入連接焊盤 385。引錠桿 381、連桿 383 和連接焊盤 385 發生電浮動，從而與如下部件相隔離：連接構件 310、第一晶片基座 302A、第二晶片基座 302B、第三晶片基座 302C 和第四晶片基座 302D。這樣一來，低電壓積體電路 320 和高電壓積體電路 322 就不會損壞，即便散熱器不當接觸第一引錠桿 381 的端面 391 或者連桿 383 的端面 393。
在本揭露示例中，成型封裝 398 封入第一晶片基座 302A、第二晶片基座 302B、第三晶片基座 302C、第四晶片基座 302D、第一電晶體 342、第二電晶體 344、第三電晶體 346、第四電晶體 352、第五電晶體 354、第六電晶體 356、第一快速恢復二極體 341、第二快速恢復二極體 343、第三快速恢復二極體 345、第四快速恢復二極體 351、第五快速恢復二極體 353、第六快速恢復二極體 355、連接構件 310、低電壓積體電路 320 和高電壓積體電路 322。在本揭露示例中，多根引線 380 和 382 部分嵌入成型封裝 398。在本揭露示例中，成型封裝 398 封入引錠桿 381 大部和連桿 383 大部。
在本揭露示例中，第一晶片基座 302A、第二晶片基座 302B、第三晶片基座 302C 和第四晶片基座 302D 作為金屬（Cu）墊，在直接敷銅（DBC）式基片 330 上形成圖案。直接敷銅式基片 330 包含銅底層 333、絕緣中層 331 和銅頂層 335。在蝕刻過程之後，直接敷銅式基片 330 的銅頂層 335 包含第一晶片基座 302A的第一墊、第二晶片基座 302B 的第二墊、第三晶片基座 302C 的第三墊以及第四晶片基座 302D 的第四墊。
在本揭露示例中，所示實施中的直接敷銅式基片 330 的形狀基本為矩形。連接構件 310 鄰近直接敷銅式基片 330 的第一長邊並與其分離。多根引線 380 在鄰近連接構件 310 且遠離直接敷銅式基片 330 的智能電源模組 300 第一側上加以處置；多根引線 382 在鄰近直接敷銅式基片 330，智能電源模組 300 第一側對面的智能電源模組 300 第二側上加以處置。連接構件 310 和多根引線 380 和 382，以及引錠桿 381 和連桿 383，由普通引線框架材料製成，如單規格銅或雙規格銅以及銅合金或者其他金屬成分。如第3A圖中所示，第一晶片基座 302A 在直接敷銅式基片 330 的第一端處加以處置，而第四晶片基座 302D 在第一端對面的晶片基座 202 的第二端處加以處置。連接焊盤 385 在靠近連桿 383 的第一轉角處直接敷銅式基片 330 的第一端上加以處置，從而將第一晶片基座 302A 與直接敷銅式基片 330 的第一長邊相分離。如所示，第一晶片基座 302A 以電氣和機械方式連接到多根引線 382 的第一相引線 382A，該引線被直接焊接至第一長邊對面，直接敷銅式基片 330 第二長邊附近的第一晶片基座 302A的邊緣部分。第二晶片基座 302B 以電氣和機械方式連接到多根引線 382 的第二相引線 382B，該引線被直接焊接至直接敷銅式基片 330 第二長邊附近的第二晶片基座 302B 的邊緣部分。第三晶片基座 302C 以電氣和機械方式連接到多根引線 382 的第三相引線 382C，該引線被直接焊接至直接敷銅式基片 330 第二長邊附近的第一晶片基座 302C 的邊緣部分。第四晶片基座 302D 以電氣和機械方式，連接到多根引線 382 的輸入引線 382D，該輸入引線 282D 被直接焊接至直接敷銅式基片 330第二長邊附近的第四晶片基座 302D 的邊緣部分，接近第一轉角斜對面的直接敷銅式基片 330 上第二轉角。直接敷銅式基片 330 第一轉角處連桿 383 和連接焊盤 385 之間，任何引線 382A、382B、382C、382D 之間的機械連接，以及直接敷銅式基片 240 第二長邊處的相應第一晶片基座 302A、第二晶片基座 302B、第三晶片基座 302C、第四晶片基座 302D，錨定了直接敷銅式基片 330 的位置；後者被連接構件 310 和多根引線 380 和 382 圍繞，從而提供引線框架。
在本揭露示例中，第一電晶體 342 是第一金屬氧化物半導體場效應電晶體（MOSFET）。第二電晶體 344 是第二金屬氧化物半導體場效應電晶體。第三電晶體 346 是第三金屬氧化物半導體場效應電晶體。第四電晶體 352 是第四金屬氧化物半導體場效應電晶體。第五電晶體 354 是第五金屬氧化物半導體場效應電晶體。第六電晶體 356 是第六金屬氧化物半導體場效應電晶體。
在本揭露示例中，第一電晶體 342 是第一絕緣閘雙極電晶體（IGBT）。第二電晶體 344 是第二絕緣閘雙極電晶體。第三電晶體 346 是第三絕緣閘雙極電晶體。第四電晶體 352 是第四絕緣閘雙極電晶體。第五電晶體 354 是第五絕緣閘雙極電晶體。第六電晶體 356 是第六絕緣閘雙極電晶體。
在本揭露示例中，低電壓積體電路 320 經由接合線 371，以電氣方式接入第一電晶體 342、第二電晶體 344 和第三電晶體 346。在本揭露示例中，高電壓積體電路 322 經由接合線 373，以電氣方式接入第四電晶體 352、第五電晶體 354 和第六電晶體 356。
在本揭露示例中，成型封裝 398 在引錠桿 381 附近具有第一斷流器 392，在引錠桿 383 附近具有第二斷流器 394。第一和第二斷流器 392、394 均為半圓形。
技術領域中的那些通常知識認可：可以進行於此揭露的實施方式的修改。例如，第一曲邊134 的半徑可發生變化。技術領域中的那些通常知識可發生其他修改，且所有這類修改都被視為落入由要求界定的本發明權限範圍內。
以上所述，僅為本發明的具體實施方式，但本發明的保護範圍並不局限於此，任何所屬技術領域具有通常知識者在本發明揭露的技術範圍內，可輕易想到各種等效的修改或替換，這些修改或替換都應涵蓋在本發明的保護範圍之內。因此，本發明的保護範圍應以申請專利範圍的保護範圍為准。
100:智能電源模組 102A:第一晶片基座 102B:第二晶片基座 102C:第三晶片基座 102D:第四晶片基座 104A:第一接合線 104B:第二接合線 104C:第三接合線 110:連接構件 120:低電壓積體電路 122:高電壓積體電路 132:曲率中心 134:第一曲邊 136:第二曲邊 142:第一電晶體 144:第二電晶體 146:第三電晶體 152:第四電晶體 154:第五電晶體 156:第六電晶體 172:第一升壓二極體 174:第二升壓二極體 176:第三升壓二極體 180:引線 181:第一引錠桿 182:第一接地引線 183:第二引錠桿 184:第二接地引線 185:第一接合線 186:電源引線 187:第二接合線 191、193、197、199:端面 198:成型封裝 200:智能電源模組 201A:第一接合線 201B:第二接合線 201C:第三接合線 202A:第一晶片基座 202B:第二晶片基座 202C:第三晶片基座 202D:第四晶片基座 210:連接構件 220:低電壓積體電路 222:高電壓積體電路 240:直接敷銅式基片 241:絕緣中層 242:第一電晶體 243:銅底層 244:第二電晶體 245:銅頂層 246:第三電晶體 252:第四電晶體 254:第五電晶體 256:第六電晶體 280、282、282A、282B、282C、282D:引線 281:引錠桿 283:第一轉角處連桿 285:連接焊盤 291、293、297、299:端面 298:成型封裝 300:智能電源模組 302A:第一晶片基座 302B:第二晶片基座 302C:第三晶片基座 302D:第四晶片基座 310:連接構件 320:低電壓積體電路 322:高電壓積體電路 330:直接敷銅式基片 331:絕緣中層 333:銅底層 335:銅頂層 341:第一快速恢復二極體 342:第一電晶體 343:第二快速恢復二極體 344:第二電晶體 345:第三快速恢復二極體 346:第三電晶體 351:第四快速恢復二極體 352:第四電晶體 353:第五快速恢復二極體 354:第五電晶體 355:第六快速恢復二極體 356:第六電晶體 371、373:接合線 380:引線 381:引錠桿 382、382A、382B、382C、382D:引線 383:引錠桿 385:連接焊盤 392、394:斷流器 398:成型封裝
為了更清楚地說明本發明技術方案，下面將對描述中所需要使用的圖式作簡單地介紹，顯而易見地，下面描述中的圖式是本發明的一個實施例，對於所屬技術領域具有通常知識者而言，在不付出進步性勞動的前提下，還可以根據這些圖式獲得其他的圖式：在本揭露示例中，第1A圖是俯視圖，第1B圖是垂直於智能電源模組 AA 平面的截面圖。在本揭露示例中，第2A圖是俯視圖，第2B圖是垂直於另一智能電源模組 BB 平面的截面圖。在本揭露示例中，第3A圖是俯視圖，第3B圖是垂直於還有另一智能電源模組 CC 平面的截面圖。
100:智能電源模組
102A:第一晶片基座
102B:第二晶片基座
102C:第三晶片基座
102D:第四晶片基座
104A:第一接合線
104B:第二接合線
104C:第三接合線
110:連接構件
120:低電壓積體電路
122:高電壓積體電路
132:曲率中心
134:第一曲邊
136:第二曲邊
142:第一電晶體
144:第二電晶體
146:第三電晶體
152:第四電晶體
154:第五電晶體
156:第六電晶體
172:第一升壓二極體
174:第二升壓二極體
176:第三升壓二極體
180:引線
181:第一引錠桿
182:第一接地引線
183:第二引錠桿
184:第二接地引線
185:第一接合線
186:電源引線
187:第二接合線
191、193、197、199:端面
198:成型封裝

Claims (20)

  1. 一種馬達用模製智能電源模組，其包含： 一第一晶片基座、一第二晶片基座、一第三晶片基座及一第四晶片基座； 一第一電晶體，固定在該第一晶片基座； 一第二電晶體，固定在該第二晶片基座； 一第三電晶體，固定在該第三晶片基座； 一第四電晶體、一第五電晶體及一第六電晶體，固定在該第四晶片基座； 一連接構件； 一低電壓積體電路，固定在該連接構件；該低電壓積體電路以電氣方式連接該第一電晶體、該第二電晶體及該第三電晶體； 一高電壓積體電路，固定在該連接構件，該高電壓積體電路以電氣方式連接該第四電晶體、該第五電晶體及該第六電晶體； 複數個第一引線； 複數個第二引線； 一第一引錠桿；以及 一成型封裝，封入該第一晶片基座、該第二晶片基座、該第三晶片基座及該第四晶片基座，該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體及該第六電晶體、該連接構件、該低電壓積體電路及該高電壓積體電路； 其中該複數個第一引線和該複數個第二引線部分嵌入該成型封裝； 其中該複數個第一引線從該成型封裝的一第一側表面處伸出； 其中該複數個第二引線從該成型封裝的該第一側表面之對面的一第二側表面處伸出； 其中該第一引錠桿大部嵌入該成型封裝； 其中該第一引錠桿發生電浮動；且 其中該第一引錠桿的端面暴露於垂直該成型封裝的該第一側表面的該成型封裝的一第一端面。
  2. 如申請專利範圍第1項所述的馬達用模製智能電源模組，其進一步包含一第一升壓二極體、一第二升壓二極體及一第三升壓二極體；其中該成型封裝封入該第一升壓二極體、該第二升壓二極體及該第三升壓二極體。
  3. 如申請專利範圍第2項所述的馬達用模製智能電源模組，其中該複數個引線包含一第一接地引線、一第二接地引線及一單電源引線； 其中該連接構件以電氣和機械方式連接該第一接地引線和該第二接地引線； 其中該低電壓積體電路經由一第一接合線，以電氣方式接入該單電源引線；以及 其中該高電壓積體電路經由一第二接合線，以電氣方式接入該單電源引線。
  4. 如申請專利範圍第2項所述的馬達用模製智能電源模組，其進一步包含一第二引錠桿， 其中該成型封裝封入該第二引錠桿大部； 其中該第二引錠桿的一第二端面暴露於該成型封裝的該第一端面之對面的該成型封裝的一第二端面； 其中該第一引錠桿與該第二引錠桿電絕緣；且 其中該第一引錠桿和該第二引錠桿與該連接構件和該第一晶片基座、該第二晶片基座、該第三晶片基座、該第四晶片基座電絕緣。
  5. 如申請專利範圍第4項所述的馬達用模製智能電源模組，其中該第一晶片基座為一第一晶粒黏接焊墊； 其中該第二晶片基座為一第二晶粒黏接焊墊； 其中該第三晶片基座為一第三晶粒黏接焊墊；且 其中該第四晶片基座為一第四晶粒黏接焊墊。
  6. 如申請專利範圍第2項所述的馬達用模製智能電源模組，其進一步包含一連桿， 其中該成型封裝封入該連桿大部； 其中該連桿的一端面暴露於該成型封裝的該第一端面之對面的該成型封裝的一第二端面； 其中該引錠桿與該連桿電絕緣；且 其中該引錠桿與該連接構件和該第一晶片基座、該第二晶片基座、該第三晶片基座、該第四晶片基座電絕緣；且 其中該連桿以電氣和機械方式接入一連接焊盤。
  7. 如申請專利範圍第6項所述的馬達用模製智能電源模組，其中該第一晶片基座、該第二晶片基座、該第三晶片基座、該第四晶片基座作為一金屬墊，在包含一銅底層、一絕緣中層和一銅頂層的一直接接合銅基板式基片上形成圖案；且 其中該直接接合銅基板式基片的該銅頂層包含該連接焊盤、該第一晶片基座的一第一墊、該第二晶片基座的一第二墊、該第三晶片基座的一第三墊及該第四晶片基座的一第四墊。
  8. 如申請專利範圍第7項所述的馬達用模製智能電源模組，其中該第一晶片基座經由一第一接合線，以電氣方式接入一第一相引線； 其中該第二晶片基座經由一第二接合線，以電氣方式接入一第二相引線； 其中該第三晶片基座經由一第三接合線，以電氣方式接入一第三相引線。
  9. 如申請專利範圍第7項所述的馬達用模製智能電源模組，其中第一晶片基座以電氣方式接入該第一相引線； 其中一第一相引線直接焊接至該第一晶片基座的邊緣部分； 其中該第二晶片基座以電氣方式接入該第二相引線； 其中一第二相引線直接焊接至該第二晶片基座的邊緣部分； 其中該第三晶片基座以電氣方式接入該第三相引線；且 其中一第三相引線直接焊接至該第三晶片基座的邊緣部分。
  10. 如申請專利範圍第2項所述的馬達用模製智能電源模組，其中該第三晶片基座的一第一曲邊和該第四晶片基座的一第二曲邊具有同一曲率中心，且其中該第一曲邊的曲率半徑大於該第二曲邊的曲率半徑。
  11. 一種馬達用模製智能電源模組，其包含： 一第一晶片基座、一第二晶片基座、一第三晶片基座及一第四晶片基座； 一第一電晶體，固定在該第一晶片基座； 一第二電晶體，固定在該第二晶片基座； 一第三電晶體，固定在第三晶片基座； 一第四電晶體、一第五電晶體及一第六電晶體，固定在該第四晶片基座； 複數個引線；以及 一成型封裝，封入該第一晶片基座、該第二晶片基座、該第三晶片基座及該第四晶片基座、該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體及該第六電晶體； 其中該第一晶片基座、該第二晶片基座、該第三晶片基座及該第四晶片基座作為一金屬墊，在包含一銅底層、一絕緣中層和一銅頂層的一直接接合銅基板式基片上形成圖案，其中經由單規格金屬或雙規格金屬形成複數個引線。
  12. 如申請專利範圍第11項所述的馬達用模製智能電源模組，其進一步包含： 一連接構件； 一低電壓積體電路，固定在連接構件，該低電壓積體電路以電氣方式連接該第一電晶體、該第二電晶體和該第三電晶體； 一高電壓積體電路，固定在連接構件，該高電壓積體電路以電氣方式連接該第四電晶體、該第五電晶體和該第六電晶體； 其中該連接構件、該低電壓積體電路和該高電壓積體電路嵌入該成型封裝。
  13. 如申請專利範圍第12項所述的馬達用模製智能電源模組，其中一直接接合銅基板式基片包含一第一邊和垂直於該第一邊的一第二邊； 其中該第一邊比該第二邊長； 其中該連接構件設置在該直接接合銅基板式基片的該第一邊的鄰近，並與其分離； 其中該連接構件由單規格金屬或雙規格金屬形成。
  14. 如申請專利範圍第11項所述的馬達用模製智能電源模組，其中該直接接合銅基板式基片進一步包含以電氣方式連接一連桿的一連接焊盤。
  15. 如申請專利範圍第14項所述的馬達用模製智能電源模組，其中該第一晶片基座經由一第一接合線，以電氣方式接入一第一相引線； 其中該第二晶片基座經由一第二接合線，以電氣方式接入一第二相引線；且 其中該第三晶片基座經由一第三接合線，以電氣方式接入一第三相引線。
  16. 如申請專利範圍第15項所述的馬達用模製智能電源模組，其中該連桿經由一焊錫膏，以機械方式連接該連接焊盤。
  17. 如申請專利範圍第15項所述的馬達用模製智能電源模組，其中該第四晶片基座以電氣方式連接一輸入引線；且該輸入引線被直接焊接到該第四晶片基座的邊緣部分上。
  18. 如申請專利範圍第11項所述的馬達用模製智能電源模組，其中該第一晶片基座以電氣方式連接一第一相引線； 其中該第一相引線被直接焊接到該第一晶片基座的邊緣部分； 其中該第二晶片基座以電氣方式連接一第二相引線； 該第二相引線被直接焊接到該第二晶片基座的邊緣部分； 其中該第三晶片基座以電氣方式連接一第三相引線；且 該第三相引線被直接焊接到該第三晶片基座的邊緣部分。
  19. 如申請專利範圍第11項所述的馬達用模製智能電源模組，其進一步包含固定在該第一晶片基座的一第一快速恢復二極體； 固定在該第二晶片基座的一第二快速恢復二極體； 固定在該第三晶片基座的一第三快速恢復二極體；且 固定在該第四晶片基座的一第四快速恢復二極體、一第五快速恢復二極體及一第六快速恢復二極體。
  20. 如申請專利範圍第11項所述的馬達用模製智能電源模組，其進一步包含一第一升壓二極體、一第二升壓二極體及一第三升壓二極體；其中該成型封裝封入該第一升壓二極體、該第二升壓二極體及該第三升壓二極體。
TW108131908A 2018-09-05 2019-09-04 馬達用模製智能電源模組 TWI700785B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/122,690 US10600727B2 (en) 2016-10-16 2018-09-05 Molded intelligent power module for motors
US16/122,690 2018-09-05

Publications (2)

Publication Number Publication Date
TW202015187A true TW202015187A (zh) 2020-04-16
TWI700785B TWI700785B (zh) 2020-08-01

Family

ID=69727562

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108131908A TWI700785B (zh) 2018-09-05 2019-09-04 馬達用模製智能電源模組

Country Status (2)

Country Link
CN (1) CN110880496B (zh)
TW (1) TWI700785B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI789969B (zh) * 2020-11-09 2023-01-11 加拿大商萬國半導體國際有限合夥公司 含有絕緣柵雙極電晶體(igbt)和超級結mosfet的智能功率模組(ipm)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461623B2 (en) * 2008-07-10 2013-06-11 Mitsubishi Electric Corporation Power semiconductor module
US9640617B2 (en) * 2011-09-11 2017-05-02 Cree, Inc. High performance power module
CN104659006B (zh) * 2013-11-19 2017-11-03 西安永电电气有限责任公司 一种塑封式ipm引线框架结构
US20180047589A1 (en) * 2015-05-04 2018-02-15 Eoplex Limited Lead carrier with print formed package components and conductive path redistribution structures
US10177080B2 (en) * 2016-10-16 2019-01-08 Alpha And Omega Semiconductor (Cayman) Ltd. Molded intelligent power module
US9704789B1 (en) * 2016-10-16 2017-07-11 Alpha And Omega Semiconductor (Cayman) Ltd. Molded intelligent power module
CN108321134A (zh) * 2018-04-09 2018-07-24 黄山宝霓二维新材科技有限公司 高功率密度塑封式ipm模块的封装结构及加工工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI789969B (zh) * 2020-11-09 2023-01-11 加拿大商萬國半導體國際有限合夥公司 含有絕緣柵雙極電晶體(igbt)和超級結mosfet的智能功率模組(ipm)

Also Published As

Publication number Publication date
TWI700785B (zh) 2020-08-01
CN110880496B (zh) 2023-10-31
CN110880496A (zh) 2020-03-13

Similar Documents

Publication Publication Date Title
US10483216B2 (en) Power module and fabrication method for the same
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9842797B2 (en) Stacked die power converter
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
US7443014B2 (en) Electronic module and method of assembling the same
TWI459536B (zh) 多晶片封裝
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
US9468087B1 (en) Power module with improved cooling and method for making
CN116544208A (zh) 具有引线接合件的功率覆层结构和制造其的方法
JP5749468B2 (ja) 回路装置およびその製造方法
JP2006049341A (ja) 半導体装置およびその製造方法
JP7428018B2 (ja) 半導体モジュール
JP7298177B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2017017283A (ja) パワーモジュールおよびインバータ装置
CN217719586U (zh) 电子器件
KR20150132514A (ko) 파워 디바이스를 위한，예를 들어 파워 전계 효과 트랜지스터의 게이트，소스 및 드레인 접촉들을 위한 절연된 최상측 범프 연결
TWI700785B (zh) 馬達用模製智能電源模組
JPH09186288A (ja) 半導体装置
JP7145190B2 (ja) チップパッケージング構造およびその製造方法
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
CN216871961U (zh) 半导体装置
US11646249B2 (en) Dual-side cooling semiconductor packages and related methods
KR102283390B1 (ko) 멀티칩용 반도체 패키지 및 그 제조방법
JP2000252382A (ja) 半導体装置