CN114464612A - 含有igbt和超级结mosfet的智能功率模块 - Google Patents

含有igbt和超级结mosfet的智能功率模块 Download PDF

Info

Publication number
CN114464612A
CN114464612A CN202111250923.9A CN202111250923A CN114464612A CN 114464612 A CN114464612 A CN 114464612A CN 202111250923 A CN202111250923 A CN 202111250923A CN 114464612 A CN114464612 A CN 114464612A
Authority
CN
China
Prior art keywords
igbt
igbts
group
super junction
mosfets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111250923.9A
Other languages
English (en)
Inventor
徐范锡
马督儿·博德
牛志强
李俊鎬
徐小静
庄肇嵘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Cayman Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/093,097 external-priority patent/US11417648B2/en
Application filed by Alpha and Omega Semiconductor Cayman Ltd filed Critical Alpha and Omega Semiconductor Cayman Ltd
Publication of CN114464612A publication Critical patent/CN114464612A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/4942—Ball bonds
    • H01L2224/49421—Ball bonds on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种智能功率模块(IPM)，包括第一、第二、第三和第四芯片支撑元件、第一组绝缘栅双极晶体管(IGBTs)、第二组IGBT、第一组超级结金属‑氧化物‑半导体场效应晶体管(MOSFETs)、第二组超级结MOSFET，第五芯片支撑元件、低压集成电路、高压集成电路和成型封装。低压和高压集成电路连接到第五芯片支撑元件。所述成型封装封装了包括第一、第二、第三和第四芯片支撑元件、第一组IGBTs、第二组IGBTs、第一组超结MOSFETs、第二组超级结MOSFETs、第五芯片支撑元件、低压IC、高压IC。

Description

含有IGBT和超级结MOSFET的智能功率模块
相关申请案的交叉引用
本专利申请是2019年9月27日提交的未决专利申请案16/585,388的部分 延续。本专利申请是2019年9月27日提交的未决专利申请案16/585,437的部 分延续。专利申请16/585,388中的披露和专利申请16/585,437中的公开内容在 此通过引用合并。
技术领域
本发明一般涉及一种用于驱动电机的模制智能功率模块(IPM)。更具体地 说，本发明涉及一种包含绝缘栅双极晶体管(IGBT)和超级结金属氧化物半导 体场效应晶体管(MOSFET)的模制IPM。
背景技术
未决专利申请案16/585,388和未决专利申请案16/585,437公开了一种包括 电耦合IGBP和MOSFET的装置。比较有利的是便于配置在低温下具有高导电 性，并且具有优良的反向电流传导特性的IGBT封装。
传统的IPM包括快速恢复二极管(FRD)。在本发明中，FRD被超结MOSFET 取代。本发明的IPM的优点包括：满足更高能效标签要求的更高效率、在高温 环境中具有广泛的工作功率能力，提高可靠性性能以及高效的封装设计和配置。
发明内容
本发明公开了一种IPM，其具有多个独立的芯片支撑元件、第一组IGBT、 第二组IGBT、第一组超级结MOSFET、第二组超级结MOSFET、低压IC、高 压IC，低压集成电路连接第一组IGBT和第一组超级结MOSFET，高压集成电 路连接第二组IGBT和第二组超级结MOSFET。成型封装封装了多个分开的芯 片支撑元件、第一组IGBT、第二组IGBT、第一组超级结MOSFET、第二组超 级结MOSFET、低压IC以及高压IC。
在一个示例中，导线通过球上缝合(BSOB)的方法接合。在另一个例子中， 导线通过桥接键合的方法进行接合。
附图说明
图1表示在本发明的示例中，一种智能功率模块(IPM)的俯视图。
图2表示在本发明的示例中，另一个IPM的俯视图。
图3表示在本发明的示例中，用于驱动马达的图1所示的IPM的电路图。
图4表示在本发明的示例中，另一种IPM的俯视图。
图5表示在本发明的示例中，另一种IPM的俯视图。
图6表示在本发明的示例中，用于驱动马达的图4所示的IPM的电路图。
图7表示在本发明的示例中，用于引线接合的球上缝合(BSOB)的方法俯 视图。
图8表示在本发明的示例中，用于引线接合的桥接键合方法的侧视图。
具体实施方式
图1表示在本发明的示例中，一种智能功率模块(IPM)100的俯视图。 IPM100具有管芯支撑元件102A、管芯支撑元件102B、管芯支撑元件102D、 管芯支撑元件110、第一组绝缘栅双极晶体管(IGBTs)141、第二组IGBT 151、 第一组超级结金属氧化物半导体场效应晶体管(MOSFETs)161，第二组超级 结MOSFET 171、低压集成电路(IC)120、高压IC 122和模制封装198(如 虚线所示的透明处)。
芯片支撑元件102A、芯片支撑元件102B和芯片支撑元件102D彼此分离 并依次排列，每个芯片支撑元件的一个边缘(上边缘)基本上成一条线对齐。芯 片支撑元件110与芯片支撑元件102A、102B和102D分离。芯片支撑元件110 的大部分沿着芯片支撑元件102A、102B和102D的对齐边缘延伸。
第一组IGBT 141包括第一IGBT 142和第二IGBT 144，第一IGBT 142的 底部集电极导电地连接到芯片支撑元件102A上，第二IGBT 144的底部集电极 导电地连接到芯片支撑元件102B上。第二组IGBT 151包括第一IGBT 152和 第二IGBT 154，第一IGBT 152的底部集电极导电地连接到芯片支撑元件102D 上，第二IGBT 154的底部集电极导电地连接到芯片支撑元件102D上。
第一组超级结MOSFET 161包括第一超级结MOSFET 162和第二超级结 MOSFET164，第一超级结MOSFET 162的底部漏极导电地连接到管芯支撑元 件102A，第二超级结MOSFET 164的底部漏极导电地连接到管芯支撑元件 102B。第二组超级结MOSFET 171包括第一超级结MOSFET 172和第二超级 结MOSFET 174，第一超级结MOSFET 172具有导电连接到管芯支撑元件102D 的底部漏极电极，第二超级结MOSFET 174具有导电连接到管芯支撑元件102D 的底部漏极电极。在本发明的优选实施例中，第一组超级结MOSFET 161的第 一超级结MOSFET 162和第二超级结MOSFET 164分别与第一组IGBT 141的 第一IGBT 142和第二IGBT 144并联连接。在本发明的另一优选实施例中，第 二组超级结MOSFET 171的第一超级结MOSFET 172和第二超级结MOSFET 174分别与第一组IGBT 151的第一IGBT 152和第二IGBT 154并联连接。与 IGBT并联连接的超级结MOSFET是指栅极，超级结MOSFET的源极和漏极分 别连接到IGBT的栅极、发射极和集电极。在图1所示的示例中，每个超级结 MOSFET的栅极通过尺寸在0.7密耳到3密耳(17.8微米到76.2微米)之间的 键合线101连接到布置在相同管芯支撑元件上的相应IGBT的栅极。每个超级结 MOSFET的源极通过连接构件103(例如，键合线、带状物或导电夹)连接到 布置在相同管芯支撑元件上的相应IGBT的发射极。连接构件103的尺寸在5 密耳到20密耳(127微米到508微米)之间。优选地，连接构件103的尺寸至 少比接合线101大5倍。
低压IC 120电连接到第一组IGBT 141的第一IGBT 142的栅极和第一组 IGBT 141的第二IGBT 144的栅极。高压IC 122电连接到第二组IGBT 151的 第一IGBT 152的栅极和第二组IGBT 151的第二IGBT 154的栅极。
模制封装198包围芯片支撑元件102A、102B和102D、第一组IGBT 141、 第二组IGBT151、第一组超级结MOSFET 161、第二组超级结MOSFET 171、 芯片支撑元件110、低压IC 120和高压IC 122。
芯片支撑元件可以是芯片连接垫(DAP)型或直接结合铜(DBC)型。在 本发明的示例中，芯片支撑元件102A是芯片连接垫(DAP)。芯片支撑元件 102B是DAP。芯片支撑元件102D是DAP。
低压IC 120设置在与芯片支撑元件102A和102B相邻的芯片支撑元件110 上，高压IC 122设置在与芯片支撑元件102D相邻的芯片支撑元件110上。在 本发明的示例中，低压IC 120和高压IC 122直接连接到芯片支撑元件110。
图2是本发明所示示例中的IPM 200的俯视图。IPM 200具有管芯支撑元 件202A、管芯支撑元件202B、管芯支撑元件202C、管芯支撑元件202D、管 芯支撑元件210、第一组IGBT 241、第二组IGBT 251、第一组超级结MOSFET 261、第二组超级结MOSFET 271、低压IC220，以及高压IC 222。
第一组IGBT 241包括连接到芯片支撑元件202A的第一IGBT 242和连接 到芯片支撑元件202B的第二IGBT 244。第二组IGBT 251包括连接到芯片支 撑元件202D的第一IGBT252和连接到芯片支撑元件202D的第二IGBT 254。
第一组超级结MOSFET 261包括连接到管芯支撑元件202A的第一超级结 MOSFET262和连接到管芯支撑元件202B的第二超级结MOSFET 264。第二 组超级结MOSFET 271包括连接到管芯支撑元件202D的第一超级结MOSFET 272和连接到管芯支撑元件202D的第二超级结MOSFET 274。
低压IC 220电连接到第一组IGBT 241的第一IGBT 242的栅极和第一组 IGBT 241的第二IGBT 244的栅极。高压IC 222电连接到第二组IGBT 251的 第一IGBT 252的栅极和第二组IGBT 254的栅极IGBT的251。
低压IC 220设置在与芯片支撑元件202A、202B和202C相邻的芯片支撑 元件210上，高压IC 222设置在与芯片支撑元件202D相邻的芯片支撑元件210 上。在本发明的示例中，低压IC 220和高压IC 222直接连接到芯片支撑元件 210。除了图2中所示的IPM200包括可选的管芯支撑元件202C，并且没有IGBT 或超级结MOSFET连接到管芯支撑元件202C之外，其他都与图1中所示的 IPM100类似。还可选择，管芯支撑元件202A或202B中的一个作为可选管芯 支撑元件，其中不连接IGBT或超级结MOSFET。这为共享同一引线框架的不 同引线配置的IPM模块提供了灵活性和成本节约的优势。
图3表示在本发明的示例中，用于驱动马达的图1所示的IPM 100和图2 所示的IPM200的电路图300。它是一个两相、自举电路、全桥逆变器IPM， 包括四个门驱动器通道的八个有源器件。低压IC 320控制第一组IGBT的第一 IGBT 342和第二IGBT 344。高压IC 322控制第二组IGBT的第一IGBT 352 和第二IGBT 354。
第一超级结MOSFET 372的漏极D和第二组超级结MOSFET的第二超级 结MOSFET374的漏极电连接。第一组超级结MOSFET的第一超级结MOSFET 362的漏极电连接到第二组超级结MOSFET的第一超级结MOSFET 372的源 极。第一组超级结MOSFET的第二超级结MOSFET 364的漏极电连接到第二 组超级结MOSFET的第四超级结MOSFET 374的源极。在图1、图2和图3 所示的示例中，第一组超级结MOSFET的第一超级结MOSFET 362的源电极 和第二超级结MOSFET 364的源电极被电隔离。在一个可选示例中，第一组超 级结MOSFET的第一超级结MOSFET 362的源电极和第二超级结MOSFET 364的源电极电连接(图中没有表示出)。
图4是本发明的示例中的IPM 400的俯视图。IPM 400具有管芯支撑元件 402A、管芯支撑元件402B、管芯支撑元件402C、管芯支撑元件402D、管芯 支撑元件410、第一组IGBT441、第二组IGBT 451、第一组超级结MOSFET 461、第二组超级结MOSFET 471，低压集成电路(IC)420、高压IC 422和 模制封装498(如虚线所示透明处)。
芯片支撑元件402A、芯片支撑元件402B、芯片支撑元件402C和芯片支撑 元件402D彼此分离，并依次排列，每个芯片支撑元件的一个边缘(上边缘)基 本上对齐在一条直线上。芯片支撑元件410与芯片支撑元件402A、402B、402C 和402D分离。大多数芯片支撑元件410沿芯片支撑元件402A、402B、402C 和402D的对齐边缘延伸。
第一组IGBT 441包括第一IGBT 442和第二IGBT 444，第一IGBT 442的 底部集电极导电地连接到芯片支撑元件402A，第二IGBT 444的底部集电极导 电地连接到芯片支撑元件402B，以及第三IGBT 446，所述第三IGBT 446具有 导电地连接到所述管芯支撑元件402C的底部集电极。第二组IGBT 451包括第 一IGBT 452和第二IGBT 454，第一IGBT 452的底部集电极导电地连接到芯片 支撑元件402D，第二IGBT 454的底部集电极导电地连接到芯片支撑元件102D， 以及第三IGBT 456，所述第三IGBT 456具有导电地连接到所述芯片支撑元件 102D的底部集电极。
第一组超级结MOSFET 461包括第一超级结MOSFET 462和第二超级结 MOSFET464，第一超级结MOSFET 462的底部漏极导电地连接到管芯支撑元 件402A，第二超级结MOSFET 464的底部漏极导电地连接到管芯支撑元件 402B，以及第三超级结MOSFET 466，其底部漏极导电地连接到管芯支撑元件 402C。第二组超级结MOSFET 471包括第一超级结MOSFET 472和第二超级 结MOSFET 474，第一超级结MOSFET 472具有导电地连接到管芯支撑元件402D的底漏电极，第二超级结MOSFET 474具有导电地连接到管芯支撑元件 402D的底漏电极，以及第三超级结MOSFET 476，其底部漏极导电地连接到管 芯支撑元件402D。在本发明的优选示例中，第一组超级结MOSFET 461的每 个超级结MOSFET与布置在同一管芯支撑元件上的第一组IGBT 441的相应 IGBT并联连接。在本发明的另一可选示例中，第二组超级结MOSFET 471的 每个超级结MOSFET与布置在同一管芯支撑元件上的第二组IGBT 451的相应 IGBT并联连接。
低压IC 420电连接到第一组IGBT 441的第一IGBT 442的栅极、第一组 IGBT 441的第二IGBT 444的栅极，以及第一组IGBT 441的第三IGBT 446的 栅极。高压IC 422电连接到第二组IGBT 451的第一IGBT 452的栅极、第二组 IGBT 451的第二IGBT 454的栅极和第二组IGBT 451的第三IGBT 456的栅极。
模制封装498封装管芯支撑元件402A、402B、402C和402D、第一组IGBT 441、第二组IGBT 451、第一组超级结MOSFET 461、第二组超级结MOSFET 471、管芯支撑元件410、低压IC420和高压IC 422。
芯片支撑元件可以是芯片连接垫(DAP)型或直接结合铜(DBC)型。在 本发明的示例中，第一芯片支撑元件402A是第一芯片连接垫(DAP)。第二芯 片支撑元件402B是第二DAP。第三芯片支撑元件402C是第三DAP。第四芯 片支撑元件402D是第四DAP。
低压IC 420设置在与芯片支撑元件402A、402B和402C相邻的芯片支撑 元件410上，高压IC 422设置在与芯片支撑元件402D相邻的芯片支撑元件410 上。在本发明的示例中，低压IC 420和高压IC 422直接连接到芯片支撑元件 410。
在本发明的示例中，使用单个栅极垫。第一组IGBT 441的第一IGBT 442 包括一个单独的栅极垫481A。第一组IGBT 441的第二IGBT 444包括一个单 独的栅极垫481B。第一组IGBT 441的第三IGBT 446包括一个单独的栅极垫 481C。第二组IGBT 451的第一IGBT 452包括一个单独的栅极垫483A。第二 组IGBT 451的第二IGBT 454包括一个单独的栅极垫483B。第二组IGBT 451 的第三IGBT 456包括一个单独的栅极垫483C。
第一组超级结MOSFET 461的第一超级结MOSFET 462包括一个单独的 栅极垫491A。第一组超级结MOSFET 461的第二超级结MOSFET 464包括一 个单独的栅极垫491B。第一组超级结MOSFET 461的第三超级结MOSFET 466 包括一个单独的栅极垫491C。第二组超级结MOSFET 471的第一超级结 MOSFET 472包括一个单独的栅极垫493A。第二组超级结MOSFET 471的第 二超级结MOSFET 474包括一个单独的栅极垫493B。第二组超级结MOSFET471的第三超级结MOSFET 476包括一个单独的栅极垫493C。
IPM 400包括第一组导线401、第二组导线403、第三组导线411和第四组 导线413。导线401、403、411和413组中的每根导线可以包括尺寸在0.7密 耳到3密耳(17.8微米到76.2微米)之间的接合导线，优选地，由金、铜或氧 化铝制成。
第一组导线401包括第一导线409A、第二导线409B和第三导线409C。 第一导线409A将低压IC 420的第一焊盘连接到第一组IGBT 441的第一IGBT 442的单独的栅极垫481A。第二导线409B将低压IC 420的第二焊盘连接到第 一组IGBT 441的第二IGBT 444的单独的栅极垫481B。第三导线409C连接低 压IC 420的第三焊盘481B低压IC 420连接到第一组IGBT 441的第三IGBT 446的单独的栅极垫481C。
第二组导线403包括第一导线404A、第二导线404B和第三导线404C。 第一导线404A将高压IC 422的第一焊盘连接到第二组IGBT 451的第一IGBT 452的单独的栅极垫483A。第二导线404B将高压IC 422的第二焊盘连接到第 二组IGBT 451的第二IGBT 454的单独的栅极垫483B。第三导线404C连接第 三焊盘将高压IC 422连接到第二组IGBT 451的第三IGBT 456的单独的栅极垫 483C。
第三组导线411包括第一导线412A、第二导线412B和第三导线412C。 第一导线412A将第一组IGBT 441的第一IGBT 442的单独的栅极垫481A连 接到第一组超级结MOSFET461的第一超级结MOSFET 462的单独的栅极垫 491A。第二导线412B将第一组IGBT 441的第二IGBT 444的单独的栅极垫 481B连接到单独的栅极垫491A第一组超级结MOSFET 461的第二超级结 MOSFET 464的栅极垫491B。第三导线412C将第一组IGBT 441的第三IGBT 446的单独的栅极垫481C连接到第一组超级结MOSFET 461的第三超级结 MOSFET 466的单独的栅极垫491C。
第四组导线413包括第一导线414A、第二导线414B和第三导线414C。 第一导线414A将第二组IGBT 451的第一IGBT 452的单独的栅极垫483A连 接到第二组超级结MOSFET471的第一超级结MOSFET 472的单独的栅极垫 493A。第二导线414B将第二组IGBT 451的第二IGBT 454的单独的栅极垫 483B连接到第二栅极第二组超级结MOSFET 471的第二超级结MOSFET 474 的单独的栅极垫493B。第三导线414C将第二组IGBT 451的第三IGBT 456 的单独的栅极垫483C连接到第二组超级结MOSFET 471的第三超级结 MOSFET 476的单独的栅极垫493C。
IPM 400还包括多个连接构件415，每个连接构件415分别将每个IGBT的 顶部发射极电极连接到布置在相同管芯支撑元件上的相应超级结MOSFET的顶 部源极电极。连接构件415的尺寸在5密耳到20密耳(127微米到508微米) 之间。优选地，连接构件415的尺寸至少比导线401、403、411和413的组中 的接合引线大5倍。
图5表示在本发明的示例中，IPM 500的俯视图。IPM 500具有管芯支撑元 件502A、管芯支撑元件502B、管芯支撑元件502C、管芯支撑元件502D、管 芯支撑元件502E、管芯支撑元件510、第一组IGBT 541、第二组IGBT 551、 第一组超级结MOSFET 561、第二组超级结MOSFET 571，低压集成电路(IC) 520、高压IC 522和功率因数校正(PFC)二极管599。芯片支撑元件502A、 502B、502C、502D、502E和510彼此电绝缘。
IGBT 541的第一组包括连接到芯片支撑元件502A的第一IGBT 542、连接 到芯片支撑元件502B的第二IGBT 544和连接到芯片支撑元件502C的第三 IGBT 546。第二组IGBT551包括连接到芯片支撑元件502D的第一IGBT 552、 连接到芯片支撑元件102D的第二IGBT554和连接到芯片支撑元件102D的第 三IGBT 556。功率因数校正(PFC)二极管599连接到芯片支撑元件102E。
第一组超级结MOSFET 561包括连接到管芯支撑元件502A的第一超级结 MOSFET562、连接到管芯支撑元件502B的第二超级结MOSFET 564和连接 到管芯支撑元件502C的第三超级结MOSFET 566。第二组超级结MOSFET 571 包括连接到管芯支撑元件502D的第一超级结MOSFET 572、连接到管芯支撑 元件502D的第二超级结MOSFET 574和连接到管芯支撑元件502D的第三超 级结MOSFET 576。在本发明的优选示例中，第一组超级结MOSFET 561的每 个超级结MOSFET与布置在同一管芯支撑元件上的第一组IGBT 541的相应 IGBT并联连接。在本发明的另一优选示例中，第二组超级结MOSFET 571的 每个超级结MOSFET与布置在同一管芯支撑元件上的第二组IGBT 551的相应 IGBT并联连接。
低压IC 520电连接到第一组IGBT 541的第一IGBT 542的栅极、第一组 IGBT 541的第二IGBT 544的栅极，以及第一组IGBT 541的第三IGBT 546的 栅极。高压IC 522电连接到第二组IGBT 551的第一IGBT 552的栅极、第二组 IGBT 551的第二IGBT 554的栅极和第二组IGBT 551的第三IGBT 556的栅极。
低压IC 520设置在与芯片支撑元件502A、502B和502C相邻的芯片支撑 元件510上，高压IC 522设置在与芯片支撑元件502D相邻的芯片支撑元件510 上。在本发明的示例中，低压IC 520和高压IC 522直接连接到芯片支撑元件 510。IPM 500与IPM 400类似，只是IPM 500包括可选的芯片支撑元件502E， 其上布置有功率因数校正(PFC)二极管599。功率因数校正(PFC)二极管 599的电极可以与第一组和第二组IGBT以及低压IC 520和高压IC522电绝缘。
图6表示在本发明的示例中，用于驱动马达的图4所示的IPM 400的电路 图600。它是一个三相、自举电路、逆变器IPM包括六个门驱动器通道的12个 有源器件。低压IC 620控制第一组IGBT 641的第一IGBT 642、第一组IGBT 641 的第二IGBT 644和第一组IGBT 641的第三IGBT 646。高压IC 622控制第二 组IGBT 651的第一IGBT 652、第二组IGBT 651的第二IGBT 654，以及第二 组IGBT 651中的第三IGBT 656。
第二组超级结MOSFET 671的第一超级结MOSFET 672的漏极D，第二 组超级结MOSFET 671的第二超级结MOSFET 674的漏极，以及第二组超级 结MOSFET 671的第三超级结MOSFET 676的漏极电连接。第一组超级结 MOSFET 661的第一超级结MOSFET 662的漏极电连接到第二组超级结 MOSFET 671的第一超级结MOSFET 672的源极。第一组超级结MOSFET 661 的第二超级结MOSFET 664的漏极电连接到第二组超级结MOSFET 671的第 二超级结MOSFET 674的源极。第一组超级结MOSFET 661的第三超级结 MOSFET 666的漏极电连接到第二组超级结MOSFET 676的源极超级结 MOSFET组671。
第一组IGBT 641的第一IGBT 642的集电极电连接到第一组超级结 MOSFET 661的第一超级结MOSFET 662的漏电极。第一组IGBT 641的第二 IGBT 644的集电极电连接到第二组IGBT的漏电极第一组超级结MOSFET 661 的超级结MOSFET 664。第一组IGBT 641的第三IGBT 646的集电极电连接到 第一组超级结MOSFET 661的第三超级结MOSFET 666的漏电极。
第二组IGBT 651的第一IGBT 652的集电极电连接到第二组超级结 MOSFET 671的第一超级结MOSFET 672的漏电极。第二组IGBT 651的第二 IGBT 654的集电极电连接到第二组的漏电极第二组超级结MOSFET 671的第 二超级结MOSFET 674。第二组IGBT 651的第三IGBT 656的集电极电连接到 第二组超级结MOSFET 671的第三超级结MOSFET 676的漏电极。
第一组IGBT 641的第一IGBT 642的发射极电连接到第一组超级结 MOSFET 661的第一超级结MOSFET 662的源极。第一组IGBT 641的第二 IGBT 644的发射极电连接到第二组IGBT的源极第一组超级结MOSFET 661的 超级结MOSFET 664。第一组IGBT 641的第三IGBT 646的发射极电连接到第 一组超级结MOSFET 661的第三超级结MOSFET 666的源极。
第二组IGBT 651的第一IGBT 652的发射极电连接到第二组超级结 MOSFET 671的第一超级结MOSFET 672的源极。第二组IGBT 651的第二 IGBT 654的发射极电连接到第二组的源极第二组超级结MOSFETs 671的第二 超级结MOSFET 674。第二组IGBTs 651的第三IGBT 656的发射极电连接到 第二组超级结MOSFET 671的第三超级结MOSFET 676的源极。
图7表示本发明实施例中，用于引线接合的球上缝合(BSOB)方法的俯视 图。第一导线750以电气和机械地方式将第一装置730连接到第二装置740。 第二导线770以电气和机械地方式将第二装置740连接到导线760。
在本发明的示例中，通过BSOB方法连接图4的第一组导线401的每根导 线和图4的第三组导线411的相应导线。图4的第二组导线403的每根导线和 图4的第四组导线413的相应导线通过BSOB方法连接。
图8表示本发明实施例中，用于引线接合的桥接接合方法的侧视图。第二焊 球820直接堆叠在第一焊球810的顶部。第一导线870将第一装置840电连接 到导线860。第二导线850将第二装置830电连接到第一装置840。
在本发明的示例中，图4的第一组导线401的每根导线和图4的第三组导 线411的相应导线通过桥接方法连接。图4的第二组导线403的每根导线和图 4的第四组导线413的相应导线通过桥接方法连接。
本领域的普通技术人员可以认识到，本文公开的实施例的修改是可能的。例 如，连接到第四管芯支撑元件的IGBT的总数可以变化。本领域的普通技术人员 可以进行其他修改，并且所有这些修改都被认为属于本发明的范围，如同权利要 求所限定的那样。

Claims (20)

1.一种用于驱动电机的智能功率模块(IPM)，该IPM包括：
彼此分离的第一、第二、第三和第四芯片支撑元件；
第一组绝缘栅双极晶体管(IGBTs)，包括：
第一IGBT，连接到第三芯片支撑元件；以及
第二IGBT，连接到第四芯片支撑元件；
第二组IGBT，包括：
第一IGBT，连接到第二芯片支撑元件；以及
第二IGBT，连接到第二芯片支撑元件；
第一组超级结金属-氧化物-半导体场效应晶体管(MOSFETs)包括：
第一超级结MOSFET，连接到第三芯片支撑元件；以及
第二超级结MOSFET，连接到第四芯片支撑元件；
第二组超级结MOSFET，包括：
第一超级结MOSFET，连接到第二芯片支撑元件；
第二超级结MOSFET，连接到第二芯片支撑元件；
低压集成电路(IC)，连接到第一芯片支撑元件；低压IC电连接到第一组IGBT的第一IGBT以及第一组IGBT的第二IGBT上；
高压IC，连接到第一芯片支撑元件，高压IC电连接到第二组IGBT的第一IGBT以及第二组IGBT的第二IGBT上；以及
一个成型封装，封装了第一、第二、第三和第四芯片支撑元件、第一组IGBT、第二组IGBT、第一组超级结MOSFET、第二组超级结MOSFET、低压IC以及高压IC。
2.权利要求1所述的IPM，其中第一组IGBT中的每个IGBT包括一个底部集电极，导电连接到相应的芯片支撑元件上；
其中第二组IGBT中的每个IGBT都包括一个底部集电极，导电连接到第二芯片支撑元件上；其中第一组超级结MOSFET中的每个超级结MOSFET都包括一个底部漏极电极，导电连接到相应的芯片支撑元件上；以及
其中第二组超级结MOSFET中的每个超级结MOSFET都包括一个底部漏极电极，导电连接到第二芯片支撑元件上。
3.权利要求2所述的IPM，还包括一个与第一、第二、第三和第四芯片支撑元件分开的额外的芯片支撑元件；其中没有IGBT或超级结MOSFET连接到这个额外的芯片支撑元件上。
4.权利要求2所述的IPM，还包括一个与第一、第二、第三和第四芯片支撑元件分开的第五芯片支撑元件；
其中成型封装封装了第五芯片支撑元件；
其中第一组IGBT还包括一个连接第五芯片支撑元件的第三IGBT；
其中第二组IGBT还包括一个连接第二芯片支撑元件的第三IGBT；
其中第一组超级结MOSFET还包括一个连接第五芯片支撑元件的第三超级结MOSFET；以及
其中第二组超级结MOSFET还包括一个连接第二芯片支撑元件的第三超级结MOSFET。
5.权利要求4所述的IPM，其中低压IC电连接到第一组IGBT的第三IGBT上；并且
其中高压IC电连接到第二组IGBT的第三IGBT上。
6.权利要求4所述的IPM，其中第一和第二组IGBT中的每个IGBT都包括一个单独的栅极垫；并且其中第一和第二组超级结MOSFET中的每个超级结MOSFET都包括一个单独的栅极垫。
7.权利要求6所述的IPM，还包括第一组引线、第二组引线、第三组引线以及第四组引线；其中第一组引线中的每根引线都将所述低压IC的对应焊盘连接到所述第一组IGBT的对应IGBT的单独的栅极垫；
其中第二组引线中的每根引线都将所述高压IC的对应焊盘连接到所述第二组IGBT的对应IGBT的单独的栅极垫；
其中第三组引线中的每根引线都将所述第一组IGBT的对应IGBT的单独的栅极垫连接到所述第一组超级结MOSFET的对应超级结MOSFET的单独的栅极垫，所述对应IGBT和所述对应超级结MOSFET设置在同一管芯支撑元件上；以及
其中第四组引线中的每根引线都将第二组IGBT的相应的IGBT的单独的栅极垫连接到第二组超级结MOSFET的相应的超级结MOSFET的单独的栅极垫。
8.权利要求7所述的IPM，其中第一组引线的每根引线以及第三组引线中相应的引线，都通过球上缝合(BSOB)的方法接合；并且
其中第二组引线中的每根引线以及第四组引线中各自的引线，都通过BSOB的方法连接。
9.权利要求7所述的IPM，其中所述第一组引线的每根引线和所述第三组引线的相应引线通过桥接合方法连接，使得第二接合球直接堆叠在第一接合球的顶部；并且
其中第二组引线的每根引线以及第四组引线中相应引线通过桥接合方法连接，使得第四接合球直接堆叠在第三接合球的顶部。
10.权利要求7所述的IPM，其中第一、第二、第三和第四组引线中的每根引线都包括一个尺寸在17.8微米到76.2微米之间的接合引线。
11.权利要求10所述的IPM，其中第一组IGBT中每个IGBT的发射极电极都通过一个相应的连接元件电连接到第一组超级结MOSFET中相应的超级结MOSFET的源极电极上，第一组超级结MOSFET位于相同的芯片支撑元件上；并且
其中第二组IGBT中每个IGBT的发射极电极都通过一个相应的连接元件电连接到第二组超级结MOSFET中相应的超级结MOSFET的源极电极上。
12.权利要求11所述的IPM，其中相应的连接元件的尺寸至少比接合引线大五倍。
13.权利要求12所述的IPM，其中第一组超级结MOSFETs的第一超级结MOSFET的底部漏极电极，电连接到第二组IGBTs的第一IGBT的发射极电极上；
其中第一组超级结MOSFET的第二超级结MOSFET的底部漏极电极，电连接到第二组IGBT的第二IGBT的发射极电极上；
其中第一组超级结MOSFET的第三超级结MOSFET的底部漏极电极，电连接到第二组IGBT的第三IGBT的发射极电极上。
14.一种用于驱动电机的智能功率模块(IPM)，该IPM包括：
多个相互分开的芯片支撑元件；
第一组绝缘栅双极晶体管(IGBTs)包括两个或多个IGBTs，每个都连接到多个芯片支撑元件中不同的芯片支撑元件上；
第二组IGBT包括两个或多个IGBTs，每个都连接到多个芯片支撑元件中同一个芯片支撑元件上；
第一组超级结金属-氧化物-半导体场效应晶体管(MOSFETs)，包括两个或多个超级结MOSFETs，每个都并联到第一组IGBTs各自的IGBT上；
第二组超级结金属-氧化物-半导体场效应晶体管(MOSFETs)，包括两个或多个超级结MOSFETs，每个都并联到第二组IGBTs各自的IGBT上；
一个低压集成电路(IC)，电连接到第一组IGBTs中的每个IGBT上；
一个高压集成电路(IC)，电连接到第二组IGBTs中的每个IGBT上；以及
一个成型封装，封装了多个芯片支撑元件、第一组IGBTs、第二组IGBTs、第一组超级结MOSFETs、第二组超级结MOSFETs、低压IC以及高压IC。
15.权利要求14所述的IPM，其中第一组IGBTs中的每个IGBT都包括一个底部集电极，导电连接到相应的芯片支撑元件上；
其中第二组IGBTs中的每个IGBT都包括一个底部集电极，导电连接到同一个芯片支撑元件上；
其中第一组超级结MOSFETs中的每个超级结MOSFET，都包括一个底部漏极电极，导电连接到相应的芯片支撑元件上；并且
其中第二组超级结MOSFETs中的每个超级结MOSFET，都包括一个底部漏极电极，导电连接到同一个芯片支撑元件上。
16.权利要求14所述的IPM，其中第一组和第二组IGBTs中的每个IGBT都包括一个单独的栅极垫；并且其中第一组和第二组超级结MOSFETs中的每个超级结MOSFET都包括一个单独的栅极垫。
17.权利要求16所述的IPM，其中每个IGBT的单独的栅极垫都通过一个引线，导电连接到与所述的每个IGBT并联的相应的超级结MOSFET的单独的栅极垫上。
18.权利要求17所述的IPM，其中引线包括一个尺寸范围在17.8微米至76.2微米之间的的接合引线。
19.权利要求18所述的IPM，其中第一组和第二组IGBTs中每个IGBT的发射极栅极，都通过相应的连接元件，导电连接到与所述的每个IGBT并联的第一组和第二组超级结MOSFETs中相应的超级结MOSFET中的源极电极上。
20.权利要求19所述的IPM，其中相应的连接元件的尺寸至少比接合引线大五倍。
CN202111250923.9A 2020-11-09 2021-10-26 含有igbt和超级结mosfet的智能功率模块 Pending CN114464612A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/093,097 2020-11-09
US17/093,097 US11417648B2 (en) 2019-09-27 2020-11-09 Intelligent power module containing IGBT and super-junction MOSFET

Publications (1)

Publication Number Publication Date
CN114464612A true CN114464612A (zh) 2022-05-10

Family

ID=81405767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111250923.9A Pending CN114464612A (zh) 2020-11-09 2021-10-26 含有igbt和超级结mosfet的智能功率模块

Country Status (2)

Country Link
CN (1) CN114464612A (zh)
TW (1) TWI789969B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI816540B (zh) * 2022-09-06 2023-09-21 立錡科技股份有限公司 封裝結構

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6402591B2 (ja) * 2014-10-31 2018-10-10 富士電機株式会社 半導体装置
DE112015006817B4 (de) * 2015-08-20 2021-01-28 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung
JP6598739B2 (ja) * 2016-07-14 2019-10-30 三菱電機株式会社 半導体モジュール
TWI700785B (zh) * 2018-09-05 2020-08-01 大陸商萬民半導體（澳門）有限公司 馬達用模製智能電源模組
JP7298177B2 (ja) * 2019-02-15 2023-06-27 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Also Published As

Publication number Publication date
TWI789969B (zh) 2023-01-11
TW202220215A (zh) 2022-05-16

Similar Documents

Publication Publication Date Title
US10483216B2 (en) Power module and fabrication method for the same
US9153563B2 (en) Electronic device
CN106409819B (zh) 半导体装置
US8222651B2 (en) Semiconductor device
JP6753475B2 (ja) 半導体モジュール、電気自動車、及びパワーコントロールユニット
TWI731129B (zh) 電子裝置
US9666512B2 (en) Semiconductor package
US7274092B2 (en) Semiconductor component and method of assembling the same
US20150108664A1 (en) Semiconductor device
US11456238B2 (en) Semiconductor device including a semiconductor chip connected with a plurality of main terminals
US11417648B2 (en) Intelligent power module containing IGBT and super-junction MOSFET
TWI789969B (zh) 含有絕緣柵雙極電晶體(igbt)和超級結mosfet的智能功率模組(ipm)
US20220392865A1 (en) Semiconductor device
CN110880496A (zh) 电机用模制智能电源模块
CN115425007A (zh) 一种芯片连接件及功率模块
US20230230940A1 (en) Semiconductor device
US20230395582A1 (en) Semiconductor device
CN218548435U (zh) 一种半导体电路及智能功率模块
EP4261878A1 (en) Multi-chip device with gate redistribution structure
US10855274B2 (en) Semiconductor device
US20230197557A1 (en) Double-sided heat dissipation power semiconductor module and method of manufacturing the same
CN116344469A (zh) 功率半导体模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination