JP6598739B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP6598739B2
JP6598739B2 JP2016139405A JP2016139405A JP6598739B2 JP 6598739 B2 JP6598739 B2 JP 6598739B2 JP 2016139405 A JP2016139405 A JP 2016139405A JP 2016139405 A JP2016139405 A JP 2016139405A JP 6598739 B2 JP6598739 B2 JP 6598739B2
Authority
JP
Japan
Prior art keywords
igbt
control
semiconductor module
die pad
power terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016139405A
Other languages
English (en)
Other versions
JP2018010982A5 (ja
JP2018010982A (ja
Inventor
真紀 長谷川
卓也 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016139405A priority Critical patent/JP6598739B2/ja
Priority to US15/492,073 priority patent/US10305411B2/en
Priority to CN201710575595.7A priority patent/CN107622998B/zh
Publication of JP2018010982A publication Critical patent/JP2018010982A/ja
Publication of JP2018010982A5 publication Critical patent/JP2018010982A5/ja
Application granted granted Critical
Publication of JP6598739B2 publication Critical patent/JP6598739B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P3/00—Arrangements for stopping or slowing electric motors, generators, or dynamo-electric converters
    • H02P3/06—Arrangements for stopping or slowing electric motors, generators, or dynamo-electric converters for stopping or slowing an individual dynamo-electric motor or dynamo-electric converter
    • H02P3/18—Arrangements for stopping or slowing electric motors, generators, or dynamo-electric converters for stopping or slowing an individual dynamo-electric motor or dynamo-electric converter for stopping or slowing an ac motor
    • H02P3/24—Arrangements for stopping or slowing electric motors, generators, or dynamo-electric converters for stopping or slowing an individual dynamo-electric motor or dynamo-electric converter for stopping or slowing an ac motor by applying dc to the motor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4291—Arrangements for improving power factor of AC input by using a Buck converter to switch the input current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P3/00—Arrangements for stopping or slowing electric motors, generators, or dynamo-electric converters
    • H02P3/06—Arrangements for stopping or slowing electric motors, generators, or dynamo-electric converters for stopping or slowing an individual dynamo-electric motor or dynamo-electric converter
    • H02P3/18—Arrangements for stopping or slowing electric motors, generators, or dynamo-electric converters for stopping or slowing an individual dynamo-electric motor or dynamo-electric converter for stopping or slowing an ac motor
    • H02P3/22—Arrangements for stopping or slowing electric motors, generators, or dynamo-electric converters for stopping or slowing an individual dynamo-electric motor or dynamo-electric converter for stopping or slowing an ac motor by short-circuit or resistive braking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Description

本発明は、半導体モジュールに関する。
従来より、電力半導体素子としてのフリーホイールダイオード（以下、ＦＷＤ）をチップ内に内蔵したＲＣ−ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor）と、制御ＩＣとを含むトランスファーモールド型ＩＰＭ（Intelligent Power Module）が知られている（たとえば、特許文献１を参照）。
ＲＣ−ＩＧＢＴを使用することによって、一般的なＩＧＢＴをインバータ用途で使用する際に必要であったフリーホイールダイオードを別途搭載しなくてもよい。
特開２０１５−１３５９０７号公報
しかしながら、トランスファーモールド型ＩＰＭの外形を統一する必要性から、平面視において、一般的な１チップ化されていないＩＧＢＴとＦＷＤを使用するトランスファーモールド型ＩＰＭと同等のパッドサイズとする必要がある。
さらに、ＲＣ−ＩＧＢＴ搭載トランスファーモールド型ＩＰＭにおいては、平面視において、ＲＣ−ＩＧＢＴの搭載位置は考慮されておらず、上述の一般的なＩＧＢＴとＦＷＤを使用するトランスファーモールド型ＩＰＭにおけるＩＧＢＴ搭載位置と同等の箇所に搭載されていた。
これにより、ＲＣ−ＩＧＢＴから出力端子までのエミッタワイヤが比較的長いループ長で打たれるため、パッケージ内部の配線インダクタンスが大きくなりパワーチップ両端に発生するサージ電圧が過大に発生するおそれがある。
本発明は、上記のような問題を解決するためになされたものであり、パワーチップ両端に発生するサージ電圧が過大に発生しないようにすることができる半導体モジュールを提供することを目的とする。
上記課題を解決するために、本発明の半導体モジュールは、ＲＣ−ＩＧＢＴと、制御ＩＣと、パワー端子と、ＲＣ−ＩＧＢＴ内のＩＧＢＴのゲートと制御ＩＣとを接続するゲートワイヤと、ＲＣ−ＩＧＢＴ内のＩＧＢＴのエミッタとパワー端子とを接続するエミッタワイヤとを備える。半導体モジュールは、パワー端子が配置されている位置と、制御ＩＣが配置されている位置の間にダイパッドエリアを含む。ダイパッドエリア内の制御ＩＣよりもパワー端子に近い位置に、ＲＣ−ＩＧＢＴが配置される。
本発明によれば、ダイパッドエリア内の制御ＩＣよりもパワー端子に近い位置に、ＲＣ−ＩＧＢＴが配置されるので、エミッタワイヤの配線を短くできるので、パワーチップ両端に発生するサージ電圧が過大に発生しないようにすることができる。
実施の形態１のトランスファーモールド型ＩＰＭの外形を表わす図である。 実施の形態１におけるトランスファーモールド型ＩＰＭに含まれる構成を表わす図である。 従来のトランスファーモールド型ＩＰＭのレイアウトの一部を表わす図である。 実施の形態１のトランスファーモールド型ＩＰＭのレイアウトの一部を表わす図である。 実施の形態２のトランスファーモールド型ＩＰＭのレイアウトを表わす図である。 実施の形態３のトランスファーモールド型ＩＰＭのレイアウトを表わす図である。 実施の形態４におけるトランスファーモールド型ＩＰＭに含まれる構成を表わす図である。 実施の形態４のトランスファーモールド型ＩＰＭのレイアウトの一部を表わす図である。 実施の形態５におけるトランスファーモールド型ＩＰＭに含まれる構成を表わす図である。 実施の形態５のトランスファーモールド型ＩＰＭのレイアウトの一部を表わす図である。 実施の形態６におけるトランスファーモールド型ＩＰＭに含まれる構成を表わす図である。 実施の形態６のトランスファーモールド型ＩＰＭのレイアウトの一部を表わす図である。
以下、本発明の実施の形態について図面を用いて説明する。
実施の形態１．
図１は、実施の形態１のトランスファーモールド型ＩＰＭの外形を表わす図である。
トランスファーモールド型ＩＰＭは、少なくとも制御ＩＣおよび複数のパワーチップを備える。トランスファーモールド型ＩＰＭ内の半導体素子は、トランスファーモールド法によって、モールド樹脂で封止されている。
図２は、実施の形態１におけるトランスファーモールド型ＩＰＭに含まれる構成を表わす図である。
トランスファーモールド型ＩＰＭは、３相インバータＩＶと、ＨＶＩＣ（High Voltage Integrated Circuit）（制御ＩＣ）２と、ＬＶＩＣ（Low Voltage Integrated Circuit）（制御ＩＣ）３とを備える。
トランスファーモールド型ＩＰＭは、３相誘導モータＭＴと接続する。
３相誘導モータＭＴは、位相の異なる３相の電圧により駆動するように構成されている。具体的に、３相誘導モータＭＴでは、位相が１２０度ずれたＵ相、Ｖ相、Ｗ相と呼ばれる３相交流を利用して導体であるロータＲＴの回りに回転磁界を発生させる。
３相インバータＩＶは、入力される直流電力を交流電力に変換する。
３相インバータＩＶは、正の電圧線ＰＬと３相誘導モータＭＴの各相（Ｕ相、Ｖ相、Ｗ相）の端子との間にＩＧＢＴ４ＵＵ，４ＵＶ，４ＵＷとＦＷＤ５ＵＵ，５ＵＶ，５ＵＷが逆並列に接続され、かつ、３相誘導モータＭＴの各相の端子と負の電圧線ＮＬとの間にＩＧＢＴ４ＬＵ，４ＬＶ，４ＬＷとＦＷＤ５ＬＵ，５ＬＶ，５ＬＷが逆並列に接続されている。
ＩＧＢＴ４ＵＵ，４ＵＶ，４ＵＷのエミッタおよびＦＷＤ５ＵＵ，５ＵＶ，５ＵＷのアノードは、パワー端子ＮＵＵ，ＮＵＶ，ＮＵＷに接続される。パワー端子ＮＵＵ，ＮＵＶ，ＮＵＷは、３相インバータＩＶのＵ相，Ｖ相，Ｗ相の出力端子である。
ＩＧＢＴ４ＬＵ，４ＬＶ，４ＬＷのエミッタおよびＦＷＤ５ＬＵ，５ＬＶ，５ＬＷのアノードは、パワー端子ＮＬＵ，ＮＬＶ，ＮＬＷに接続される。パワー端子ＮＬＵ，ＮＬＶ，ＮＬＷは、負の電圧線ＮＬに接続される電圧入力端子である。
ＩＧＢＴ４ＵＵ，４ＵＶ，４ＵＷのゲートは、ＨＶＩＣ２と接続する。ＨＶＩＣ２は、ハイサイド制御回路である。ＨＶＩＣ２は、トランスファーモールド型ＩＰＭの外部から入力される駆動制御信号に基づいて、ＩＧＢＴ４ＵＵ，４ＵＶ，４ＵＷを駆動するための駆動信号を生成して、ＩＧＢＴ４ＵＵ，４ＵＶ，４ＵＷのゲートに印加する。ＨＶＩＣ２は、例えば、１０００（Ｖ）以上の電圧を取り扱うことができる高耐圧なＩＣである。
ＩＧＢＴ４ＬＵ，４ＬＶ，４ＬＷのゲートは、ＬＶＩＣ３と接続する。ＬＶＩＣ３は、ロウサイド制御回路である。ＬＶＩＣ３は、トランスファーモールド型ＩＰＭの外部から入力される駆動制御信号に基づいて、ＩＧＢＴ４ＬＵ，４ＬＶ，４ＬＷを駆動するための駆動信号を生成して、ＩＧＢＴ４ＬＵ，４ＬＶ，４ＬＷのゲートに印加する。ＬＶＩＣ３は、ＨＶＩＣ２が扱う電圧より低い電圧を取り扱う。
図３は、従来のトランスファーモールド型ＩＰＭのレイアウトの一部を表わす図である。
図３に示すように、基板上のパワー端子ＮＵＵ，ＮＵＶ，ＮＵＷ，ＮＬＵ，ＮＬＶ，ＮＬＷの位置、ＨＶＩＣ２の位置、ＬＶＩＣ３の位置との間に矩形のダイパッドエリアＡＲが存在する。
ダイパッドエリアＡＲ内のＨＶＩＣ２およびＬＶＩＣ３に最も近い辺を第１の辺Ｌ１とし、第１の辺に対向する辺を第２の辺Ｌ２とし、第１の辺および第２の辺と垂直な辺を第３の辺Ｌ３、第４の辺Ｌ４とする。第１の辺Ｌ１および第２の辺Ｌ２が伸びる方向をＸ方向、第３の辺Ｌ３および第４の辺Ｌ４が伸びる方向をＹ方向とする。
ダイパッドエリアＡＲ内の第１の辺Ｌ１に近い位置にＩＧＢＴ４ＵＵ，４ＵＶ，４ＵＷ，４ＬＵ，４ＬＶ，４ＬＷが配置される。ダイパッドエリア内ＡＲ内の第２の辺Ｌ２に近い位置にＦＷＤ５ＵＵ，５ＵＶ，５ＵＷ，５ＬＵ，５ＬＶ，５ＬＷが配置される。
ＩＧＢＴ４ＵＵのゲートと、ＨＶＩＣ２とがゲートワイヤＧＵＵによって接続される。ＩＧＢＴ４ＵＶのゲートと、ＨＶＩＣ２とがゲートワイヤＧＵＶによって接続される。ＩＧＢＴ４ＵＷのゲートと、ＨＶＩＣ２とがゲートワイヤＧＵＷによって接続される。ＩＧＢＴ４ＬＵのゲートと、ＬＶＩＣ３とがゲートワイヤＧＬＵによって接続される。ＩＧＢＴ４ＬＶのゲートと、ＬＶＩＣ３とがゲートワイヤＧＬＶによって接続される。ＩＧＢＴ４ＬＷのゲートと、ＬＶＩＣ３とがゲートワイヤＧＬＷによって接続される。
ＩＧＢＴ４ＵＵのエミッタと、ＦＷＤ５ＵＵのアノードとがエミッタワイヤＥＵＵ１によって接続される。ＦＷＤ５ＵＵのアノードと、パワー端子ＮＵＵがエミッタワイヤＥＵＵ２によって接続される。ＩＧＢＴ４ＵＶのエミッタと、ＦＷＤ５ＵＶのアノードとがエミッタワイヤＥＵＶ１によって接続される。ＦＷＤ５ＵＶのアノードと、パワー端子ＮＵＶがエミッタワイヤＥＵＶ２によって接続される。ＩＧＢＴ４ＵＷのエミッタと、ＦＷＤ５ＵＷのアノードとがエミッタワイヤＥＵＷ１によって接続される。ＦＷＤ５ＵＷのアノードと、パワー端子ＮＵＷがエミッタワイヤＥＵＷ２によって接続される。ＩＧＢＴ４ＬＵのエミッタと、ＦＷＤ５ＬＵのアノードとがエミッタワイヤＥＬＵ１によって接続される。ＦＷＤ５ＬＵのアノードと、パワー端子ＮＬＵがエミッタワイヤＥＬＵ２によって接続される。ＩＧＢＴ４ＬＶのエミッタと、ＦＷＤ５ＬＶのアノードとがエミッタワイヤＥＬＶ１によって接続される。ＦＷＤ５ＬＶのアノードと、パワー端子ＮＬＶがエミッタワイヤＥＬＶ２によって接続される。ＩＧＢＴ４ＬＷのエミッタと、ＦＷＤ５ＬＷのアノードとがエミッタワイヤＥＬＷ１によって接続される。ＦＷＤ５ＬＷのアノードと、パワー端子ＮＬＷがエミッタワイヤＥＬＷ２によって接続される。
図４は、実施の形態１のトランスファーモールド型ＩＰＭのレイアウトの一部を表わす図である。
ＲＣ−ＩＧＢＴ１０ＵＵは、ＩＧＢＴ４ＵＵとＦＷＤ５ＵＵとが一体化（１チップ化）されたチップである。ＲＣ−ＩＧＢＴ１０ＵＶは、ＩＧＢＴ４ＵＶとＦＷＤ５ＵＶとが一体化（１チップ化）されたチップである。ＲＣ−ＩＧＢＴ１０ＵＷは、ＩＧＢＴ４ＵＷとＦＷＤ５ＵＷとが一体化（１チップ化）されたチップである。ＲＣ−ＩＧＢＴ１０ＬＵは、ＩＧＢＴ４ＬＵとＦＷＤ５ＬＵとが一体化（１チップ化）されたチップである。ＲＣ−ＩＧＢＴ１０ＬＶは、ＩＧＢＴ４ＬＶとＦＷＤ５ＬＶとが一体化（１チップ化）されたチップである。ＲＣ−ＩＧＢＴ１０ＬＷは、ＩＧＢＴ４ＬＷとＦＷＤ５ＬＷとが一体化（１チップ化）されたチップである。
従来のレイアウトと同様に、基板上のダイパッドエリアＡＲにＲＣ−ＩＧＢＴ１０ＵＵ，１０ＵＶ，１０ＵＷ，１０ＬＵ，１０ＬＶ，１０ＬＷが配置される。
実施の形態１では、ＲＣ−ＩＧＢＴ１０ＵＵ，１０ＵＶ，１０ＵＷ，１０ＬＵ，１０ＬＶ，１０ＬＷは、ＨＶＩＣ２、ＬＶＩＣ３よりもパワー端子ＮＵＵ，ＮＵＶ，ＮＵＷ，ＮＬＵ，ＮＬＶ，ＮＬＷに近い位置、具体的には、Ｙ方向において第１の辺Ｌ１よりも第２の辺Ｌ２に近い位置に配置される。
好ましくは、ＲＣ−ＩＧＢＴ１０ＵＵ，１０ＵＶ，１０ＵＷ，１０ＬＵ，１０ＬＶ，１０ＬＷは、Ｙ方向において第１の辺Ｌ１よりも第２の辺Ｌ２に近い位置に配置される。より好ましくは、図４に示すように、ＲＣ−ＩＧＢＴ１０ＵＵ，１０ＵＶ，１０ＵＷ，１０ＬＵ，１０ＬＶ，１０ＬＷは、第２の辺Ｌ２に沿って一列に配置される。
ＨＶＩＣ２は、ゲートワイヤＧＵＵによってＲＣ−ＩＧＢＴ１０ＵＵ内のＩＧＢＴのゲートと接続される。ＨＶＩＣ２は、ゲートワイヤＧＵＶによってＲＣ−ＩＧＢＴ１０ＵＶ内のＩＧＢＴのゲートと接続される。ＨＶＩＣ２は、ゲートワイヤＧＵＷによってＲＣ−ＩＧＢＴ１０ＵＷ内のＩＧＢＴのゲートと接続される。ＬＶＩＣ３は、ゲートワイヤＧＬＵによってＲＣ−ＩＧＢＴ１０ＬＵ内のＩＧＢＴのゲートと接続される。ＬＶＩＣ３は、ゲートワイヤＧＬＶによってＲＣ−ＩＧＢＴ１０ＬＶ内のＩＧＢＴのゲートと接続される。ＬＶＩＣ３は、ゲートワイヤＧＬＷによってＲＣ−ＩＧＢＴ１０ＬＷ内のＩＧＢＴのゲートと接続される。
ＲＣ−ＩＧＢＴ１０ＵＵ内のＩＧＢＴのエミッタは、エミッタワイヤＥＵＵによって、パワー端子ＮＵＵと接続される。ＲＣ−ＩＧＢＴ１０ＵＶ内のＩＧＢＴのエミッタは、エミッタワイヤＥＵＶによって、パワー端子ＮＵＶと接続される。ＲＣ−ＩＧＢＴ１０ＵＷ内のＩＧＢＴのエミッタは、エミッタワイヤＥＵＷによって、パワー端子ＮＵＷと接続される。ＲＣ−ＩＧＢＴ１０ＬＵ内のＩＧＢＴのエミッタは、エミッタワイヤＥＬＵによって、パワー端子ＮＬＵと接続される。ＲＣ−ＩＧＢＴ１０ＬＶ内のＩＧＢＴのエミッタは、エミッタワイヤＥＬＶによって、パワー端子ＮＬＶと接続される。ＲＣ−ＩＧＢＴ１０ＬＷ内のＩＧＢＴのエミッタは、エミッタワイヤＥＬＷによって、パワー端子ＮＬＷと接続される。
以上のような構成によって、実施の形態１では、従来よりもエミッタワイヤの配線を短縮することができる。エミッタワイヤの配線を短縮することによって、内部インダクタンスを低減することができ、パワーチップ両端（ＩＧＢＴのコレクタ端子およびエミッタ端子）に発生するサージ電圧を抑制することができる。
なお、実施の形態１では、従来よりも、エミッタワイヤの配線が短縮するが、ゲートワイヤの配線が長くなる。これによって、ゲートワイヤのインダクタンスが増加するが、ゲートワイヤは、主電流経路ではないので、インダクタンス増加による影響はない。
なお、ＩＧＢＴとＦＷＤとが１チップ化されてない従来のトランスファーモールド型ＩＰＭにおいて、ＩＧＢＴの位置とＦＷＤの位置を逆にした場合に、エミッタワイヤの配線を短縮することができる。しかしながら、ＩＧＢＴのゲートと、ＬＶＩＣおよびＨＶＩＣとを接続するゲートワイヤがエミッタワイヤと干渉しやすくなるという問題がある。これに対して、図４に示す本実施の形態のトランスファーモールド型ＩＰＭのレイアウトでは、このような問題が生じない。
なお、本実施の形態では、制御ＩＣは、ＨＶＩＣと、ＬＶＩＣの２つに分かれるものとした。その理由は、レイアウト設計および配線設計が容易になるためである。しかし、これに限定するものではない。ＨＶＩＣの機能とＬＶＩＣの機能を１つの制御ＩＣが有するものとしてもよい。１つにすることによって、上アームまたは下アームで誤動作が生じた場合に、一方のＩＣから他方のＩＣに通知するための手段を不要とすることができる。以下の実施の形態２〜５についても同様である。
実施の形態２．
図５は、実施の形態２のトランスファーモールド型ＩＰＭのレイアウトを表わす図である。
実施の形態２においても、実施の形態１と同様に、ダイパッドエリアＡＲに、ＲＣ−ＩＧＢＴ１０ＵＵ，１０ＵＶ，１０ＵＷ，１０ＬＵ，１０ＬＶ，１０ＬＷが配置される。
実施の形態２における、ＲＣ−ＩＧＢＴ１０ＵＵ，１０ＵＶ，１０ＵＷ，１０ＬＵ，１０ＬＶ，１０ＬＷと、ＨＶＩＣ２、ＬＶＩＣ３、およびパワー端子ＮＵＵ，ＮＵＶ，ＮＵＷ，ＮＬＵ，ＮＬＶ，ＮＬＷとの接続関係は、実施の形態１と同様である。
実施の形態２では、各相の上アームと下アームの２つのＲＣ−ＩＧＢＴのうち、一方がＹ方向において第１の辺Ｌ１よりも第２の辺Ｌ２に近い位置に配置され、他方がＹ方向において第２の辺Ｌ２よりも第１の辺Ｌ１に近い位置に配置される。
また、６つのＲＣ−ＩＧＢＴは、Ｘ方向に沿って千鳥状に配置される。すなわち、Ｘ方向において隣接する２つのＲＣ−ＩＧＢＴのうち、一方がＹ方向において第１の辺Ｌ１よりも第２の辺Ｌ２に近い位置に配置され、他方がＹ方向において第２の辺Ｌ２よりも第１の辺Ｌ１に近い位置に配置される。
図５の例について具体的に説明する。
Ｘ方向において、左側からＲＣ−ＩＧＢＴ１０ＵＵ，１０ＵＶ，１０ＵＷ，１０ＬＵ，１０ＬＶ，１０ＬＷの順に配置される。これらの６つのＲＣ−ＩＧＢＴは、Ｘ方向において千鳥状に配置される。すなわち、Ｙ方向において、左端のＲＣ−ＩＧＢＴ１０ＵＵが第１の辺Ｌ１に近い位置に配置される。ＲＣ−ＩＧＢＴ１０ＵＵに隣接するＲＣ−ＩＧＢＴ１０ＵＶが第２の辺Ｌ２に近い位置に配置される。ＲＣ−ＩＧＢＴ１０ＵＶに隣接するＲＣ−ＩＧＢＴ１０ＵＷが第１の辺Ｌ１に近い位置に配置される。ＲＣ−ＩＧＢＴ１０ＵＷに隣接するＲＣ−ＩＧＢＴ１０ＬＵが第２の辺Ｌ２に近い位置に配置される。ＲＣ−ＩＧＢＴ１０ＬＵに隣接するＲＣ−ＩＧＢＴ１０ＬＶが第１の辺Ｌ１に近い位置に配置される。ＲＣ−ＩＧＢＴ１０ＬＶに隣接するＲＣ−ＩＧＢＴ１０ＬＷが第２の辺Ｌ２に近い位置に配置される。
また、Ｕ相の上アームのＲＣ−ＩＧＢＴ１０ＵＵが第１の辺Ｌ１に近い位置に配置され、Ｕ相の下アームのＲＣ−ＩＧＢＴ１０ＬＵが第２の辺Ｌ２に近い位置に配置される。Ｖ相の上アームのＲＣ−ＩＧＢＴ１０ＵＶが第２の辺Ｌ２に近い位置に配置され、Ｖ相の下アームのＲＣ−ＩＧＢＴ１０ＬＶが第１の辺Ｌ１に近い位置に配置される。Ｗ相の上アームのＲＣ−ＩＧＢＴ１０ＵＷが第１の辺Ｌ１に近い位置に配置され、Ｗ相の下アームのＲＣ−ＩＧＢＴ１０ＬＷが第２の辺Ｌ２に近い位置に配置される。
以上のような構成によって、実施の形態２では、上アームまたは下アームのいずれか一方の素子のエミッタワイヤの配線が長い相は、上アームまたは下アームの他方の素子のエミッタワイヤの配線が短くなっており、３相インバータＩＶ全体として、従来のトランスファーモールド型ＩＰＭよりも、内部インダクタンスを低減することができ、パワーチップ両端に発生するサージ電圧を抑制することができる。
また、各相の上アームのエミッタワイヤと下アームのエミッタワイヤの合計を同じにすることができるので、各相のインダクタンスの差によって、３相インバータの性能が低下するのを防止することができる。
実施の形態３．
図６は、実施の形態３のトランスファーモールド型ＩＰＭのレイアウトを表わす図である。
実施の形態３においても、実施の形態１と同様に、ダイパッドエリアＡＲに、ＲＣ−ＩＧＢＴ１０ＵＵ，１０ＵＶ，１０ＵＷ，１０ＬＵ，１０ＬＶ，１０ＬＷが配置される。
実施の形態３における、ＲＣ−ＩＧＢＴ１０ＵＵ，１０ＵＶ，１０ＵＷ，１０ＬＵ，１０ＬＶ，１０ＬＷと、ＨＶＩＣ２、ＬＶＩＣ３、およびパワー端子ＮＵＵ，ＮＵＶ，ＮＵＷ，ＮＬＵ，ＮＬＶ，ＮＬＷとの接続関係は、実施の形態１と同様である。
実施の形態３では、３つ相のうち２つの相については、上アームと下アームの２つＲＣ−ＩＧＢＴのうち、一方がＹ方向において第１の辺Ｌ１よりも第２の辺Ｌ２に近い位置に配置され、他方がＹ方向において第２の辺Ｌ２よりも第１の辺Ｌ１に近い位置に配置される。３つの相のうち１つの相については、上アームと下アームの２つＲＣ−ＩＧＢＴの両方が、Ｙ方向において第１の辺Ｌ１と第２の辺Ｌ２の間の略中央の位置に配置される。
ダイパッドエリアＡＲは、Ｘ方向において２つの領域ＲＵとＲＬに分割される。領域ＲＵ、ＲＬにそれぞれ３つのＲＣ−ＩＧＢＴが配置される。
領域ＲＵにおいて、３つのＲＣ−ＩＧＢＴが階段状に配置される。すなわち、領域ＲＵに配置される３つのＲＣ−ＩＧＢＴのうち、領域ＲＵのＸ方向の一端に近い位置のＲＣ−ＩＧＢＴ（Ｒ（１）とする）は、Ｙ方向において第２の辺Ｌ２よりも第１の辺Ｌ１に近い位置に配置される。領域ＲＵのＸ方向の他端に近い位置のＲＣ−ＩＧＢＴ（Ｒ（２）とする）は、Ｙ方向において第１の辺Ｌ１よりも第２の辺Ｌ２に近い位置に配置される。Ｘ方向においてＲ（１）の位置とＲ（２）の位置の間に位置するＲＣ−ＩＧＢＴ（Ｒ（３）とする）は、Ｙ方向においてＲ（１）の位置とＲ（２）の位置の間の位置に配置される。
同様に、領域ＲＬにおいて、３つのＲＣ−ＩＧＢＴが階段状に配置される。すなわち、領域ＲＬに配置される３つのＲＣ−ＩＧＢＴのうち、領域ＲＬのＸ方向の一端に近い位置のＲＣ−ＩＧＢＴ（Ｒ（４）とする）は、Ｙ方向において第２の辺Ｌ２よりも第１の辺Ｌ１に近い位置に配置される。領域ＲＬのＸ方向の他端に近い位置のＲＣ−ＩＧＢＴ（Ｒ（５）とする）は、Ｙ方向において第１の辺Ｌ１よりも第２の辺Ｌ２に近い位置に配置される。Ｘ方向においてＲ（４）の位置とＲ（５）の位置の間に位置するＲＣ−ＩＧＢＴ（Ｒ（６）とする）は、Ｙ方向においてＲ（４）の位置とＲ（５）の位置の間の位置に配置される。
図６の例について具体的に説明する。
領域ＲＵ内に、Ｘ方向において、左側からＲＣ−ＩＧＢＴ１０ＵＵ，１０ＵＶ，１０ＵＷの順に階段状に配置される。すなわち、３つのＲＣ−ＩＧＢＴのうち、領域ＲＵのＸ方向の一端に近い位置のＲＣ−ＩＧＢＴ１０ＵＵは、Ｙ方向において第２の辺Ｌ２よりも第１の辺Ｌ１に近い位置に配置される。領域ＲＵのＸ方向の他端に近い位置のＲＣ−ＩＧＢＴ１０ＵＷは、Ｙ方向において第１の辺Ｌ１よりも第２の辺Ｌ２に近い位置に配置される。Ｘ方向においてＲＣ−ＩＧＢＴ１０ＵＵの位置とＲＣ−ＩＧＢＴ１０ＵＷの位置の間に位置するＲＣ−ＩＧＢＴ１０ＵＶは、Ｙ方向においてＲＣ−ＩＧＢＴ１０ＵＵの位置とＲＣ−ＩＧＢＴ１０ＵＷの位置の間の位置に配置される。
領域ＲＬ内に、Ｘ方向において、左側からＲＣ−ＩＧＢＴ１０ＬＷ，１０ＬＶ，１０ＬＵの順に階段状に配置される。すなわち、３つのＲＣ−ＩＧＢＴのうち、領域ＲＬのＸ方向の一端に近い位置のＲＣ−ＩＧＢ１０ＬＷは、Ｙ方向において第２の辺Ｌ２よりも第１の辺Ｌ１に近い位置に配置される。領域ＲＬのＸ方向の他端に近い位置のＲＣ−ＩＧＢＴ１０ＬＵは、Ｙ方向において第１の辺Ｌ１よりも第２の辺Ｌ２に近い位置に配置される。Ｘ方向においてＲＣ−ＩＧＢＴ１０ＬＷの位置とＲＣ−ＩＧＢＴ１０ＬＵの位置の間に位置するＲＣ−ＩＧＢＴ１０ＬＶは、Ｙ方向においてＲＣ−ＩＧＢＴ１０ＬＷの位置とＲＣ−ＩＧＢＴ１０ＬＵの位置の間の位置に配置される。
また、Ｕ相の上アームのＲＣ−ＩＧＢＴ１０ＵＵが第１の辺Ｌ１に近い位置に配置され、Ｕ相の下アームのＲＣ−ＩＧＢＴ１０ＬＵが第２の辺Ｌ２に近い位置に配置される。Ｖ相の上アームのＲＣ−ＩＧＢＴ１０ＵＶが第１の辺Ｌ１と第２の辺Ｌ２の間の略中央の位置に配置され、Ｖ相の下アームのＲＣ−ＩＧＢＴ１０ＬＶが第１の辺Ｌ１と第２の辺Ｌ２の間の略中央の位置に配置される。Ｗ相の上アームのＲＣ−ＩＧＢＴ１０ＵＷが第２の辺Ｌ２に近い位置に配置され、Ｗ相の下アームのＲＣ−ＩＧＢＴ１０ＬＷが第１の辺Ｌ１に近い位置に配置される。
以上のような構成によって、実施の形態３では、上アームまたは下アームのいずれか一方の素子のエミッタワイヤの配線が長い相は、上アームまたは下アームの他方の素子のエミッタワイヤの配線が短くなっているか、あるいは、上アームおよび下アーム両方の素子のエミッタワイヤの配線が長くならないようにしているので、３相インバータＩＶ全体として、従来のトランスファーモールド型ＩＰＭよりも、内部インダクタンスを低減することができ、パワーチップ両端に発生するサージ電圧を抑制することができる。また、実施の形態２と同様に、各相の上アームのエミッタワイヤと下アームのエミッタワイヤの合計を同じにすることができるので、各相のインダクタンスの差によって、３相インバータの性能が低下するのを防止することができる。
実施の形態４．
図７は、実施の形態４におけるトランスファーモールド型ＩＰＭに含まれる構成を表わす図である。
実施の形態４では、トランスファーモールド型ＩＰＭは、実施の形態１の構成に加えて、コンバータＣＶと、ブレーキ回路ＢＲの一部の構成（ＢＲＩとする）を備える。
コンバータＣＶは、ダイオードＤＲ１、ＤＲ２、ＤＳ１、ＤＳ２、ＤＴ１、ＤＴ２を備える。
ダイオードＤＲ１，ＤＳ１，ＤＴ１のそれぞれのカソードが正の電圧線ＰＬに共通に接続される。ダイオードＤＲ１，ＤＳ１，ＤＴ１のアノードと、ダイオードＤＲ２，ＤＳ２，ＤＴ２のカソードとが電気的に接続され、それらの接続点が、ＡＣ電源３０の入力端子ＩＲ，ＩＳ，ＩＴに接続される。ＡＣ電源３０の入力端子ＩＲ，ＩＳ，ＩＴには、Ｒ相、Ｓ相、Ｔ相の交流電圧が入力される。ダイオードＤＲ２，ＤＳ２，ＤＴ２のそれぞれのアノードが負の電圧線ＮＬに共通に接続される。
ブレーキ回路ＢＲは、ＩＧＢＴ２３と、ダイオード２４と、抵抗２５と、コンデンサ２２と、コイル２１とを備える。これらのうち、トランスファーモールド型ＩＰＭに内蔵される構成要素ＢＲＩは、ＩＧＢＴ２３と、ダイオード２４と、抵抗２５である。
ＩＧＢＴ２３のエミッタは、負の電圧線ＮＬに接続され、ＩＧＢＴ２３のコレクタは、ダイオード２４の一端および抵抗２５の一端と接続される。ＩＧＢＴ２３のゲートは、ＬＶＩＣ１２から駆動信号を受ける。
ダイオード２４の他端および抵抗２５の他端は、正の電圧線ＰＬに接続される。
正の電圧線ＰＬと負の電圧線ＮＬとの間にコンデンサ２２が配置される。
コイル２１は、正の電圧線ＰＬ上に配置される。コイル２１は、コンバータＣＶの出力ノードと、コンデンサ２２が正の電圧線ＰＬと接続するノードとの間に配置される。
ブレーキ回路ＢＲは、３相誘導モータＭＴを停止させるときに、電気制動をかけるための回路である。
図８は、実施の形態４のトランスファーモールド型ＩＰＭのレイアウトの一部を表わす図である。
図８に示すように、実施の形態１と同様に、３相インバータＩＶ、ＨＶＩＣ２、ＬＶＩＣ３が配置される。実施の形態４では、コンバータＣＶが配置される、コンバータＣＶと３相インバータＩＶの間にブレーキ回路ＢＲの一部の構成（ＢＲＩ）が配置される。さらに、ブレーキ回路ＢＲの一部の構成（ＢＲＩ）およびＨＶＩＣ２に隣接してＬＶＩＣ１２が配置される。
本実施の形態では、３相インバータＩＶ、ＨＶＩＣ２、ＬＶＩＣ２、およびパワー端子ＮＵＵ，ＮＵＶ，ＮＵＷ，ＮＬＵ，ＮＬＶ，ＮＬＷの配置が実施の形態１と同一なので、実施の形態１と同様の効果を得ることができる。
なお、本実施の形態のトランスファーモールド型ＩＰＭは、実施の形態１の構成に加えて、コンバータＣＶと、ブレーキ回路ＢＲの一部の構成（ＢＲＩとする）を備えるものとしたが、これに限定するものではない。トランスファーモールド型ＩＰＭは、実施の形態２または３の構成に加えて、コンバータＣＶと、ブレーキ回路ＢＲの一部の構成（ＢＲＩとする）を備えるものとしてもよい。
実施の形態５．
図９は、実施の形態５におけるトランスファーモールド型ＩＰＭに含まれる構成を表わす図である。
実施の形態５では、トランスファーモールド型ＩＰＭは、実施の形態４の構成に加えて、ＰＦＣ（Power Factor Correction）回路５１の構成を備える。
ＰＦＣ回路５１は、コンバータＣＶと、ブレーキ回路ＢＲとの間に配置される。
ＰＦＣ回路５１は、ＩＧＢＴ３１と、ダイオード３２とを備える。
ダイオード３２は、正の電圧線ＰＬと、負の電圧線ＮＬの間に配置される。ダイオード３２が正の電圧線ＰＬと接続するノードは、コイル２１の一端と接続する。
ＩＧＢＴ３１は、正の電圧線ＰＬ上に配置される。ＩＧＢＴ３１のコレクタは、コンバータＣＶの出力ノードと接続され、ＩＧＢＴ３１のエミッタは、ダイオード３２が正の電圧線ＰＬと接続するノードに接続される。ＩＧＢＴ３１のゲートは、ＨＶＩＣ１４から駆動信号を受ける。
ＰＦＣ回路５１は、コンバータＣＶで発生する高調波電流を抑制することによって、力率を改善する。つまり、ＰＦＣ回路５１は、ＡＣ電源電圧とコンバータＣＶを流れる電流の波形を合わせる、つまり電流を正弦波に近い波形とすることによって、力率を改善する。
ＰＦＣ回路５１が無い場合は、コンデンサのリプル電流によって、電流波形が高周波波形となるが、ＰＦＣ回路５１中のＩＧＢＴ３１をスイッチングさせることによって、電圧波形と周波数の近い正弦波の電流波形を作ることができる。これによってリプル電流によるノイズを低減することができる。
図１０は、実施の形態５のトランスファーモールド型ＩＰＭのレイアウトの一部を表わす図である。
図１０に示すように、実施の形態１と同様に、３相インバータＩＶ、ＨＶＩＣ２、ＬＶＩＣ３が配置される。実施の形態５では、コンバータＣＶが配置される、コンバータＣＶと３相インバータＩＶの間にブレーキ回路ＢＲの一部の構成（ＢＲＩ）およびＰＦＣ回路５１が配置される。さらに、ブレーキ回路ＢＲの一部の構成（ＢＲＩ）およびＨＶＩＣ２に隣接してＬＶＩＣ１２が配置される。
本実施の形態では、３相インバータＩＶ、ＨＶＩＣ２、ＬＶＩＣ３、およびパワー端子ＮＵＵ，ＮＵＶ，ＮＵＷ，ＮＬＵ，ＮＬＶ，ＮＬＷの配置が実施の形態１と同一なので、実施の形態１と同様の効果を得ることができる。
さらに、本実施の形態では、ＰＦＣ回路によってノイズ低減が可能となり、基板設計を容易にすることができる。
なお、本実施の形態５のトランスファーモールド型ＩＰＭは、実施の形態４の構成に加えて、ＰＦＣ回路５１の構成を備えるものとしたが、これに限定するものではない。トランスファーモールド型ＩＰＭは、実施の形態２または３の構成に加えて、ＰＦＣ回路５１の構成を備えるものとしてもよい。
実施の形態６．
図１１は、実施の形態６におけるトランスファーモールド型ＩＰＭに含まれる構成を表わす図である。
実施の形態６では、トランスファーモールド型ＩＰＭは、実施の形態１の構成に加えて、ブートストラップ回路ＢＳＣを備える。
ブートストラップ回路ＢＳＣは、ブートストラップダイオード３２Ｕ，３２Ｖ，３２Ｗと、ブートストラップコンデンサ３３Ｕ，３３Ｖ，３３Ｗと、電流制限抵抗３１Ｕ，３１Ｖ，３１Ｗとを備える。
ＨＶＩＣ２のＶＢＵ端子は、ブートストラップコンデンサ３３Ｕの一方の端子と接続している。ＨＶＩＣ２のＶＳＵ端子は、ブートストラップコンデンサ３３Ｕの他方の端子、ＩＧＢＴ４ＵＵのエミッタ端子、およびＦＷＤ５ＵＵのアノードと接続する。ＨＶＩＣ２のＶＢＶ端子は、ブートストラップコンデンサ３３Ｖの一方の端子と接続している。ＨＶＩＣ２のＶＳＶ端子は、ブートストラップコンデンサ３３Ｖの他方の端子、ＩＧＢＴ４ＵＶのエミッタ端子、およびＦＷＤ５ＵＶのアノードと接続する。ＨＶＩＣ２のＶＢＷ端子は、ブートストラップコンデンサ３３Ｗの一方の端子と接続している。ブートストラップコンデンサ３３Ｗの他方の端子は、ＨＶＩＣ２のＶＳＷ端子に接続する。ＨＶＩＣ２のＶＳＷ端子は、ブートストラップコンデンサ３３Ｗの他方の端子、ＩＧＢＴ４ＵＷのエミッタ端子、およびＦＷＤ５ＵＷのアノードと接続する。
ＨＶＩＣ２のＣＵ端子は、ＩＧＢＴ４ＵＵのゲート端子と接続する。ＨＶＩＣ２のＣＶ端子は、ＩＧＢＴ４ＵＶのゲート端子と接続する。ＨＶＩＣ２のＣＷ端子は、ＩＧＢＴ４ＵＷのゲート端子と接続する。ＬＶＩＣ３のＣＵ端子は、ＩＧＢＴ４ＬＵのゲート端子と接続する。ＬＶＩＣ３のＣＶ端子は、ＩＧＢＴ４ＬＶのゲート端子と接続する。ＬＶＩＣ３のＣＷ端子は、ＩＧＢＴ４ＬＷのゲート端子と接続する。
ＨＶＩＣ２のグランド端子ＧおよびＬＶＩＣ３のグランド端子Ｇは、グランドに接続される。ＨＶＩＣ２のＶｃｃ端子ＶおよびＬＶＩＣ３のＶｃｃ端子Ｖは、共通の電源ＶＣＣに接続している。
ＨＶＩＣ２のＶｃｃ端子ＶとＶＢＵ端子との間に電流制限抵抗３１Ｕと、ブートストラップダイオード３２Ｕとが配置される。ＨＶＩＣ２のＶｃｃ端子ＶとＶＢＶ端子との間に電流制限抵抗３１Ｖと、ブートストラップダイオード３２Ｖとが配置される。ＨＶＩＣ２のＶｃｃ端子ＶとＶＢＷ端子との間に電流制限抵抗３１Ｗと、ブートストラップダイオード３２Ｗとが配置される。
図１２は、実施の形態６のトランスファーモールド型ＩＰＭのレイアウトの一部を表わす図である。
図１２に示すように、実施の形態１と同様に、３相インバータＩＶ、ＨＶＩＣ２、ＬＶＩＣ３が配置される。ただし、本実施の形態では、３相インバータＩＶが配置されるダイパッドエリアＡＲ１は、従来および実施の形態１〜５において、３相インバータＩＶが配置されるダイパッドエリアＡＲよりも小さい。
本実施の形態では、ダイパッドエリアＡＲ１を狭くすることによって、空きスペースができて他の部品が配置可能となったため、さらにブートストラップ回路ＢＳＣが配置される。
本実施の形態では、３相インバータＩＶ、ＨＶＩＣ２、ＬＶＩＣ２、およびパワー端子ＮＵＵ，ＮＵＶ，ＮＵＷ，ＮＬＵ，ＮＬＶ，ＮＬＷの配置が実施の形態１と同一なので、実施の形態１と同様の効果を得ることができる。
さらに、本実施の形態では、ブートストラップ回路を用いることにより、フローティング電源により、通常の３相インバータ駆動時に必要な４つの独立電源（上アームのＲＣ−ＩＧＢＴ駆動用３相分＋下アームのＲＣ−ＩＧＢＴ駆動用）を駆動用制御電源ＶＣＣ動作させることができる。本実施の形態では、従来は、外部に配線されていたブートストラップコンデンサなどをトランスファーモールド型ＩＰＭの空きスペースに内蔵することができる。これによって基板設計が容易になる。
なお、本実施の形態のトランスファーモールド型ＩＰＭは、実施の形態１の構成に加えて、ブートストラップ回路ＢＳＣを備えるものとしたが、これに限定するものではない。トランスファーモールド型ＩＰＭは、実施の形態２または３の構成に加えて、ブートストラップ回路ＢＳＣを備えるものとしてもよい。
また、本実施の形態のトランスファーモールド型ＩＰＭは、さらに、コンバータＣＶ、ブレーキ回路ＢＲの一部の構成（ＢＲＩ）、およびＰＦＣ回路５１のうちの１つまたは複数を備えるものとしてもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
２，１４ ＨＶＩＣ、３，１２ ＬＶＩＣ、２１ コイル、２２ コンデンサ、２５ 抵抗、３０ ＡＣ電源、３１Ｕ，３１Ｖ，３１Ｗ 電流制限抵抗、３２Ｕ，３２Ｖ，３２Ｗ ブートストラップダイオード、３３Ｕ，３３Ｖ，３３Ｗ ブートストラップコンデンサ、２３，３１，４ＵＵ，４ＵＶ，４ＵＷ，４ＬＵ，４ＬＶ，４ＬＷ ＩＧＢＴ、５ＵＵ，５ＵＶ，５ＵＷ，５ＬＵ，５ＬＶ，５ＬＷ ＦＷＤ、１０ＵＵ，１０ＵＶ，１０ＵＷ，１０ＬＵ，１０ＬＶ，１０ＬＷ ＲＣ−ＩＧＢＴ、２４，３２，ＤＲ１，ＤＲ２，ＤＳ１，ＤＳ２，ＤＴ１，ＤＴ２ ダイオード、ＮＵＵ，ＮＵＶ，ＮＵＷ，ＮＬＵ，ＮＬＶ，ＮＬＷ パワー端子、ＧＵＵ，ＧＵＶ，ＧＵＷ，ＧＬＵ，ＧＬＶ，ＧＬＷ ゲートワイヤ、ＥＵＵ，ＥＵＶ，ＥＵＷ，ＥＬＵ，ＥＬＶ，ＥＬＷ，ＥＵＵ１，ＥＵＶ１，ＥＵＷ１，ＥＬＵ１，ＥＬＶ１，ＥＬＷ２，ＥＵＵ２，ＥＵＶ２，ＥＵＷ２，ＥＬＵ２，ＥＬＶ２，ＥＬＷ２ エミッタワイヤ、ＡＲ，ＡＲ１ ダイパッドエリア、Ｌ１，Ｌ２，Ｌ３，Ｌ４ ＡＲの辺、ＢＳＣ ブートストラップ回路、ＭＴ ３相誘導モータ。

Claims (11)

  1. 半導体モジュールであって、
    ＲＣ−ＩＧＢＴと、
    制御ＩＣと、
    パワー端子と、
    前記ＲＣ−ＩＧＢＴ内のＩＧＢＴのゲートと前記制御ＩＣとを接続するゲートワイヤと、
    前記ＲＣ−ＩＧＢＴ内のＩＧＢＴのエミッタと前記パワー端子とを接続するエミッタワイヤとを備え、
    前記半導体モジュールは、
    前記パワー端子が配置されている位置と、前記制御ＩＣが配置されている位置の間にダイパッドエリアを含み、前記ダイパッドエリアに前記ＲＣ−ＩＧＢＴのみが配置され、前記ＲＣ−ＩＧＢＴは、前記ダイパッドエリア内の前記制御ＩＣよりも前記パワー端子に近い位置に配置される、半導体モジュール。
  2. 前記ダイパッドエリアは矩形であり、前記ダイパッドエリアの前記制御ＩＣに最も近い辺を第１の辺、前記第１の辺に対向する辺を第２の辺としたときに、
    前記第１の辺および前記第２の辺に垂直な方向において、前記第１の辺よりも前記第２の辺に近い位置に前記ＲＣ−ＩＧＢＴが配置される、請求項１記載の半導体モジュール。
  3. 半導体モジュールであって、
    ＲＣ−ＩＧＢＴと、
    制御ＩＣと、
    パワー端子と、
    前記ＲＣ−ＩＧＢＴ内のＩＧＢＴのゲートと前記制御ＩＣとを接続するゲートワイヤと、
    前記ＲＣ−ＩＧＢＴ内のＩＧＢＴのエミッタと前記パワー端子とを接続するエミッタワイヤとを備え、
    前記半導体モジュールは、
    前記パワー端子が配置されている位置と、前記制御ＩＣが配置されている位置の間にダイパッドエリアを含み、前記ダイパッドエリア内の前記制御ＩＣよりも前記パワー端子に近い位置に、前記ＲＣ−ＩＧＢＴが配置され、
    前記ダイパッドエリアは矩形であり、前記ダイパッドエリアの前記制御ＩＣに最も近い辺を第１の辺、前記第１の辺に対向する辺を第２の辺としたときに、
    前記第１の辺および前記第２の辺に垂直な方向において、前記第１の辺よりも前記第２の辺に近い位置に前記ＲＣ−ＩＧＢＴが配置され、
    前記半導体モジュールは、
    ３相インバータを構成する複数個の前記ＲＣ−ＩＧＢＴを備え、
    前記複数個のＲＣ−ＩＧＢＴが、前記第２の辺に沿って一列に配置される、半導体モジュール。
  4. 半導体モジュールであって、
    ３相インバータを構成する複数個のＲＣ−ＩＧＢＴと、
    少なくとも１つの制御ＩＣと、
    パワー端子と、
    前記ＲＣ−ＩＧＢＴ内のＩＧＢＴのゲートと前記制御ＩＣとを接続するゲートワイヤと、
    前記ＲＣ−ＩＧＢＴ内のＩＧＢＴのエミッタと前記パワー端子とを接続するエミッタワ
    イヤとを備え、
    前記半導体モジュールは、
    前記パワー端子が配置されている位置と、前記制御ＩＣが配置されている位置の間に矩形のダイパッドエリアを含み、前記ダイパッドエリアの前記制御ＩＣに最も近い辺を第１の辺、前記第１の辺に対向する辺を第２の辺としたときに、
    前記ダイパッドエリア内において、各相の上アーム用のＲＣ−ＩＧＢＴと下アーム用のＲＣ−ＩＧＢＴのうちの一方が、前記第１の辺に垂直な方向において、前記第２の辺よりも前記第１の辺に近い位置に配置され、他方が、前記垂直な方向において前記第１の辺よりも前記第２の辺に近い位置に配置される、半導体モジュール。
  5. 前記複数個のＲＣ−ＩＧＢＴが、前記第１の辺に平行な方向に沿って千鳥状に配置される、請求項４記載の半導体モジュール。
  6. 半導体モジュールであって、
    ３相インバータを構成する複数個のＲＣ−ＩＧＢＴと、
    少なくとも１つの制御ＩＣと、
    パワー端子と、
    前記ＲＣ−ＩＧＢＴ内のＩＧＢＴのゲートと前記制御ＩＣとを接続するゲートワイヤと、
    前記ＲＣ−ＩＧＢＴ内のＩＧＢＴのエミッタと前記パワー端子とを接続するエミッタワイヤとを備え、
    前記半導体モジュールは、
    前記パワー端子が配置されている位置と、前記制御ＩＣが配置されている位置の間に矩形のダイパッドエリアを含み、前記ダイパッドエリアの前記制御ＩＣに最も近い辺を第１の辺、前記第１の辺に対向する辺を第２の辺としたときに、
    前記ダイパッドエリアにおいて、２つの相の上アーム用のＲＣ−ＩＧＢＴと下アーム用のＲＣ−ＩＧＢＴのうちの一方が、前記第１の辺に垂直な方向において、前記第２の辺よりも前記第１の辺に近い位置に配置され、他方が、前記第１の辺に垂直な方向において、前記第１の辺よりも前記第２の辺に近い位置に配置され、
    １つの相の上アーム用のＲＣ−ＩＧＢＴと下アーム用のＲＣ−ＩＧＢＴのうちの両方が、前記第１の辺に垂直な方向において、前記第１の辺と前記第２の辺との間の略中央の位置に配置される、半導体モジュール。
  7. 前記ダイパッドエリアは、前記第１の辺の方向において第１のエリアと第２のエリアに分割され、
    前記第１のエリアに、上アーム用の３個のＲＣ−ＩＧＢＴが配置され、前記第２のエリアに下アーム用の３個のＲＣ−ＩＧＢＴが配置される、請求項６記載の半導体モジュール。
  8. 前記第１のエリアにおいて、上アーム用の３個のＲＣ−ＩＧＢＴが階段状に配置され、前記第２のエリアにおいて、下アーム用の３個のＲＣ−ＩＧＢＴが階段状に配置される、請求項７記載の半導体モジュール。
  9. 半導体モジュールであって、
    ＲＣ−ＩＧＢＴと、
    制御ＩＣと、
    パワー端子と、
    前記ＲＣ−ＩＧＢＴ内のＩＧＢＴのゲートと前記制御ＩＣとを接続するゲートワイヤと、
    前記ＲＣ−ＩＧＢＴ内のＩＧＢＴのエミッタと前記パワー端子とを接続するエミッタワイヤとを備え、
    前記半導体モジュールは、
    前記パワー端子が配置されている位置と、前記制御ＩＣが配置されている位置の間にダイパッドエリアを含み、前記ダイパッドエリア内の前記制御ＩＣよりも前記パワー端子に近い位置に、前記ＲＣ−ＩＧＢＴが配置され、
    前記半導体モジュールは、さらに、
    コンバータと、
    ブレーキ回路の一部の構成要素を備える、半導体モジュール。
  10. 前記半導体モジュールは、さらに、
    前記コンバータから供給される電力の力率を高めるＰＦＣ回路を備える、請求項９記載の半導体モジュール。
  11. 半導体モジュールであって、
    ＲＣ−ＩＧＢＴと、
    制御ＩＣと、
    パワー端子と、
    前記ＲＣ−ＩＧＢＴ内のＩＧＢＴのゲートと前記制御ＩＣとを接続するゲートワイヤと、
    前記ＲＣ−ＩＧＢＴ内のＩＧＢＴのエミッタと前記パワー端子とを接続するエミッタワイヤとを備え、
    前記半導体モジュールは、
    前記パワー端子が配置されている位置と、前記制御ＩＣが配置されている位置の間にダイパッドエリアを含み、前記ダイパッドエリア内の前記制御ＩＣよりも前記パワー端子に近い位置に、前記ＲＣ−ＩＧＢＴが配置され、
    前記制御ＩＣは、上アームのＲＣ−ＩＧＢＴを制御するハイサイド制御回路と、下アームのＲＣ−ＩＧＢＴを制御するロウサイド制御回路とを含み、
    前記半導体モジュールは、さらに、
    前記ハイサイド制御回路に電力を供給するブートストラップ回路を備える、半導体モジュール。
JP2016139405A 2016-07-14 2016-07-14 半導体モジュール Active JP6598739B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016139405A JP6598739B2 (ja) 2016-07-14 2016-07-14 半導体モジュール
US15/492,073 US10305411B2 (en) 2016-07-14 2017-04-20 Semiconductor module
CN201710575595.7A CN107622998B (zh) 2016-07-14 2017-07-14 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016139405A JP6598739B2 (ja) 2016-07-14 2016-07-14 半導体モジュール

Publications (3)

Publication Number Publication Date
JP2018010982A JP2018010982A (ja) 2018-01-18
JP2018010982A5 JP2018010982A5 (ja) 2018-12-27
JP6598739B2 true JP6598739B2 (ja) 2019-10-30

Family

ID=60941415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016139405A Active JP6598739B2 (ja) 2016-07-14 2016-07-14 半導体モジュール

Country Status (3)

Country Link
US (1) US10305411B2 (ja)
JP (1) JP6598739B2 (ja)
CN (1) CN107622998B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210013793A1 (en) * 2016-08-26 2021-01-14 Delta Electronics (Shanghai) Co., Ltd Power chip and bridge circuit
CN109510561B (zh) * 2018-12-29 2024-05-24 广东美的制冷设备有限公司 高集成功率模块和空调器
WO2020133840A1 (zh) 2018-12-29 2020-07-02 广东美的制冷设备有限公司 高集成功率模块和电器
WO2020159640A1 (en) * 2019-01-28 2020-08-06 Murata Manufacturing Co., Ltd. Bootstrap pre-charge circuit in totem-pole power factor correction converter
CN113394753A (zh) * 2020-03-13 2021-09-14 欧姆龙(上海)有限公司 绝缘栅极双极型晶体管的保护装置和方法
CN111987089A (zh) * 2020-08-19 2020-11-24 株洲中车时代半导体有限公司 逆导型igbt功率集成模块
CN114464612A (zh) * 2020-11-09 2022-05-10 万国半导体国际有限合伙公司 含有igbt和超级结mosfet的智能功率模块
JP7531444B2 (ja) 2021-04-01 2024-08-09 三菱電機株式会社 半導体装置
WO2024171273A1 (ja) * 2023-02-14 2024-08-22 三菱電機株式会社 半導体モジュール及び電力変換装置
CN117673067B (zh) * 2023-11-30 2024-05-03 海信家电集团股份有限公司 智能功率模块和电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005341790A (ja) * 2004-04-28 2005-12-08 Yamaha Motor Co Ltd パワーモジュールおよびこれを用いた電動輸送機器
JP4552810B2 (ja) * 2005-09-06 2010-09-29 株式会社デンソー 半導体装置
US20070075419A1 (en) * 2005-09-06 2007-04-05 Denso Corporation Semiconductor device having metallic lead and electronic device having lead frame
JP2011134990A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013191788A (ja) * 2012-03-15 2013-09-26 Denso Corp 半導体モジュール及び半導体装置
CN104380463B (zh) * 2012-06-19 2017-05-10 Abb 技术有限公司 用于将多个功率晶体管安装在其上的衬底和功率半导体模块
JP5783997B2 (ja) * 2012-12-28 2015-09-24 三菱電機株式会社 電力用半導体装置
JP6261309B2 (ja) * 2013-12-02 2018-01-17 三菱電機株式会社 パワーモジュール
JP6183226B2 (ja) 2014-01-17 2017-08-23 三菱電機株式会社 電力用半導体装置の製造方法
JP6223296B2 (ja) * 2014-07-29 2017-11-01 三菱電機株式会社 半導体装置
JP6413939B2 (ja) * 2015-06-09 2018-10-31 株式会社デンソー 半導体装置およびインバータ

Also Published As

Publication number Publication date
CN107622998B (zh) 2020-11-03
JP2018010982A (ja) 2018-01-18
US20180019695A1 (en) 2018-01-18
CN107622998A (zh) 2018-01-23
US10305411B2 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
JP6598739B2 (ja) 半導体モジュール
JP4450530B2 (ja) インバータモジュール
JP6836201B2 (ja) 電力変換装置
JP5444142B2 (ja) 電力変換器、及びこれを用いたモータ駆動装置
US10121732B2 (en) Semiconductor device and electric power conversion device having relay terminal directly fixed to an insulating film of base plate
JP2018010982A5 (ja)
JP6770456B2 (ja) 電子装置
JP6413939B2 (ja) 半導体装置およびインバータ
JP6962945B2 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
US10886202B2 (en) Semiconductor device
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
JP6665456B2 (ja) パワー半導体装置
JP7303087B2 (ja) 平滑コンデンサ部及びスナバコンデンサを有するモータ駆動装置
US11710685B2 (en) Semiconductor module and power conversion device
US6795324B2 (en) Power converter
JP5569141B2 (ja) 電力変換装置、ディスクリート型の制御型半導体素子及び制御型半導体素子モジュール
JP5214675B2 (ja) 半導体装置
BR112017011713B1 (pt) Dispositivo de conversão de energia
JP4297995B2 (ja) エレベータの制御装置
US20240234504A9 (en) Semiconductor device and power conversion device
JP2023128422A (ja) 電力変換装置
JP5682194B2 (ja) 電力変換装置
JP6955205B2 (ja) 電力変換装置
JP2017195710A (ja) 電力変換装置
JP2016181676A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191001

R150 Certificate of patent or registration of utility model

Ref document number: 6598739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250