JP2017195710A - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP2017195710A JP2017195710A JP2016084865A JP2016084865A JP2017195710A JP 2017195710 A JP2017195710 A JP 2017195710A JP 2016084865 A JP2016084865 A JP 2016084865A JP 2016084865 A JP2016084865 A JP 2016084865A JP 2017195710 A JP2017195710 A JP 2017195710A
- Authority
- JP
- Japan
- Prior art keywords
- arm
- switching element
- semiconductor device
- gate signal
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】電力変換装置において、スイッチング時に発生するノイズ(過渡的振動)の周波数を分散させる。【解決手段】上アームまたは下アームのうち一方のスイッチング素子のゲート信号のデッドタイムは、他方のアームのゲート信号がOFFとなってから一方のアームのダイオードによる電流の還流中に一方のアームのゲート信号がONとなるように設定する。また、上アームまたは下アームのうち他方のスイッチング素子のゲート信号のデッドタイムは、一方のアームのゲート信号がOFFとなってから他方のアームのダイオードによる電流の還流後に他方のアームのゲート信号がONとなるように設定する。【選択図】図8
Description
本発明は、各種産業で用いられる電力変換装置(インバータ、コンバータ)に設けられたパワーモジュール内の半導体 デバイスが発する高周波の電圧および電流の振動(ノイズ)の周囲機器への伝導および放射を抑制し、装置の電磁環境適合性を高める技術に関する。
近年、パワーモジュール内で用いられる半導体デバイスは、スイッチング素子のゲート制御の高速化や、SiCやGaN等ワイドバンドギャップ材料から成る新デバイスの採用等により、ますますスイッチング時間の短縮化、スイッチング時の電圧波形の急峻化が進んでいる。
これに伴い、スイッチング時の瞬間的な電圧振動(サージ電圧)や、ダイオードが発する逆回復電流等のノイズ発生源の発生レベルが増大している。ノイズは、インピーダンスが低いループ、特にグランドとの容量(対地容量)の大きい箇所を介してグランドに漏れ、グランドラインを経由して近接する他機器に影響を及ぼす。
インバータ、コンバータ等の電力変換装置からグランドに漏れるノイズ電流を低減する技術として、特許文献1が開示されている。特許文献1では、インバータ内におけるパワーモジュールの絶緑基板のインピーダンスを高めるため、誘電損失が大きい材料から成る絶緑基板を用いている。
また、特許文献2には、パワーモジュールの絶緑基板を2層構造にし、そのうち1層に絶緑基板容量に対し並列にインダクタンスとして寄与する配線層等を設けたものが開示されている。その結果、LC並列共振により、特定の周波数でのインピーダンスを高め、グランドヘの漏れ電流を軽減している。
一方、特許文献3では、インバータの出力ケーブルとグランドパターン間の容量(電気的結合)を高めることで、入力ケーブルと出力ケーブル間の電気的結合を低減し、出力ケーブルに重畳する高周波ノイズ信号が入力ケーブル、電源側に伝達、誘導されることを抑制している。
また、特許文献4では、主なノイズ源であるインバータのスイッチング素子とヒートシンク(=グランド電位)間の電気的結合(容量)を広い周波数で高めるために、コンデンサとして働く容量素子(インピーダンス回路)をヒートシンク上に配置し、高周波ノイズ電流をヒートシンクを介してグランドに積極的に逃がすことで、電源側に高周波電流が流れることを抑制している。
また、特許文献5においては、三相インバータにおいて、U相,V相,W相の高圧側ダイオード素子とX相,Y相,Z相の低圧側ダイオード素子の接合容量、およびそれぞれのダイオードに寄生する配線インダクタンスの値を変えることで接合容量と配線インダクタンスの直列共振で生ずるノイズの共振周波数を分散させ、ノイズを低減する技術が開示されている。
特許文献2で開示されている技術は、パワーモジュール内の絶縁基板を従来の単純な1層の絶縁層ではなく多層基板にするものであり、モジュール製造のコストアップにつながる。また、絶縁層内に配線パターンを設けることや、チップインダクタを配置することなどが必要となり、製造工程が複雑化する。また、所望のインピーダンス特性を得るためには、配線パターンの長さ、太さ、位置等に細かい制約が生ずる。
また、パワーモジュール内の半導体デバイス(例えば、IGBT)のゲート制御条件により発生するノイズの周波数も異なり、半導体デバイスの使用条件ごとに、インピーダンスを高めるべき周波数帯も本来変動するものである。すなわち、絶縁回路基板の設計を、半導体デバイスの特性、使用条件(ゲート制御、動作温度等)ごと設計しなおすことが必要となり、コストアップにつながる。
特許文献3、特許文献4は、システムの大型化、コストアップにつながるノイズ部品(例えば、フェライトコアやノイズ抑制シート、LCフィルタ等)の使用を最小限にするため、システム内の各部位間の電気的、磁気的結合を制御することで、ノイズの伝搬ルートを制御するものである。
特許文献3においては、以下のような問題点がある。すなわち、出力ケーブルとグランド間の容量は、U相,V相,W相の各出力電線とグランド電位パターン間の絶縁部材の厚み、ケーブル内の対向表面積(最近接で向かい合った部位の表面積)等で決まる。しかしながら、通常の絶縁材料(比誘電率:3程度以下)を用いた場合、両者間の結合容量は大きくても100pF以下であり、10MHz以下の周波数のノイズ成分を逃がす伝搬ルートとしては十分に低いインピーダンスとはなっていない。
また、特許文献4においては、以下のような問題点がある。スイッチング素子前後のPアーム,Nアーム,U相,V相,W相の各主回路電位とグランド間の容量は各電位で異なるため、Pアーム,Nアーム,U相,V相,W相の各主回路電位からグランドヘ漏れるルート間で、インピーダンス特性(インピーダンスが低下する共振周波数)が異なる。すなわち、広い周波数帯において全電位からグランドまでのインピーダンスを低下させるには、Pアーム,Nアーム,U相,V相,W相の各主回路電位とグランド間の容量(インピーダンス)のばらつきを考慮した上で、最適な定数(容量)を持つ複数の容量素子を設ける必要がある。
特許文献5において、半導体デバイスにおけるスイッチング素子と逆並列に設けられたダイオードの接合容量Cおよび上下アーム貫通閉回路のインダクタンスLによる直列共振周波数を各U相,V相,W相,X相,Y相,Z相ごとに変化させることで、ノイズの発生周波数を分散させいている。ただし、上記ダイオードのスイッチング時の電流振動が原因のノイズ(主に放射ノイズ)だけでなく、半導体デバイス(IGBTやMOSFET)のスイッチング時の電圧振動が原因の伝導性ノイズもシステムが発するノイズの要因となるため、上記対策だけでは十分ではない。
以上示したようなことから、電力変換装置において、スイッチング時に発生するノイズ(過渡的振動)の周波数を分散させることが課題となる。
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、スイッチング素子と、前記スイッチング素子に逆並列に接続されたダイオードと、を有する上アームの半導体デバイスと、スイッチング素子と、前記スイッチング素子に逆並列に接続されたダイオードと、を有する下アームの半導体デバイスと、を直列接続したものをアームとし、アームを1つまたは複数備え、直流電力を交流電力に変換、または、交流電力を直流電力に変換する電力変換装置であって、前記上アームまたは下アームのうち一方のスイッチング素子のゲート信号のデッドタイムは、他方のアームのゲート信号がOFFとなってから一方のアームのダイオードによる電流の還流中に一方のアームのゲート信号がONとなるように設定され、前記上アームまたは下アームのうち他方のスイッチング素子のゲート信号のデッドタイムは、一方のアームのゲート信号がOFFとなってから他方のアームのダイオードによる電流の還流後に他方のアームのゲート信号がONとなるように設定されていることを特徴とする。
また、その一態様として、前記上アームの半導体デバイスと前記下アームの半導体デバイスのうち何れか一方の半導体デバイスに対し、逆並列に還流ダイオードを接続し、前記上アームの半導体デバイスおよび前記下アームの半導体デバイスのうち他方の半導体デバイスに対し、逆並列に還流ダイオードを配置しないことを特徴とする。
本発明によれば、電力変換装置において、スイッチング時に発生するノイズ(過渡的振動)の周波数を分散させることが可能となる。
図1に一般的な電力変換装置の概略図を示し、図2に電力変換装置が発するノイズ源、高周波ノイズ電流の伝搬ルートを等価回路として表したものを示す。
図1に示すように、電力変換装置8は、コンバータCONVと、電圧型のインバータINVと、を備える。三相交流の商用電源4とコンバータCONVは入力配線5により接続される。コンバータCONVとインバータINVはPアームとNアームから成るDC配線部6により接続される。インバータINVと誘導機MはU相,V相,W相から成る出力配線部7により接続される。
インバータINVの交流側のU相,V相,W相の出力配線部7の電位がPWM制御等により時間的にLOW側電位(Nアームの電位)、HIGH側電位(Pアームの電位)にパルス的に変動することが主な原因となり、グランド電位を介したループを高周波電流が循環する。1MHz以上の周波数ではPアームとNアームの電位は短絡とみなせる。
図2に示すように、電力変換装置8の出力側、入力側(電源側)に、コア1等のノイズ対策部品を配置し、外部へ漏れるルートのインピーダンス(高周波)を高め、装置外部に高周波電流(零相電流、コモンモード電流)が漏れることがないよう対策を施す。また、発生ノイズレベルをできるだけ低減するため、スイッチング素子の選定、スイッチング速度の調整を行い、スイッチング損失の増大とのトレードオフの最適化を行う。
最初に、Si−MOSFET、あるいは、SiC等のワイドバンドギャップ材料から成るMOSFETを用いた場合のスイッチング時のノイズ発生のメカニズムに関して以下に説明する。本願発明では、IGBT等の逆導通できない半導体デバイスではなく、逆導通可能なMOSFET等の半導体デバイスが適用される。半導体デバイスは、スイッチング素子と、そのスイッチング素子に逆並列に接続されたダイオードと、を備える。
図3に、半導体デバイスのスイッチング素子をターンオンおよびターンオフした時の半導体デバイスのドレイン−ソース間電圧Vds、ドレイン電流Idを示す。
図3(a)に示すように、スイッチング素子がターンオンするタイミングにおいては、上下アームの貫通インダクタンスの直列共振が原因で電流振動が発生する。
上下アームの貫通インダクタンスは、図4に示すように、ターンオンするスイッチング素子に対向するアームの半導体デバイスに逆並列に設けられた還流ダイオードの直流電圧時のアノード−カソード間の接合容量とスナバ回路17のコンデンサ(フィルムコンデンサ、あるいは、電解コンデンサ)までのインダクタンスを示す。例えば、スイッチングする半導体デバイスが下アームの半導体デバイス12の場合、上アームの半導体デバイス11に逆並列に接続された還流ダイオード18aの直流電圧時のアノード−カソード間の接合容量とスナバ回路17のコンデンサまでのインダクタンスが貫通インダクタンスとなる
この電流振動により、電流が流れるループの面積に応じて磁束が発生し、外部には放射性ノイズが発生する。また、電磁誘導により制御機器(ゲートドライバ)等の誤動作を引き起こす原因となる。
この電流振動により、電流が流れるループの面積に応じて磁束が発生し、外部には放射性ノイズが発生する。また、電磁誘導により制御機器(ゲートドライバ)等の誤動作を引き起こす原因となる。
また、電流振動により、ノイズ伝搬部の各部に存在する相互インダクタンスを介して各部に電圧振動が発生し、新たな伝導性ノイズ(高周波電流)が発生する原因となる。そのため、この電流振動のレベルはできるだけ低減する必要がある。
一方、スイッチング素子がターンオフするタイミングにおいては、図3(b)および図4に示すように、上下アーム貫通インダクタンスとPアーム−Nアーム間定常電圧時の半導体デバイスのドレイン−ソース間容量の直列共振を起こす周波数において、ドレイン−ソース間電圧Vdsが振動する。本周波数の電圧振動も装置内外の各部に存在する寄生容量を介して各部にノイズ電流が漏れる原因となるため、低減することが求められる。
以下の実施形態1,2では、スイッチング時の電圧、電流の振動の発生周波数を分散させることで、電力変換装置が発するノイズレベルを低減するものである。以下、本願発明の電力変換装置の実施形態1,2を説明する。
[実施形態1]
図5に実施形態1のゲート信号のタイムチャート、図6に実施形態1の動作例を示す。本実施形態1は、3相のインバータINVを構成する各アーム、特に上アーム,下アームの半導体デバイス11,12のスイッチング素子SP,SNを制御するゲート信号のデッドタイムを個別に制御することを特徴とする。ここで、デッドタイムは上下短絡を防止するために上下アームのスイッチング素子SP,SNを同時にOFFする期間とする。
図5に実施形態1のゲート信号のタイムチャート、図6に実施形態1の動作例を示す。本実施形態1は、3相のインバータINVを構成する各アーム、特に上アーム,下アームの半導体デバイス11,12のスイッチング素子SP,SNを制御するゲート信号のデッドタイムを個別に制御することを特徴とする。ここで、デッドタイムは上下短絡を防止するために上下アームのスイッチング素子SP,SNを同時にOFFする期間とする。
図5(a),(b)に示すように、特定のアーム(図5では下アーム)の制御信号がONからOFFに遷移するタイミングから一定の時間経過後、OFFしたアーム(図5では下アーム)の半導体デバイスのドレイン−ソース間電圧Vdsが振動する。
図5(b)に示すように、デッドタイムを短く設定し、ドレイン−ソース間電圧Vdsの振動期間中にデッドタイムが終了していた場合、対向アームのスイッチング素子SPのゲート信号がONとなり、上アームの半導体デバイス11が還流期間中の通電ルートとして利用できる。
この場合には、下アームの半導体デバイス12のドレイン−ソース間電圧Vdsの振動の周波数は、貫通インダクタンスL2とスイッチング素子のドレイン−ソース間の容量Cの積で決まる。すなわち、振動周波数=1/2π×(L2・CMOSFET)^(-0.5)である。ここで、L2は、デッドタイムが短く、ダイオード還流中半導体デバイス11が逆導通許容である場合の貫通インダクタンスを示す。
一方、図5(a)に示すように、デッドタイムを長く設定し、ドレイン−ソース間電圧Vdsの振動期間中にデッドタイムが終了していない場合、対向アームのスイッチング素子SPのゲート信号はオフのままであり、上アームの半導体デバイス11が還流期間中の通電ルートとして利用できない。
この場合、下アームの半導体デバイス12のドレイン−ソース間電圧Vdsの振動の周波数は、貫通インダクタンスL1とスイッチング素子のドレイン−ソース間容量Cの積で決まる。すなわち、振動周波数=1/2π(L1・CMOSFET)^(-0.5)である。ここで、L1はデッドタイムが長く、ダイオード還流中半導体デバイス11が逆導通禁止である場合の貫通インダクタンスを示す。
貫通インダクタンスL2は、上アームの半導体デバイス11と還流ダイオード18aの実装状態(両チップの配置、両チップ間の配線状態)にもよるが、貫通インダクタンスL1に比べ低下する。このように、デッドタイムを上下アームのうち一方を長く設定し、他方を短く設定することにより、貫通インダクタンスL1>貫通インダクタンスL2となる。そのため、半導体デバイス11,12の電圧振動の共振周波数を変えることができる。
図6に示すように、上アームのゲート信号がOFF直後の時間帯において、デッドタイムを上アームのゲート信号がOFFとなってからドレインソース間電圧Vdsの振動が収束したとみなすまでの期間よりも短く設定し、ドレイン−ソース間電圧Vdsの振動期間中にデッドタイムが終了し、下アームのスイッチング素子SNのターンオンが完了している状態にする。
一方で、下アームのゲート信号がOFF直後の時間帯において、デッドタイムを下アームのゲート信号がOFFとなってからドレインソース間電圧Vdsの振動が収束したとみなすまでの期間よりも長く設定し、デッドタイム中に電圧振動が収束し、ドレイン−ソース間電圧Vdsの振動期間中に、上アームのスイッチング素子のターンオンがまだ起きていない状態にする。
すなわち、下アームのスイッチング素子SNのゲート信号のデッドタイムは、上アームのゲート信号がOFFとなってから下アームのダイオードDNによる電流の還流中に下アームのゲート信号がONとなるように設定する。
また、上アームのスイッチング素子SPのゲート信号のデッドタイムは、下アームのゲート信号がOFFとなってから上アームのダイオードDPによる電流の還流後に上アームのゲート信号がONとなるように設定する。
デッドタイムをこのように設定することにより、図6の右側に示すように、上アームターンオフ時と下アームターンオフ時とで貫通インダクタンスが異なる値となる。その結果、上アームターンオフ時と下アームターンオフ時とで、ドレイン−ソース間電圧Vdsの振動の周波数をずらすことができ、発生ノイズの周波数を分散させることができる。
具体的には、回路の定格電流にもよるが一方のデッドタイムを1μsより大きな値、好ましくは500ns、より好ましくは300nsより大きな値に設定すると良い。他方のデッドタイムはそれより短い値、安全を考慮すると好ましくは100ns以上の範囲で設定すると良い。分散の効果が得られるようにするため他方のデッドタイムは一方のデッドタイムより少なくとも200ns小さな値にする。
本実施形態1によれば、制御(各相のゲート信号、デッドタイム)の調整のみでノイズの低減が実現でき、ダイオード,コンデンサ,インダクタ等新たな外部部品を追加することなく、電力変換装置が発するノイズを分散,低減することができる。
また、スイッチングを遅くしてノイズを低減できる程度にゲート抵抗を大きくすれば良いため、必要以上にゲート抵抗を大きくする必要はなく、インバータの損失増大(効率低下)を抑えることができる。
さらに、2in1(上下アーム)あるいは6in1(3相の上下アーム)の形で樹脂モールドされたモジュール形態であっても、そのまま用いることができ、モジュールの実装状態に特別な改良を施す必要がない。
[実施形態2]
図7に本実施形態2の概略図を示す。本実施形態2においては、上アームと下アームに設けられた半導体デバイス11,12のうち、一方のアームに設けられた半導体デバイス(図7では上アームの半導体デバイス11)のみ、外点けで逆並列に還流ダイオード18を設けている。還流ダイオード18がないアームにおいては、スイッチング素子SNに寄生するボディダイオードDNが還流ダイオードとして機能する。
図7に本実施形態2の概略図を示す。本実施形態2においては、上アームと下アームに設けられた半導体デバイス11,12のうち、一方のアームに設けられた半導体デバイス(図7では上アームの半導体デバイス11)のみ、外点けで逆並列に還流ダイオード18を設けている。還流ダイオード18がないアームにおいては、スイッチング素子SNに寄生するボディダイオードDNが還流ダイオードとして機能する。
このような構成により、上アームのスイッチング素子SPがスイッチングするタイミングと、下アームのスイッチング素子SNがスイッチングするタイミングと、で半導体デバイスのドレイン−ソース間電圧Vdsの振動の共振周波数を決める貫通インダクタンスの値が異なる。図7において、上アームのスイッチング素子SPのスイッチング時における貫通インダクタンスLは下アームのスイッチング素子SNのスイッチング時における貫通インダクタンスLよりも小さくなる。これにより、実施形態1と同様に半導体デバイス11,12のドレイン−ソース間電圧Vdsの共振の周波数が分散する。
また、この効果に加え、スイッチング素子ターンオン時における電流振動の周波数を決める対向アームのダイオードの接合容量が変わることで、ターンオン時の電流ノイズの振動の周波数(周期)も、上アームターンオンとした時に分離することができる。
すなわち、下アームのスイッチング素子SNのターンオン時には、上アームの外付けの還流ダイオード18の接合容量が影響する一方、上アームのスイッチング素子SPのターンオン時は、下アームのスイッチング素子SNに寄生するダイオード(ボディダイオード)DNの接合容量が共振周波数に影響する。例えば、図7において、上アームのスイッチング素子SPのスイッチング時における接合容量は、下アームのスイッチング素子SNのスイッチング時における接合容量よりも小さい。
両者の接合容量が異なることで、上アームターンオン時と下アームターンオン時で発生する電流振動の周波数が異なる。よって、ターンオン時の発生ノイズ周波数も分散させることができる。
本実施形態2によれば、実施形態1と同様の作用効果を奏する。また、上アームと下アームの半導体デバイスのターンオン時、ターンオフ時両方のタイミングにおいて、上アームと下アームのスイッチングに伴うノイズの周波数を分離することができる。そのため、ターンオフ時のノイズ周波数を分離する実施形態1に比べ、さらにノイズ分散効果を高めることができる。
また、図8に示すように、実施形態1と実施形態2を組み合わせ、3相インバータを構成する各U相,V相,W相,X相,Y相,Z相のうち、特定の相のみ半導体デバイスに逆並列に還流ダイオード18を取り付けること、さらに各相の半導体デバイス11〜16の制御において、デッドタイムの時間を変えることにより、電力変換装置が発生するノイズを低減することができる。なお、図8では、U相,W相,Y相の半導体デバイス11,14,15に還流ダイオード18を設けている。
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
11〜16…半導体デバイス
DP,DN…ダイオード
SP,SN…スイッチング素子
CONV…コンバータ
INV…インバータ
18…還流ダイオード
DP,DN…ダイオード
SP,SN…スイッチング素子
CONV…コンバータ
INV…インバータ
18…還流ダイオード
Claims (3)
- スイッチング素子と、前記スイッチング素子に逆並列に接続されたダイオードと、を有する上アームの半導体デバイスと、
スイッチング素子と、前記スイッチング素子に逆並列に接続されたダイオードと、を有する下アームの半導体デバイスと、を直列接続したものをアームとし、
アームを1つまたは複数備え、直流電力を交流電力に変換、または、交流電力を直流電力に変換する電力変換装置であって、
前記上アームまたは下アームのうち一方のスイッチング素子のゲート信号のデッドタイムは、他方のアームのゲート信号がOFFとなってから一方のアームのダイオードによる電流の還流中に一方のアームのゲート信号がONとなるように設定され、
前記上アームまたは下アームのうち他方のスイッチング素子のゲート信号のデッドタイムは、一方のアームのゲート信号がOFFとなってから他方のアームのダイオードによる電流の還流後に他方のアームのゲート信号がONとなるように設定されていることを特徴とする電力変換装置。 - 前記上アームの半導体デバイスと前記下アームの半導体デバイスのうち何れか一方の半導体デバイスに対し、逆並列に還流ダイオードを接続し、
前記上アームの半導体デバイスおよび前記下アームの半導体デバイスのうち他方の半導体デバイスに対し、逆並列に還流ダイオードを配置しないことを特徴とする請求項1記載の電力変換装置。 - 前記アームを3つ備え、直流電力を交流電力に変換する3相インバータを構成したことを特徴とする請求項1または2記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016084865A JP2017195710A (ja) | 2016-04-21 | 2016-04-21 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016084865A JP2017195710A (ja) | 2016-04-21 | 2016-04-21 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017195710A true JP2017195710A (ja) | 2017-10-26 |
Family
ID=60155611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016084865A Pending JP2017195710A (ja) | 2016-04-21 | 2016-04-21 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017195710A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020054061A (ja) * | 2018-09-25 | 2020-04-02 | 株式会社Soken | 電力変換装置 |
-
2016
- 2016-04-21 JP JP2016084865A patent/JP2017195710A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020054061A (ja) * | 2018-09-25 | 2020-04-02 | 株式会社Soken | 電力変換装置 |
JP7049227B2 (ja) | 2018-09-25 | 2022-04-06 | 株式会社Soken | 電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Morya et al. | Wide bandgap devices in AC electric drives: Opportunities and challenges | |
US10116201B2 (en) | High power density inverter (I) | |
US9484829B2 (en) | Power conversion device including noise suppression capacitor | |
JP5798412B2 (ja) | 半導体モジュール | |
JP6425380B2 (ja) | パワー回路およびパワーモジュール | |
EP2264894B1 (en) | Power module with additional transient current path and power module system | |
US10312801B2 (en) | High power density inverter (II) | |
JP2013106503A (ja) | 電力変換装置 | |
JP2018010982A (ja) | 半導体モジュール | |
EP3171499A1 (en) | High power density inverter (i) | |
JP2010041790A (ja) | 電力変換装置 | |
JP4765018B2 (ja) | 電力変換装置 | |
CN107710580B (zh) | 用于转换器的快速开关的电路装置 | |
US10032732B1 (en) | Semiconductor module arrangement | |
EP2903149B1 (en) | Semiconductor device and power conversion apparatus using same | |
JP2017195710A (ja) | 電力変換装置 | |
Wang et al. | Study on planar busbar regarding stray inductance minimization and oscillation suppression for high power converter | |
JP6289577B2 (ja) | 電力変換装置 | |
JP5307370B2 (ja) | 電力変換回路 | |
JP7312561B2 (ja) | パワーモジュール、スイッチング電源及びパワーコントロールユニット | |
JP2006196721A (ja) | 電力用半導体装置 | |
JP2012050176A (ja) | 電力変換装置のパワーモジュール | |
JP7237475B2 (ja) | パワーモジュール及びスイッチング電源 | |
WO2019163114A1 (ja) | パワーモジュール及びスイッチング電源 | |
JP5516623B2 (ja) | 電力変換装置 |