CN104409430A - 一种半导体器件及其封装方法 - Google Patents

一种半导体器件及其封装方法 Download PDF

Info

Publication number
CN104409430A
CN104409430A CN201410745957.9A CN201410745957A CN104409430A CN 104409430 A CN104409430 A CN 104409430A CN 201410745957 A CN201410745957 A CN 201410745957A CN 104409430 A CN104409430 A CN 104409430A
Authority
CN
China
Prior art keywords
chip
pin
semiconductor device
welding
chip carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410745957.9A
Other languages
English (en)
Other versions
CN104409430B (zh
Inventor
江伟
徐振杰
黄源炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201410745957.9A priority Critical patent/CN104409430B/zh
Publication of CN104409430A publication Critical patent/CN104409430A/zh
Application granted granted Critical
Publication of CN104409430B publication Critical patent/CN104409430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体器件及其封装方法，该封装方法包括：提供导线架，所述导线架包括芯片座、芯片管脚、第一管脚和第二管脚，所述芯片管脚与所述芯片座连接，所述第一管脚和所述第二管脚与所述芯片座断开；在所述芯片座之上焊接芯片，所述芯片的漏极与所述芯片座连接；焊接铝箔，所述铝箔连接所述芯片的源极和所述第一管脚；压焊所述芯片之上的铝箔拱起的部分和/或所述第一管脚之上的铝箔拱起的部分；焊接导线，所述导线连接所述芯片的栅极和所述第二管脚。本发明所述的半导体器件的封装方法有效地降低了半导体器件的电流密度，进而能够延长半导体器件的寿命，并提高半导体器件的可靠性。

Description

一种半导体器件及其封装方法
技术领域
本发明涉及涉及半导体技术领域，尤其涉及一种半导体器件及其封装方法。
背景技术
随着半导体器件封装技术的不断进步，要求半导体器件的尺寸越来越小，但是处理速度和功率要求越来越高。但是，现有半导体器件的小尺寸、高功率引起的高电流密度，即半导体器件的源极和漏极上的电流密度较高，成为阻碍半导体发展的主要问题。较高的电流密度大大减小了半导体器件的寿命，并降低了半导体器件的可靠性。
发明内容
本发明是为了解决现有技术中的上述不足而完成的，本发明的目的在于提出一种半导体器件及其封装方法，该半导体器件的封装方法能够减小封装的半导体器件的电流密度。
为达此目的，本发明采用以下技术方案：
第一方面，本发明公开了一种半导体器件的封装方法，包括：
提供导线架，所述导线架包括芯片座、芯片管脚、第一管脚和第二管脚，所述芯片管脚与所述芯片座连接，所述第一管脚和所述第二管脚与所述芯片座断开；
在所述芯片座之上焊接芯片，所述芯片的漏极与所述芯片座连接；
焊接铝箔，所述铝箔连接所述芯片的源极和所述第一管脚；
压焊所述芯片之上的铝箔拱起的部分和/或所述第一管脚之上的铝箔拱起的部分；
焊接导线，所述导线连接所述芯片的栅极和所述第二管脚。
进一步地，所述在所述芯片座之上焊接芯片包括：
在所述芯片座之上制备导电结合材；
采用回流焊技术在所述导电结合材上焊接芯片。
进一步地，所述在所述芯片座之上焊接芯片之后，所述焊接铝箔之前还包括：
对焊接芯片之后得到的半导体器件进行清洗。
进一步地，所述提供导线架具体包括：
提供引线框架，所述引线框架包括单排连接的多个导线架，
所述焊接导线之后还包括：
对焊接导线之后得到的半导体器件进行注塑封装和分离。
第二方面，本发明公开了一种半导体器件，包括：
导线架，所述导线架包括芯片座、芯片管脚、第一管脚和第二管脚，所述芯片管脚与所述芯片座连接，所述第一管脚和所述第二管脚与所述芯片座断开；
导电结合材，所述导电结合材位于所述芯片座之上；
芯片，所述芯片位于所述导电结合材之上，所述芯片的漏极与所述芯片座连接；
铝箔，所述铝箔连接所述芯片的源极和所述第一管脚；
导线，所述导线连接所述芯片的栅极和所述第二管脚。
本发明所述的半导体器件的封装方法通过焊接连接芯片的源极和第一管脚的铝箔后再对铝箔上拱起的部分进行压焊，在有限的焊接区域内增加了铝箔与半导体器件的接触面积，有效地降低了半导体器件的电流密度，进而能够延长半导体器件的寿命，并提高半导体器件的可靠性。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是本发明实施例一提供的半导体器件的封装方法的流程图。
图2是本发明实施例二提供的半导体器件的结构图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
实施例一：
图1是本发明实施例一提供的半导体器件的封装方法的流程图。如图1所示，该方法包括：
步骤101、提供引线框架，引线框架包括单排连接的多个导线架，导线架包括芯片座、芯片管脚、第一管脚和第二管脚，芯片管脚与芯片座连接，第一管脚和第二管脚与芯片座断开。
本步骤中，可以同时对包括多个导线架的引线框架进行操作，可以一次同时制作多个半导体器件。
步骤102、在芯片座之上制备导电结合材。
本步骤中，导电结合材可以是导电胶或焊锡膏，可以通过点或刷的方式，将导电结合材涂在芯片座上。
步骤103、采用回流焊技术在导电结合材上焊接芯片，芯片的漏极与芯片座连接。
本步骤中，正装芯片，芯片的漏极朝下。由于芯片管脚与芯片座连接，且结合材为导电的，所以，芯片管脚即为封装后的半导体器件的漏极。
步骤104、对焊接芯片之后得到的半导体器件进行清洗。
本步骤中，经过清洗之后可以去掉粘附在半导体器件表面的结合材助焊剂防止焊线不牢及填充注塑后出现分层现象。
步骤105、焊接铝箔，铝箔连接芯片的源极和第一管脚。
本步骤中，芯片的源极位于芯片的上表面，焊接的铝箔在芯片的源极上可以有两个焊点，焊接后，第一管脚与芯片的源极连接，所以，第一管脚即为封装后的半导体器件的源极。
与现有技术中焊接导线将芯片的源极与源极管脚连接相比，通过焊接铝箔，增大了铝箔与芯片的源极的接触面积，有效地降低了源极的电流密度。
步骤106、压焊芯片之上的铝箔拱起的部分和/或第一管脚之上的铝箔拱起的部分。
步骤105焊接的铝箔不可避免地会有拱起，不接触芯片源极的部分。本步骤106中，将焊线头返回对铝箔拱起的部分进行二次压焊，进一步增大了铝箔与芯片的源极的接触面积，有效地降低了源极的电流密度。
步骤106之后还可以多次将焊线头返回对铝箔拱起的部分进行压焊，使得铝箔与芯片的源极的接触面积尽量地大，能够尽量地降低源极的电流密度。
步骤107、焊接导线，导线连接芯片的栅极和第二管脚。
本步骤中，芯片的栅极位于芯片的上表面，第二管脚与芯片的栅极连接，所以，第二管脚即为封装后的半导体器件的栅极。因为栅极的电流密度较小，故用导线连接即可。
步骤108、对焊接导线之后得到的半导体器件进行注塑封装和分离。
本步骤中，经过注塑封装和分离之后，可以得到多个单独的半导体器件。
本发明实施例一所述的半导体器件的封装方法通过焊接连接芯片的源极和第一管脚的铝箔后再对铝箔上拱起的部分进行压焊，在有限的焊接区域内增加了铝箔与半导体器件的接触面积，有效地降低了半导体器件的电流密度，进而能够延长半导体器件的寿命，并提高半导体器件的可靠性。
实施例二：
图2是本发明实施例二提供的半导体器件的结构图。如图2所示，该半导体器件包括：
导线架201，导线架201包括芯片座211、芯片管脚221、第一管脚231和第二管脚241，芯片管脚221与芯片座211连接，第一管脚231和第二管脚241与芯片座211断开。
导电结合材202，位于芯片座210之上。
本实施例中，导电结合材可以是导电胶或焊锡膏。
芯片203，位于导电结合材202之上，芯片203的漏极与芯片座211连接。
本实施例中，芯片的下表面均为漏极，与芯片座连接，由于芯片管脚与芯片座连接，且结合材为导电的，所以，芯片管脚即为封装后的半导体器件的漏极。
铝箔204，连接芯片203的源极和第一管脚231。
本实施例中，芯片的源极位于芯片的上表面，铝箔与芯片的源极可以有两个接触点，第一管脚与芯片的源极连接，第一管脚即为封装后的半导体器件的源极。
与现有技术中采用导线将芯片的源极与源极管脚连接相比，通过铝箔将芯片的源极和第一管脚相连，增大了铝箔与芯片的源极的接触面积，有效地降低了源极的电流密度。
导线205，连接芯片203的栅极和第二管脚241。
本实施例中，芯片的栅极位于芯片的上表面，第二管脚与芯片的栅极连接，所以，第二管脚即为封装后的半导体器件的栅极。因为栅极的电流密度较小，故用导线连接即可。
本实施例二提供的半导体器件通过铝箔连接芯片的源极和第一管脚，在有限的焊接区域内增加了铝箔与半导体器件的接触面积，有效地降低了半导体器件的电流密度，进而能够延长半导体器件的寿命，并提高半导体器件的可靠性。
上述仅为本发明的较佳实施例及所运用的技术原理。本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由权利要求的范围决定。

Claims (5)

1.一种半导体器件的封装方法，其特征在于，包括：
提供导线架，所述导线架包括芯片座、芯片管脚、第一管脚和第二管脚，所述芯片管脚与所述芯片座连接，所述第一管脚和所述第二管脚与所述芯片座断开；
在所述芯片座之上焊接芯片，所述芯片的漏极与所述芯片座连接；
焊接铝箔，所述铝箔连接所述芯片的源极和所述第一管脚；
压焊所述芯片之上的铝箔拱起的部分和/或所述第一管脚之上的铝箔拱起的部分；
焊接导线，所述导线连接所述芯片的栅极和所述第二管脚。
2.根据权利要求1所述的半导体器件的封装方法，其特征在于，所述在所述芯片座之上焊接芯片包括：
在所述芯片座之上制备导电结合材；
采用回流焊技术在所述导电结合材上焊接芯片。
3.根据权利要求2所述的半导体器件的封装方法，其特征在于，所述在所述芯片座之上焊接芯片之后，所述焊接铝箔之前还包括：
对焊接芯片之后得到的半导体器件进行清洗。
4.根据权利要求3所述的半导体器件的封装方法，其特征在于，所述提供导线架具体包括：
提供引线框架，所述引线框架包括单排连接的多个导线架，
所述焊接导线之后还包括：
对焊接导线之后得到的半导体器件进行注塑封装和分离。
5.一种半导体器件，其特征在于，包括：
导线架，所述导线架包括芯片座、芯片管脚、第一管脚和第二管脚，所述芯片管脚与所述芯片座连接，所述第一管脚和所述第二管脚与所述芯片座断开；
导电结合材，所述导电结合材位于所述芯片座之上；
芯片，所述芯片位于所述导电结合材之上，所述芯片的漏极与所述芯片座连接；
铝箔，所述铝箔连接所述芯片的源极和所述第一管脚；
导线，所述导线连接所述芯片的栅极和所述第二管脚。
CN201410745957.9A 2014-12-08 2014-12-08 一种半导体器件及其封装方法 Active CN104409430B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410745957.9A CN104409430B (zh) 2014-12-08 2014-12-08 一种半导体器件及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410745957.9A CN104409430B (zh) 2014-12-08 2014-12-08 一种半导体器件及其封装方法

Publications (2)

Publication Number Publication Date
CN104409430A true CN104409430A (zh) 2015-03-11
CN104409430B CN104409430B (zh) 2018-01-16

Family

ID=52647046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410745957.9A Active CN104409430B (zh) 2014-12-08 2014-12-08 一种半导体器件及其封装方法

Country Status (1)

Country Link
CN (1) CN104409430B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114496965A (zh) * 2022-04-18 2022-05-13 江苏长晶浦联功率半导体有限公司 一种半导体封装打线结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103664A (ja) * 2002-09-05 2004-04-02 Toshiba Corp 縦型トランジスタ
CN201185187Y (zh) * 2008-03-15 2009-01-21 四川立泰电子有限公司 大功率小封装三极管
CN101714544A (zh) * 2009-11-06 2010-05-26 深圳市鹏微科技有限公司 一种集成三极管及其制造方法
CN201549504U (zh) * 2009-11-06 2010-08-11 深圳市鹏微科技有限公司 一种集成三极管
CN203536423U (zh) * 2013-09-11 2014-04-09 杰群电子科技（东莞）有限公司 一种y轴方向多焊接窗口芯片的焊线用新型连接结构
CN203536425U (zh) * 2013-09-11 2014-04-09 杰群电子科技（东莞）有限公司 一种用于固定散热铜片的新型结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103664A (ja) * 2002-09-05 2004-04-02 Toshiba Corp 縦型トランジスタ
CN201185187Y (zh) * 2008-03-15 2009-01-21 四川立泰电子有限公司 大功率小封装三极管
CN101714544A (zh) * 2009-11-06 2010-05-26 深圳市鹏微科技有限公司 一种集成三极管及其制造方法
CN201549504U (zh) * 2009-11-06 2010-08-11 深圳市鹏微科技有限公司 一种集成三极管
CN203536423U (zh) * 2013-09-11 2014-04-09 杰群电子科技（东莞）有限公司 一种y轴方向多焊接窗口芯片的焊线用新型连接结构
CN203536425U (zh) * 2013-09-11 2014-04-09 杰群电子科技（东莞）有限公司 一种用于固定散热铜片的新型结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114496965A (zh) * 2022-04-18 2022-05-13 江苏长晶浦联功率半导体有限公司 一种半导体封装打线结构
CN114496965B (zh) * 2022-04-18 2022-09-20 江苏长晶浦联功率半导体有限公司 一种半导体封装打线结构

Also Published As

Publication number Publication date
CN104409430B (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
CN108461459A (zh) 一种负极对接双向整流二极管及其制造工艺
CN104409615A (zh) 倒装led芯片、倒装led芯片封装体及其制作方法
CN104409430A (zh) 一种半导体器件及其封装方法
CN104465423B (zh) 一种双引线框架叠合设计半导体器件封装方法
CN107316859A (zh) 一种双芯片横向串联型的二极管封装结构和制造方法
CN102679295B (zh) 提升散热效率的光源模块及其组装方法
CN104409372B (zh) 一种半导体器件及其封装方法
CN106449517B (zh) 一种堆叠式单基岛sip封装工艺
CN104465597A (zh) 一种四面无引脚扁平半导体器件封装结构及封装方法
CN103441116A (zh) 一种半导体封装件及其制造方法
CN104332465B (zh) 一种3d封装结构及其工艺方法
CN208127189U (zh) 一种负极对接双向整流二极管
CN103107098B (zh) 方形扁平无引脚的封装方法及其封装结构
CN203260633U (zh) 不用焊线的led封装结构
CN207199600U (zh) 高可靠性整流半导体器件
CN104538378A (zh) 一种圆片级封装结构及其工艺方法
CN104465586B (zh) 一种圆片级封装结构及其工艺方法
CN104299955B (zh) 一种方形扁平无引脚封装
CN216625600U (zh) 整流桥堆及电子设备
CN204375738U (zh) 圆片级封装结构
CN204375732U (zh) 一种双引线框架叠合设计半导体器件封装结构
CN104332458A (zh) 功率芯片互连结构及其互连方法
CN203674217U (zh) 一种晶闸管芯片
CN204204848U (zh) 功率芯片互连结构
CN203589006U (zh) 一种aaqfn二次塑封与二次植球优化的封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant