CN104332465B - 一种3d封装结构及其工艺方法 - Google Patents

一种3d封装结构及其工艺方法 Download PDF

Info

Publication number
CN104332465B
CN104332465B CN201410447542.3A CN201410447542A CN104332465B CN 104332465 B CN104332465 B CN 104332465B CN 201410447542 A CN201410447542 A CN 201410447542A CN 104332465 B CN104332465 B CN 104332465B
Authority
CN
China
Prior art keywords
copper
packaging material
plastic packaging
substrate
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410447542.3A
Other languages
English (en)
Other versions
CN104332465A (zh
Inventor
林煜斌
张立东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangyin Xinzhilian Electronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Xinzhilian Electronics Technology Co ltd filed Critical Jiangyin Xinzhilian Electronics Technology Co ltd
Priority to CN201410447542.3A priority Critical patent/CN104332465B/zh
Publication of CN104332465A publication Critical patent/CN104332465A/zh
Application granted granted Critical
Publication of CN104332465B publication Critical patent/CN104332465B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种3D封装结构及其工艺方法，所述结构包括基板（1），所述基板（1）上设置有控制芯片（2）、铜柱（3）和场效应管（4），所述场效应管（4）表面设置有铜凸块（5），所述控制芯片（2）、铜柱（3）、场效应管（4）和铜凸块（5）外围区域包封有一次塑封料（7），所述一次塑封料（7）表面设置有线路层（6），所述线路层（6）连接于铜柱（3）和铜凸块（5）顶部之间，所述线路层（6）外围区域设置有二次塑封料（8）。本发明的有益效果：它在场效应管上形成铜凸块，在引脚上电镀出铜柱，包封后通过研磨减薄将铜凸块和铜柱进行重布线电性连接，解决常规工艺焊线无法有效降低电阻率的问题，同时电镀线路层可以增强导热功能。

Description

一种3D封装结构及其工艺方法
技术领域
本发明涉及一种3D封装结构及其工艺方法，属于集成电路或分立元件封装技术领域。
背景技术
在现代电子产品中，随芯片的高度集成，功率越来越大，怎样降低电阻率，避免多余的电流消耗是一个必须解决的问题。常规工艺中需要尽量在一个场效应管上打很多的焊线，而且线径越粗越好，以此来达到降低电阻率的效果，但是焊线的密集性增加了打线困难，并且焊线和基板的接触会产生相应的接触电阻，而且有时焊线的数量不够也导致降低电阻率的效果不明显。
发明内容
本发明的目的在于克服上述不足，提供一种3D封装结构及其工艺方法，它在场效应管上形成铜凸块，在引脚上电镀出铜柱，模塑包封后通过研磨减薄将铜凸块和铜柱进行重布线电性连接，解决常规工艺焊线无法有效降低电阻率的问题，同时电镀线路层可以电镀大面积的金属用作导热，增强导热功能。
本发明的目的是这样实现的：一种3D封装结构，它包括基板，所述基板上设置有控制芯片、铜柱和场效应管，所述铜柱设置于基板的引脚上，所述控制芯片和场效应管栅极之间以及控制芯片与基板之间通过金属线相连接，所述场效应管表面设置有铜凸块，所述控制芯片、铜柱、场效应管和铜凸块外围区域包封有一次塑封料，所述铜柱、铜凸块和一次塑封料顶部齐平，所述一次塑封料表面设置有线路层，所述线路层连接于铜柱和铜凸块顶部之间，所述线路层外围区域设置有二次塑封料。
一种3D封装结构的工艺方法，所述方法包括如下步骤：
步骤一、取一基板；
步骤二、在基板表面引脚位置电镀铜柱，为之后的电性连接做准备；
步骤三、在基板表面装上控制芯片和场效应管，其中场效应管表面制作有铜凸块；
步骤四、将控制芯片与场效应管栅极之间以及控制芯片与基板之间进行焊线连接；
步骤五、对基板正面进行塑封料塑封作业；
步骤六、对塑封料上表面进行研磨，露出铜凸块和铜柱；
步骤七、在塑封料表面进行金属化处理；
步骤八、在经过金属化处理的塑封料表面电镀线路层连接铜凸块和铜柱；
步骤九、通过微蚀方式除去多余的金属化层；
步骤十、对塑封料表面的电镀线路层进行二次塑封。
一种3D封装结构，它包括基板，所述基板上设置有控制芯片、铜柱和场效应管，所述铜柱设置于基板的引脚上，所述控制芯片和场效应管栅极之间以及控制芯片与基板之间通过金属线相连接，所述场效应管表面设置有铜凸块，所述控制芯片、铜柱、场效应管和铜凸块外围区域包封有一次塑封料，所述铜柱、铜凸块和一次塑封料顶部齐平，所述一次塑封料表面设置有线路层，其中部分线路层连接于铜柱和铜凸块顶部之间，部分线路层上设置有第二芯片，所述第二芯片表面与线路层之间通过金属线相连接，所述线路层、第二芯片和金属线外围区域设置有二次塑封料。
一种3D封装结构的工艺方法，所述方法包括如下步骤：
步骤一、取一基板；
步骤二、在基板表面引脚位置电镀铜柱，为之后的电性连接做准备；
步骤三、在基板表面装上控制芯片和场效应管，其中场效应管表面制作有铜凸块；
步骤四、将控制芯片与场效应管栅极之间以及控制芯片与基板之间进行焊线连接；
步骤五、对基板正面进行塑封料塑封作业；
步骤六、对塑封料上表面进行研磨，露出铜凸块和铜柱；
步骤七、在塑封料表面进行金属化处理；
步骤八、在经过金属化处理的塑封料表面电镀线路层，其中部分线路层用于连接铜凸块和铜柱，部分线路层为后续的装片打线作基础；
步骤九、通过微蚀方式除去多余的金属化层；
步骤十、在步骤八电镀的线路层上进行装片打线；
步骤十一、对塑封料表面的电镀线路层以及芯片进行二次塑封。
所述步骤七~步骤十一重复进行多次。
所述功率场效应晶体管器件表面可以事先做好铜凸块后再进行装片，也可以先将功率场效应晶体管器件装片后再在其表面制作铜凸块。
与现有技术相比，本发明具有以下有益效果：
1、本发明一种3D封装结构及其工艺方法，它用电镀线路取代了焊线的工艺，线路比普通焊线粗，降低线阻，明显降低电阻率；
2、本发明的电镀线路工艺成本低且省去了功率管上的大量焊线，同时电镀线路可以电镀大面积金属用作导热，从而增强导热功能；
3、本发明可以根据功率需求，设计电镀线路的粗细，使得电流消耗小，达到省电的效果。
附图说明
图1~图10为本发明一种3D封装结构的工艺方法实施1的各工序示意图。
图11为本发明一种3D封装结构实施例1的示意图。
图12~图22为本发明一种3D封装结构的工艺方法实施2的各工序示意图。
图23为本发明一种3D封装结构实施例2的示意图。
其中：
基板1
控制芯片2
铜柱3
场效应管4
铜凸块5
线路层6
一次塑封料7
二次塑封料8
第二芯片9
金属线10。
具体实施方式
实施例1：单层结构
参见图11，本发明一种3D封装结构，它包括基板1，所述基板1上设置有控制芯片2、铜柱3和场效应管4，所述铜柱3设置于基板1的引脚上，所述控制芯片2和场效应管4栅极之间以及控制芯片2与基板1之间通过金属线相连接，所述场效应管4表面设置有铜凸块5，所述控制芯片2、铜柱3、场效应管4和铜凸块5外围区域包封有一次塑封料7，所述铜柱3、铜凸块5和一次塑封料7顶部齐平，所述一次塑封料7表面设置有线路层6，所述线路层6连接于铜柱3和铜凸块5顶部之间，所述线路层6外围区域设置有二次塑封料8。
其工艺方法如下：
步骤一、参见图1，取一基板，普通常规基板都适用；
步骤二、参见图2，在基板表面引脚位置电镀铜柱，为之后的电性连接做准备；
步骤三、参见图3，在基板表面装上控制芯片和场效应管，其中场效应管表面制作有铜凸块，场效应管表面可以事先做好铜凸块后再进行装片，也可以先将场效应管装片后再在其表面制作铜凸块；
步骤四、参见图4，将控制芯片与场效应管栅极之间以及控制芯片与基板之间进行焊线连接；
步骤五、参见图5，对基板正面进行塑封料塑封作业；
步骤六、参见图6，对塑封料上表面进行研磨，露出铜凸块和铜柱；
步骤七、参见图7，在塑封料表面进行金属化处理；
步骤八、参见图8，在经过金属化处理的塑封料表面电镀线路层连接铜凸块和铜柱，线路层的面积可以根据散热需求设计；
步骤九、参见图9，通过微蚀方式除去多余的金属化层；
步骤十、参见图10，对塑封料表面的电镀线路层进行二次塑封。
实施例2：多层结构
参见图23，本发明一种3D封装结构，它包括基板1，所述基板1上设置有控制芯片2、铜柱3和场效应管4，所述铜柱3设置于基板1的引脚上，所述控制芯片2和场效应管4栅极之间以及控制芯片2与基板1之间通过金属线相连接，所述场效应管4表面设置有铜凸块5，所述控制芯片2、铜柱3、场效应管4和铜凸块5外围区域包封有一次塑封料7，所述铜柱3、铜凸块5和一次塑封料7顶部齐平，所述一次塑封料7表面设置有线路层6，其中部分线路层6连接于铜柱3和铜凸块5顶部之间，部分线路层6上设置有第二芯片9，所述第二芯片9表面与线路层6之间通过金属线10相连接，所述线路层6、第二芯片和金属线10外围区域设置有二次塑封料8。
其工艺方法如下：
步骤一、参见图12，取一基板，普通常规基板都适用；
步骤二、参见图13，在基板表面引脚位置电镀铜柱，为之后的电性连接做准备；
步骤三、参见图14，在基板表面装上控制芯片和场效应管，其中场效应管表面制作有铜凸块，场效应管表面可以事先做好铜凸块后再进行装片，也可以先将场效应管装片后再在其表面制作铜凸块；
步骤四、参见图15，将控制芯片与场效应管栅极之间以及控制芯片与基板之间进行焊线连接；
步骤五、参见图16，对基板正面进行塑封料塑封作业；
步骤六、参见图17，对塑封料上表面进行研磨，露出铜凸块和铜柱；
步骤七、参见图18，在塑封料表面进行金属化处理；
步骤八、参见图19，在经过金属化处理的塑封料表面电镀线路层，其中部分线路层用于连接铜凸块和铜柱，部分线路层为后续的装片打线作基础；
步骤九、参见图20，通过微蚀方式除去多余的金属化层；
步骤十、参见图21，在步骤八电镀的线路层上进行装片打线；
步骤十一、参见图22，对塑封料表面的电镀线路层以及芯片进行二次塑封。
其中步骤七~步骤十一可重复进行多次，从而形成多层结构。

Claims (4)

1.一种3D封装结构的工艺方法，其特征在于所述方法包括如下步骤：
步骤一、取一基板；
步骤二、在基板表面引脚位置电镀铜柱，为之后的电性连接做准备；
步骤三、在基板表面装上控制芯片和场效应管，其中场效应管表面制作有铜凸块；
步骤四、将控制芯片与场效应管栅极之间以及控制芯片与基板之间进行焊线连接；
步骤五、对基板正面进行塑封料塑封作业；
步骤六、对塑封料上表面进行研磨，露出铜凸块和铜柱；
步骤七、在塑封料表面进行金属化处理；
步骤八、在经过金属化处理的塑封料表面电镀线路层连接铜凸块和铜柱；
步骤九、通过微蚀方式除去多余的金属化层；
步骤十、对塑封料表面的电镀线路层进行二次塑封。
2.一种3D封装结构的工艺方法，其特征在于所述方法包括如下步骤：
步骤一、取一基板；
步骤二、在基板表面引脚位置电镀铜柱，为之后的电性连接做准备；
步骤三、在基板表面装上控制芯片和场效应管，其中场效应管表面制作有铜凸块；
步骤四、将控制芯片与场效应管栅极之间以及控制芯片与基板之间进行焊线连接；
步骤五、对基板正面进行塑封料塑封作业；
步骤六、对塑封料上表面进行研磨，露出铜凸块和铜柱；
步骤七、在塑封料表面进行金属化处理；
步骤八、在经过金属化处理的塑封料表面电镀线路层，其中部分线路层用于连接铜凸块和铜柱，部分线路层为后续的装片打线作基础；
步骤九、通过微蚀方式除去多余的金属化层；
步骤十、在步骤八电镀的线路层上进行装片打线；
步骤十一、对塑封料表面的电镀线路层以及芯片进行二次塑封。
3.根据权利要求2所述的一种3D封装结构的工艺方法，其特征在于：所述步骤七~步骤十一重复进行多次。
4.根据权利要求1或2所述的一种3D封装结构的工艺方法：其特征在于：所述场效应管表面可以事先做好铜凸块后再进行装片，也可以先将场效应管装片后再在其表面制作铜凸块。
CN201410447542.3A 2014-09-03 2014-09-03 一种3d封装结构及其工艺方法 Active CN104332465B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410447542.3A CN104332465B (zh) 2014-09-03 2014-09-03 一种3d封装结构及其工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410447542.3A CN104332465B (zh) 2014-09-03 2014-09-03 一种3d封装结构及其工艺方法

Publications (2)

Publication Number Publication Date
CN104332465A CN104332465A (zh) 2015-02-04
CN104332465B true CN104332465B (zh) 2017-05-17

Family

ID=52407165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410447542.3A Active CN104332465B (zh) 2014-09-03 2014-09-03 一种3d封装结构及其工艺方法

Country Status (1)

Country Link
CN (1) CN104332465B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602277B (zh) * 2016-11-04 2017-10-11 恆勁科技股份有限公司 封裝基板及其製作方法
CN110473795B (zh) * 2019-09-02 2024-02-23 合肥矽迈微电子科技有限公司 一种大尺寸芯片的分层隔离封装结构及工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157394A (zh) * 2011-03-22 2011-08-17 南通富士通微电子股份有限公司 高密度系统级封装方法
CN103022026A (zh) * 2011-09-20 2013-04-03 立锜科技股份有限公司 多芯片模块及其制造方法
CN103681561A (zh) * 2012-09-20 2014-03-26 台湾积体电路制造股份有限公司 层叠封装结构中的无源器件及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868432B2 (en) * 2006-02-13 2011-01-11 Fairchild Semiconductor Corporation Multi-chip module for battery power control

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157394A (zh) * 2011-03-22 2011-08-17 南通富士通微电子股份有限公司 高密度系统级封装方法
CN103022026A (zh) * 2011-09-20 2013-04-03 立锜科技股份有限公司 多芯片模块及其制造方法
CN103681561A (zh) * 2012-09-20 2014-03-26 台湾积体电路制造股份有限公司 层叠封装结构中的无源器件及其形成方法

Also Published As

Publication number Publication date
CN104332465A (zh) 2015-02-04

Similar Documents

Publication Publication Date Title
US9685430B2 (en) Embedded package and method thereof
CN203859110U (zh) 双标记板堆叠式管芯封装件与半导体封装件
CN102299082B (zh) 半导体承载元件的制造方法及应用其的封装件的制造方法
CN101335217B (zh) 半导体封装件及其制法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
US11145581B2 (en) Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN205039151U (zh) 一种堆叠型芯片封装结构
CN103794587A (zh) 一种高散热芯片嵌入式重布线封装结构及其制作方法
CN105244347A (zh) 一种新型嵌入式封装及封装方法
CN102403295B (zh) 金属键接的半导体封装及其方法
US8648449B2 (en) Electrical connectivity for circuit applications
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN104332465B (zh) 一种3d封装结构及其工艺方法
US20120160549A1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
CN104247012B (zh) 半导体装置及其制造方法
CN204651308U (zh) 一种实现高密度引脚的引线框架
CN105378917A (zh) 堆叠芯片封装
CN106158787B (zh) 封装装置与其制作方法
CN104617075B (zh) 一种引线框架的封装结构及其制造方法
CN103579202B (zh) 有机基板半导体器件电磁屏蔽结构及制作方法
CN106531644A (zh) 一种芯片的封装工艺和封装结构
CN105489542A (zh) 芯片封装方法及芯片封装结构
CN204809204U (zh) 一种硅通孔互连结构
CN204189783U (zh) 降低mos芯片内阻的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160429

Address after: 214434 Jiangyin, Jiangsu, Chengjiang city street, Long Hill Road, No. 78

Applicant after: Jiangsu Changjiang Electronics Technology Co., Ltd.

Address before: 214434 Jiangyin, Jiangsu Province, Chengjiang Mayor Hill Road, No. 78, No.

Applicant before: Jiangsu Changjiang Electronics Technology Co., Ltd.

GR01 Patent grant
GR01 Patent grant