CN103579202B - 有机基板半导体器件电磁屏蔽结构及制作方法 - Google Patents

有机基板半导体器件电磁屏蔽结构及制作方法 Download PDF

Info

Publication number
CN103579202B
CN103579202B CN201310589790.7A CN201310589790A CN103579202B CN 103579202 B CN103579202 B CN 103579202B CN 201310589790 A CN201310589790 A CN 201310589790A CN 103579202 B CN103579202 B CN 103579202B
Authority
CN
China
Prior art keywords
organic substrate
chip
substrate
signal
conductor surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310589790.7A
Other languages
English (en)
Other versions
CN103579202A (zh
Inventor
孙鹏
王宏杰
徐健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201310589790.7A priority Critical patent/CN103579202B/zh
Publication of CN103579202A publication Critical patent/CN103579202A/zh
Application granted granted Critical
Publication of CN103579202B publication Critical patent/CN103579202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供一种有机基板半导体器件电磁屏蔽结构，包括一有机基板，有机基板具有两个相对的导体面；两个导体面之间的有机基板内设有金属屏蔽层；在有机基板的一个导体面上贴装有芯片，芯片的连接凸点与该导体面连接；具有电磁屏蔽作用的帽状导电保型镀层包盖住所述芯片；帽状导电保型镀层的帽沿部通过基板电通孔连接金属屏蔽层以及有机基板的另一个导体面；芯片的连接凸点通过与金属屏蔽层绝缘的信号与电源通道连接至有机基板的另一个导体面；帽状导电保型镀层通过溅射沉积金属在所述芯片和芯片底填的外表面上而形成。此种电磁屏蔽结构能够获得更好的电磁屏蔽效果；采用溅射沉积金属形成导电保型镀层，制作方便且成本低，并且结构紧凑。

Description

有机基板半导体器件电磁屏蔽结构及制作方法
技术领域
本发明涉及一种半导体器件电磁屏蔽结构，尤其是一种采用有机基板的半导体器件电磁屏蔽结构。
背景技术
目前随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流，尤其在手持式便携式产品上得到推广应用。微组装密度和集成度的骤然提高，对于有限空间内对较强电磁辐射的器件进行电磁屏蔽提出了更高的要求，工艺难度增加。
图1是现有的一种电磁屏蔽解决方案，主要是在半导体封装结构上设置一个电磁屏蔽罩，用于屏蔽芯片间的电磁干扰。但没有考虑电磁辐射从器件底部泄露的问题和封装结构尺寸较大的问题。屏蔽罩101考虑了屏蔽芯片108和112之间的互相干扰，但没有考虑芯片112从底部泄露辐射的处理。并且当匹配不同大小的屏蔽芯片时，需要各种不同尺寸的屏蔽罩，屏蔽罩通常需要开模制作，而开多种模具的成本比较高昂。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种有机基板半导体器件电磁屏蔽结构及制作方法，在承载芯片的有机基板内设有屏蔽层以提供具有两面电磁屏蔽结构的封装结构，获得更好的电磁屏蔽效果；采用溅射沉积金属形成导电保型镀层，制作方便且成本低，并且结构紧凑。本发明采用的技术方案是：
一种有机基板半导体器件电磁屏蔽结构，包括一有机基板，所述有机基板具有两个相对的导体面；两个导体面之间的有机基板内设有至少一层金属屏蔽层；在有机基板的一个导体面上贴装有芯片，芯片的连接凸点与该导体面连接；具有电磁屏蔽作用的帽状导电保型镀层包盖住所述芯片；帽状导电保型镀层的帽沿部与该导体面结合；
帽状导电保型镀层的帽沿部通过贯通有机基板的基板电通孔连接金属屏蔽层以及有机基板的另一个导体面；
芯片的连接凸点通过贯通有机基板且与金属屏蔽层绝缘的信号与电源通道连接至有机基板的另一个导体面；
贴装有芯片的有机基板的那一导体面上覆盖有封装材料，封装材料将帽状导电保型镀层完全包覆在内；在有机基板的另一导体面上植有焊球，焊球中的接地焊球电连接基板电通孔，信号与电源焊球电连接信号与电源通道。
进一步地，所述芯片底部填充有芯片底填，且芯片底填被帽状导电保型镀层包盖在内。
进一步地，所述帽状导电保型镀层通过溅射沉积金属在所述芯片和芯片底填的外表面上而形成。
进一步地，所述金属屏蔽层为覆铜层。
本发明还提供了一种有机基板半导体器件电磁屏蔽结构的制作方法，包括下述步骤：
步骤一.提供有机基板，该有机基板具有两个相对的导体面，有机基板内预置有一层金属屏蔽层；
在有机基板上开贯通有机基板两个导体面的基板电通孔，使得基板电通孔连接金属屏蔽层；
在有机基板上开贯通有机基板两个导体面的信号与电源通道，并且使得信号与电源通道与金属屏蔽层绝缘；
基板电通孔分布在信号与电源通道的外侧；
步骤二.将芯片贴装在在有机基板的一个导体面上，使得芯片的连接凸点与该导体面连接，且使得与信号和电源相关的连接凸点同信号与电源通道的一端形成电连接；在芯片底部填充芯片底填；
步骤三.在芯片和芯片底填的外表面上溅射沉积金属，形成一个帽状的导电保型镀层；帽状导电保型镀层的帽沿部与芯片所在的导体面结合，且同基板电通孔的一端形成电连接；
步骤四.在贴装有芯片的有机基板的那一导体面上覆盖封装材料，将帽状导电保型镀层完全包覆在内；
步骤五.在有机基板的另一导体面上植焊球，使得焊球中的接地焊球电连接基板电通孔的另一端，信号与电源焊球电连接信号与电源通道的另一端。
进一步地，所述步骤二中，芯片通过倒装焊方式贴装在有机基板上，且位于信号与电源通道上方。
本发明具有下列优点：
1.通过在有机基板中设置屏蔽层，可以解决电磁辐射从封装结构底部泄露或者进入的问题。
2.溅射沉积金属形成的帽状导电保型镀层具有结构紧凑，制作简单，制作成本低的优势。
附图说明
图1为现有技术中的一种电磁屏蔽结构。
图2为本发明的有机基板示意图。
图3为本发明的芯片贴装示意图。
图4为本发明的溅射沉积金属形成帽状导电保型镀层示意图。
图5为本发明的塑封成型示意图。
图6为本发明的植球示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图6所示：本发明所设计的一种有机基板半导体器件电磁屏蔽结构，包括一有机基板1，所述有机基板1具有两个相对的导体面；两个导体面之间的有机基板内设有至少一层金属屏蔽层2；在有机基板1的一个导体面上贴装有芯片3，芯片3的连接凸点31与该导体面连接，芯片3底部填充有芯片底填4；具有电磁屏蔽作用的帽状导电保型镀层5包盖住所述芯片3和芯片底填4；帽状导电保型镀层5的帽沿部与该导体面结合；其中导体面是指有机基板1的表面上设有布线层，并不是指有机基板1的表面完全是一层导体层。
帽状导电保型镀层5的帽沿部通过贯通有机基板1的基板电通孔6连接金属屏蔽层2以及有机基板1的另一个导体面；
芯片3的连接凸点31通过贯通有机基板1且与金属屏蔽层2绝缘的信号与电源通道7连接至有机基板1的另一个导体面；
贴装有芯片3的有机基板1的那一导体面上覆盖有封装材料8，封装材料8将帽状导电保型镀层5完全包覆在内。在有机基板1的另一导体面上植有焊球9，焊球9中的接地焊球91电连接基板电通孔6，信号与电源焊球92电连接信号与电源通道7。
优选地，帽状导电保型镀层5通过溅射沉积金属在所述芯片3和芯片底填4的外表面上而形成。
本发明所提出的有机基板半导体器件电磁屏蔽结构可采用下述方法制作，包括步骤：
步骤一.如图2所示，提供有机基板1，该有机基板1具有两个相对的导体面，有机基板1内预置有一层金属屏蔽层2；
在有机基板1上开贯通有机基板1两个导体面的基板电通孔6，基板电通孔6内填充有导电金属以电连接两个导体面，使得基板电通孔6连接金属屏蔽层2；
在有机基板1上开贯通有机基板1两个导体面的信号与电源通道7，信号与电源通道7内填充有导电金属以电连接两个导体面，并且使得信号与电源通道7与金属屏蔽层2绝缘；
基板电通孔6分布在信号与电源通道7的外侧；
金属屏蔽层2通常是一层预置在两个导体面之间的覆铜层。
步骤二.如图3所示，将芯片3贴装在在有机基板1的一个导体面上，使得芯片3的连接凸点31与该导体面连接（可以形成机械连接和电学连接），且使得与信号和电源相关的连接凸点31同信号与电源通道7的一端形成电连接；
在芯片3底部填充芯片底填4；
芯片3通常可以通过倒装焊方式贴装在有机基板1上，且位于信号与电源通道7上方。
步骤三.如图4所示，在芯片3和芯片底填4的外表面上溅射沉积金属，形成一个帽状的导电保型镀层5；帽状导电保型镀层5的帽沿部与芯片3所在的导体面结合，且同基板电通孔6的一端形成电连接；
帽状导电保型镀层5将芯片3和芯片底填4完全包盖在内，并且与基板电通孔6、金属屏蔽层2一起形成了围绕芯片3的电磁屏蔽结构，能够获得更好的电磁屏蔽效果。由于芯片形状、大小不同，在现有技术中，需要多种规格的屏蔽罩来匹配不同的芯片，而制作各种屏蔽罩时的开模费（需要开不同的模具）是一笔不小的成本。在本技术方案中，避免了使用屏蔽罩来屏蔽芯片，因此本方案的制作成本可以降低，并且形成的帽状导电保型镀层比较均匀，紧贴在芯片上，所以结构也紧凑。可以根据屏蔽性能的需求来控制帽状导电保型镀层5的厚度。
步骤四.如图5所示，在贴装有芯片3的有机基板1的那一导体面上覆盖封装材料8，将帽状导电保型镀层5完全包覆在内；此步骤为塑封成型步骤。
步骤五.如图6所示，在有机基板1的另一导体面上植焊球9，使得焊球9中的接地焊球91电连接基板电通孔6的另一端，信号与电源焊球92电连接信号与电源通道7的另一端。
植球步骤结束后，最后就形成了信号回路和电磁屏蔽回路。

Claims (2)

1.一种有机基板半导体器件电磁屏蔽结构的制作方法，其特征在于，包括下述步骤：
步骤一.提供有机基板(1)，该有机基板(1)具有两个相对的导体面，有机基板(1)内预置有一层金属屏蔽层(2)；
在有机基板(1)上开贯通有机基板(1)两个导体面的基板电通孔(6)，使得基板电通孔(6)连接金属屏蔽层(2)；
在有机基板(1)上开贯通有机基板(1)两个导体面的信号与电源通道(7)，并且使得信号与电源通道(7)与金属屏蔽层(2)绝缘；
基板电通孔(6)分布在信号与电源通道(7)的外侧；
步骤二.将芯片(3)贴装在在有机基板(1)的一个导体面上，使得芯片(3)的连接凸点(31)与该导体面连接，且使得与信号和电源相关的连接凸点(31)同信号与电源通道(7)的一端形成电连接；在芯片(3)底部填充芯片底填(4)；
步骤三.在芯片(3)和芯片底填(4)的外表面上溅射沉积金属，形成一个帽状的导电保型镀层(5)；帽状导电保型镀层(5)的帽沿部与芯片(3)所在的导体面结合，且同基板电通孔(6)的一端形成电连接；
步骤四.在贴装有芯片(3)的有机基板(1)的那一导体面上覆盖封装材料(8)，将帽状导电保型镀层(5)完全包覆在内；
步骤五.在有机基板(1)的另一导体面上植焊球(9)，使得焊球(9)中的接地焊球(91)电连接基板电通孔(6)的另一端，信号与电源焊球(92)电连接信号与电源通道(7)的另一端。
2.如权利要求1所述的有机基板半导体器件电磁屏蔽结构的制作方法，其特征在于：所述步骤二中，芯片(3)通过倒装焊方式贴装在有机基板(1)上，且位于信号与电源通道(7)上方。
CN201310589790.7A 2013-11-20 2013-11-20 有机基板半导体器件电磁屏蔽结构及制作方法 Active CN103579202B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310589790.7A CN103579202B (zh) 2013-11-20 2013-11-20 有机基板半导体器件电磁屏蔽结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310589790.7A CN103579202B (zh) 2013-11-20 2013-11-20 有机基板半导体器件电磁屏蔽结构及制作方法

Publications (2)

Publication Number Publication Date
CN103579202A CN103579202A (zh) 2014-02-12
CN103579202B true CN103579202B (zh) 2016-06-01

Family

ID=50050629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310589790.7A Active CN103579202B (zh) 2013-11-20 2013-11-20 有机基板半导体器件电磁屏蔽结构及制作方法

Country Status (1)

Country Link
CN (1) CN103579202B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701273A (zh) * 2015-03-27 2015-06-10 江阴长电先进封装有限公司 一种具有电磁屏蔽功能的芯片封装结构
CN111048426A (zh) * 2019-12-31 2020-04-21 中芯集成电路（宁波）有限公司 一种电磁屏蔽结构的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1293485A (zh) * 1999-10-15 2001-05-02 汤姆森无线电报总公司 电子元件封装方法
CN101317268A (zh) * 2006-09-15 2008-12-03 香港应用科技研究院有限公司 具有emi屏蔽的叠层多芯片封装
CN103311225A (zh) * 2012-03-08 2013-09-18 矽品精密工业股份有限公司 半导体封装件及其制法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1293485A (zh) * 1999-10-15 2001-05-02 汤姆森无线电报总公司 电子元件封装方法
CN101317268A (zh) * 2006-09-15 2008-12-03 香港应用科技研究院有限公司 具有emi屏蔽的叠层多芯片封装
CN103311225A (zh) * 2012-03-08 2013-09-18 矽品精密工业股份有限公司 半导体封装件及其制法

Also Published As

Publication number Publication date
CN103579202A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
CN204720447U (zh) 一种凹槽基板的电磁屏蔽模组封装结构
US11764163B2 (en) Semiconductor encapsulation structure and encapsulation method
CN103560119B (zh) 用于多屏蔽芯片的三维柔性基板封装结构及制作方法
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
CN103872027A (zh) 堆栈式功率元件模块
CN106663660A (zh) 半导体装置
CN103579201B (zh) 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法
CN100511614C (zh) 多芯片堆叠的封装方法及其封装结构
CN103617991A (zh) 半导体封装电磁屏蔽结构及制作方法
CN102569268A (zh) 半导体装置及其制造方法
CN112271165A (zh) 半导体封装结构及其制造方法和半导体器件
TW201505535A (zh) 電子封裝模組及其製造方法
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN103681619A (zh) 一种硅基气密性密封结构及其制造方法
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN103579202B (zh) 有机基板半导体器件电磁屏蔽结构及制作方法
CN105280624A (zh) 电子装置模块及其制造方法
CN103560125B (zh) 三维柔性基板电磁屏蔽封装结构及制作方法
CN102222627B (zh) 具有晶圆尺寸贴片的封装方法
CN103236425A (zh) 一种dram双芯片堆叠封装结构和封装工艺
CN103354228A (zh) 半导体封装件及其制造方法
CN103560090B (zh) 一种用于PoP封装的散热结构的制作方法
CN203055893U (zh) 一种再布线热增强型fcqfn封装器件
CN110364490A (zh) 一种芯片封装结构及其封装方法
WO2019033608A1 (zh) 雷达组件封装体及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant