CN103579201B - 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法 - Google Patents

采用导电封装材料的半导体器件电磁屏蔽结构及制作方法 Download PDF

Info

Publication number
CN103579201B
CN103579201B CN201310589340.8A CN201310589340A CN103579201B CN 103579201 B CN103579201 B CN 103579201B CN 201310589340 A CN201310589340 A CN 201310589340A CN 103579201 B CN103579201 B CN 103579201B
Authority
CN
China
Prior art keywords
organic substrate
chip
packaging material
signal
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310589340.8A
Other languages
English (en)
Other versions
CN103579201A (zh
Inventor
王宏杰
孙鹏
徐健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201310589340.8A priority Critical patent/CN103579201B/zh
Publication of CN103579201A publication Critical patent/CN103579201A/zh
Application granted granted Critical
Publication of CN103579201B publication Critical patent/CN103579201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本发明提供一种采用导电封装材料的半导体器件电磁屏蔽结构，包括一有机基板，有机基板具有两个相对的导体面，两个导体面之间的有机基板内设有金属屏蔽层；在有机基板的一个导体面上贴装有芯片；芯片被一帽状有机绝缘层包盖在内，帽状有机绝缘层的帽沿部与该导体面结合；在有机基板中开有电连接两个导体面且电连接金属屏蔽层的电通孔；贴装有芯片的有机基板的那一导体面上覆盖有导电封装材料，导电封装材料将帽状有机绝缘层完全包覆在内，导电封装材料与电通孔的一端连接，通过电通孔与金属屏蔽层以及有机基板的另一导体面电连接。芯片的连接凸点通过信号与电源通道与有机基板的另一个导体面电连接。本发明能提供更好的屏蔽效果且制作方便。

Description

采用导电封装材料的半导体器件电磁屏蔽结构及制作方法
技术领域
本发明涉及一种半导体器件电磁屏蔽结构，尤其是一种采用导电封装材料的半导体器件电磁屏蔽结构。
背景技术
目前随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流，尤其在手持式便携式产品上得到推广应用。微组装密度和集成度的骤然提高，对于有限空间内对较强电磁辐射的器件进行电磁屏蔽提出了更高的要求，工艺难度增加。
图1是现有的一种电磁屏蔽解决方案，主要是在半导体封装结构上设置一个电磁屏蔽罩，用于屏蔽芯片间的电磁干扰。但没有考虑电磁辐射从器件底部泄露的问题和封装结构尺寸较大的问题。屏蔽罩101考虑了屏蔽芯片108和112之间的互相干扰，但没有考虑芯片112从底部泄露辐射的处理。并且当匹配不同大小的屏蔽芯片时，需要各种不同尺寸的屏蔽罩，屏蔽罩通常需要开模制作，而开多种模具的成本比较高昂。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种采用导电封装材料的半导体器件电磁屏蔽结构及制作方法，一方面在承载芯片的有机基板内设有屏蔽层以提供具有两面电磁屏蔽结构的封装结构，获得更好的电磁屏蔽效果；另一方面采用导电封装材料来进行塑封，可以在塑封的同时形成电磁屏蔽结构，制作更加方便。本发明采用的技术方案是：
一种采用导电封装材料的半导体器件电磁屏蔽结构，包括一有机基板，所述有机基板具有两个相对的导体面，两个导体面之间的有机基板内设有至少一层金属屏蔽层；在有机基板的一个导体面上贴装有芯片，芯片的连接凸点与该导体面连接；所述芯片被一帽状有机绝缘层包盖在内，帽状有机绝缘层的帽沿部与该导体面结合；
在有机基板中开有电连接两个导体面且电连接金属屏蔽层的电通孔；贴装有芯片的有机基板的那一导体面上覆盖有导电封装材料，导电封装材料将帽状有机绝缘层完全包覆在内，导电封装材料与电通孔的一端连接，通过电通孔与金属屏蔽层以及有机基板的另一导体面电连接；
芯片的连接凸点通过贯通有机基板且与金属屏蔽层绝缘的信号与电源通道与有机基板的另一个导体面电连接。
进一步地，相对于贴装有芯片的有机基板导体面的另一导体面上植有焊球，焊球中的接地焊球电连接电通孔，信号与电源焊球电连接信号与电源通道。
进一步地，所述芯片底部填充有芯片底填，且芯片底填被帽状有机绝缘层包盖在内。
进一步地，所述帽状有机绝缘层通过喷涂有机绝缘材料在芯片和芯片底填的外表面而形成。
进一步地，所述电通孔分布在帽状有机绝缘层的四周，并且与帽状有机绝缘层的帽沿部间隔一个距离。
进一步地，所述金属屏蔽层为覆铜层。
进一步地，所述导电封装材料采用掺入了铝粉或石墨粉的环氧树脂。
一种采用导电封装材料的半导体器件电磁屏蔽结构的制作方法，包括下述步骤：
步骤一.提供有机基板，该有机基板具有两个相对的导体面，有机基板内预置有一层金属屏蔽层；
在有机基板上开贯通有机基板两个导体面的电通孔，使得电通孔电连接两个导体面以及金属屏蔽层；
在有机基板上开贯通有机基板两个导体面的信号与电源通道，使得信号与电源通道电连接两个导体面，并且使得信号与电源通道与金属屏蔽层绝缘；
步骤二.将芯片贴装在在有机基板的一个导体面上，使得芯片的连接凸点与该导体面连接，且使得与信号和电源相关的连接凸点同信号与电源通道的一端连接；在芯片底部填充芯片底填；
步骤三.在芯片和芯片底填的外表面上喷涂有机绝缘材料，形成帽状有机绝缘层，帽状有机绝缘层的帽沿部与该导体面结合，并且与电通孔间隔一个距离；
步骤四.在贴装有芯片的有机基板的那一导体面上覆盖导电封装材料，使得导电封装材料将帽状有机绝缘层完全包覆在内，导电封装材料与电通孔的一端连接；
步骤五.在有机基板的另一导体面上植焊球，使得焊球中的接地焊球连接电通孔的另一端，信号与电源焊球连接信号与电源通道的另一端。
进一步地，所述芯片通过倒装焊方式贴装在有机基板上，且位于信号与电源通道上方；电通孔分布在信号与电源通道的外侧。
进一步地，所述导电封装材料采用掺入了铝粉或石墨粉的环氧树脂。
本发明具有下列优点：
1.通过在有机基板中设置屏蔽层，可以解决电磁辐射从封装结构底部泄露或者进入的问题。
2.使用导电封装材料进行塑封的同时形成了电磁屏蔽结构，塑封工艺和现有的技术兼容，因此制作更加方便。避免了使用屏蔽罩，降低了成本。
附图说明
图1为现有技术中的一种电磁屏蔽结构。
图2为本发明的有机基板示意图。
图3为本发明的芯片贴装示意图。
图4为本发明的喷涂有机绝缘材料形成帽状有机绝缘层示意图。
图5为本发明的使用导电封装材料进行塑封示意图。
图6为本发明的植球示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图6所示：本发明所提出的一种采用导电封装材料的半导体器件电磁屏蔽结构，包括一有机基板1，所述有机基板1具有两个相对的导体面，两个导体面之间的有机基板内设有至少一层金属屏蔽层2；其中导体面是指有机基板1的表面上设有布线层，并不是指有机基板1的表面完全是一层导体层。
在有机基板1的一个导体面上贴装有芯片3，芯片3的连接凸点31与该导体面连接，芯片3底部填充有芯片底填4；一帽状有机绝缘层5将所述芯片3和芯片底填4包盖在内，帽状有机绝缘层5的帽沿部与该导体面结合；
在有机基板1中开有电连接两个导体面且电连接金属屏蔽层2的电通孔6；贴装有芯片3的有机基板1的那一导体面上覆盖有导电封装材料8，导电封装材料8将帽状有机绝缘层5完全包覆在内，导电封装材料8与电通孔6的一端连接，通过电通孔6与金属屏蔽层2以及有机基板1的另一导体面电连接；
芯片3的连接凸点31通过贯通有机基板1且与金属屏蔽层2绝缘的信号与电源通道7与有机基板1的另一个导体面电连接。
相对于贴装有芯片3的有机基板1导体面的另一导体面上植有焊球9，焊球9中的接地焊球91电连接电通孔6，信号与电源焊球92电连接信号与电源通道7。
帽状有机绝缘层5可通过喷涂有机绝缘材料在芯片3和芯片底填4的外表面而形成。
优选地，所述电通孔6分布在帽状有机绝缘层5的四周，并且与帽状有机绝缘层5的帽沿部间隔一个距离。
本发明所提出的采用导电封装材料的半导体器件电磁屏蔽结构可采用下面的方法制作，包括步骤：
步骤一.如图2所示，提供有机基板1，该有机基板1具有两个相对的导体面，有机基板1内预置有一层金属屏蔽层2；
在有机基板1上开贯通有机基板1两个导体面的电通孔6，电通孔6内填充有导电金属以电连接两个导体面，使得电通孔6连接金属屏蔽层2；
在有机基板1上开贯通有机基板1两个导体面的信号与电源通道7，信号与电源通道7内填充有导电金属以电连接两个导体面，并且使得信号与电源通道7与金属屏蔽层2绝缘；
在本实施例中，电通孔6分布在信号与电源通道7的外侧；
金属屏蔽层2通常是一层预置在两个导体面之间的覆铜层。
步骤二.如图3所示，将芯片3贴装在在有机基板1的一个导体面上，使得芯片3的连接凸点31与该导体面连接（可以形成机械连接和电学连接），且使得与信号和电源相关的连接凸点31同信号与电源通道7的一端连接；
在芯片3底部填充芯片底填4；
芯片3通常可以通过倒装焊方式贴装在有机基板1上，且位于信号与电源通道7上方。
步骤三.如图4所示，在芯片3和芯片底填4的外表面上喷涂有机绝缘材料，形成帽状有机绝缘层5，帽状有机绝缘层5的帽沿部与该导体面结合，并且与电通孔6间隔一个距离；
帽状有机绝缘层5将芯片3和芯片底填4包盖在内。帽状有机绝缘层5采用的有机绝缘材料可以选用酚醛树脂、特氟龙、环氧树脂等。
步骤四.如图5所示，在贴装有芯片3的有机基板1的那一导体面上覆盖导电封装材料8，使得导电封装材料8将帽状有机绝缘层5完全包覆在内，导电封装材料8与电通孔6的一端连接；
导电封装材料8可以采用掺入了铝粉或石墨粉的环氧树脂，具有较好的电磁屏蔽作用。帽状有机绝缘层5将芯片3与导电封装材料8隔离开，避免芯片3与导电封装材料8之间的短路。导电封装材料8、电通孔6、金属屏蔽层2一起形成了围绕芯片3的电磁屏蔽结构，能够获得更好的电磁屏蔽效果。由于芯片形状、大小不同，在现有技术中，需要多种规格的屏蔽罩来匹配不同的芯片，而制作各种屏蔽罩时的开模费（需要开不同的模具）是一笔不小的成本。在本方案中，避免了使用屏蔽罩来屏蔽芯片，因此本方案的制作成本可以降低。使用导电封装材料进行塑封的同时，形成了电磁屏蔽结构，塑封工艺和现有的技术兼容，因此制作更加方便。
步骤五.如图6所示，在有机基板1的另一导体面（即相对于贴装有芯片3的有机基板1导体面的另一导体面）上植焊球9，使得焊球9中的接地焊球91连接电通孔6的另一端，信号与电源焊球92连接信号与电源通道7的另一端。
植球步骤结束后，最后就形成了信号回路和电磁屏蔽回路。

Claims (3)

1.一种采用导电封装材料的半导体器件电磁屏蔽结构的制作方法，其特征在于，包括下述步骤：
步骤一.提供有机基板(1)，该有机基板(1)具有两个相对的导体面，有机基板(1)内预置有一层金属屏蔽层(2)；
在有机基板(1)上开贯通有机基板(1)两个导体面的电通孔(6)，使得电通孔(6)电连接两个导体面以及金属屏蔽层(2)；
在有机基板(1)上开贯通有机基板(1)两个导体面的信号与电源通道(7)，使得信号与电源通道(7)电连接两个导体面，并且使得信号与电源通道(7)与金属屏蔽层(2)绝缘；
步骤二.将芯片(3)贴装在在有机基板(1)的一个导体面上，使得芯片(3)的连接凸点(31)与该导体面连接，且使得与信号和电源相关的连接凸点(31)同信号与电源通道(7)的一端连接；在芯片(3)底部填充芯片底填(4)；
步骤三.在芯片(3)和芯片底填(4)的外表面上喷涂有机绝缘材料，形成帽状有机绝缘层(5)，帽状有机绝缘层(5)的帽沿部与该导体面结合，并且与电通孔(6)间隔一个距离；
步骤四.在贴装有芯片(3)的有机基板(1)的那一导体面上覆盖导电封装材料(8)，使得导电封装材料(8)将帽状有机绝缘层(5)完全包覆在内，导电封装材料(8)与电通孔(6)的一端连接；
步骤五.在有机基板(1)的另一导体面上植焊球(9)，使得焊球(9)中的接地焊球(91)连接电通孔(6)的另一端，信号与电源焊球(92)连接信号与电源通道(7)的另一端。
2.如权利要求1所述的采用导电封装材料的半导体器件电磁屏蔽结构的制作方法，其特征在于：所述芯片(3)通过倒装焊方式贴装在有机基板(1)上，且位于信号与电源通道(7)上方；电通孔(6)分布在信号与电源通道(7)的外侧。
3.如权利要求1所述的采用导电封装材料的半导体器件电磁屏蔽结构的制作方法，其特征在于：所述导电封装材料(8)采用掺入了铝粉或石墨粉的环氧树脂。
CN201310589340.8A 2013-11-20 2013-11-20 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法 Active CN103579201B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310589340.8A CN103579201B (zh) 2013-11-20 2013-11-20 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310589340.8A CN103579201B (zh) 2013-11-20 2013-11-20 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法

Publications (2)

Publication Number Publication Date
CN103579201A CN103579201A (zh) 2014-02-12
CN103579201B true CN103579201B (zh) 2016-03-09

Family

ID=50050628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310589340.8A Active CN103579201B (zh) 2013-11-20 2013-11-20 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法

Country Status (1)

Country Link
CN (1) CN103579201B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589908B1 (en) * 2015-09-29 2017-03-07 Nxp Usa, Inc. Methods to improve BGA package isolation in radio frequency and millimeter wave products
CN107452696B (zh) * 2017-08-10 2019-11-01 华进半导体封装先导技术研发中心有限公司 电磁屏蔽封装体以及制造方法
CN109755185A (zh) * 2019-01-03 2019-05-14 长江存储科技有限责任公司 封装体结构及半导体器件的封装方法
CN111063661A (zh) * 2019-12-16 2020-04-24 东莞记忆存储科技有限公司 倒装芯片封装方法
CN111342792B (zh) * 2020-02-19 2021-05-25 见闻录(浙江)半导体有限公司 一种具有电磁屏蔽结构的固态装配谐振器及制作工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200729426A (en) * 2006-01-27 2007-08-01 Advanced Semiconductor Eng Semiconductor package structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454533C (zh) * 2003-04-15 2009-01-21 波零公司 用于电子元件封装的emi屏蔽
US8268677B1 (en) * 2011-03-08 2012-09-18 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200729426A (en) * 2006-01-27 2007-08-01 Advanced Semiconductor Eng Semiconductor package structure

Also Published As

Publication number Publication date
CN103579201A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
CN103579201B (zh) 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法
US11764163B2 (en) Semiconductor encapsulation structure and encapsulation method
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
JP2009016715A (ja) シールド及び放熱性を有する高周波モジュール及びその製造方法
US20040217472A1 (en) Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
CN103872027A (zh) 堆栈式功率元件模块
KR101218989B1 (ko) 반도체 패키지 및 그 제조방법
CN100511614C (zh) 多芯片堆叠的封装方法及其封装结构
CN103617991A (zh) 半导体封装电磁屏蔽结构及制作方法
TW201434198A (zh) 具有波導管天線之半導體封裝件及其製造方法
CN203481214U (zh) 电子器件模块
CN104813753B (zh) 高频模块
CN112271165A (zh) 半导体封装结构及其制造方法和半导体器件
KR20190092085A (ko) 전자파 차폐구조 및 그 제조방법
CN203659838U (zh) 一种用于PoP封装的散热结构
TW201225242A (en) Module IC package structure and method of making the same
CN105359267A (zh) 包括具有至少部分被电介质层包围的多个金属芯的互连件的互连系统
CN105280624A (zh) 电子装置模块及其制造方法
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN103579202B (zh) 有机基板半导体器件电磁屏蔽结构及制作方法
US20150115443A1 (en) Semiconductor package
CN104409447A (zh) 包含嵌入式电容器的半导体封装件及其制备方法
TW201836117A (zh) 晶片封裝結構及其製造方法
CN103560090B (zh) 一种用于PoP封装的散热结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant