CN203481214U - 电子器件模块 - Google Patents

电子器件模块 Download PDF

Info

Publication number
CN203481214U
CN203481214U CN201320483877.1U CN201320483877U CN203481214U CN 203481214 U CN203481214 U CN 203481214U CN 201320483877 U CN201320483877 U CN 201320483877U CN 203481214 U CN203481214 U CN 203481214U
Authority
CN
China
Prior art keywords
substrate
electronic
component module
electronic device
utility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201320483877.1U
Other languages
English (en)
Inventor
赵珉基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Application granted granted Critical
Publication of CN203481214U publication Critical patent/CN203481214U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

提供一种电子器件模块，该电子器件模块允许通过将电子零件安装在基板的两侧上而使集成度提高。电子器件模块包括：第一基板，在第一基板的两侧上形成有安装电极；多个电子器件，通过安装电极安装在第一基板的两侧上；第二基板，包括位于第二基板中的通透部分，第二基板结合到第一基板的下表面，以将安装在第一基板的下表面上的电子器件容纳在通透部分中，其中，第二基板形成为具有比第一基板的尺寸小的尺寸。根据本实用新型的电子器件模块，由于多个电子器件可安装在一个基板上，所以可提高集成度。此外，由于安装有电子器件的第一基板的外部连接端子利用单独的第二基板形成，所以可容易地形成双侧安装型电子器件模块的外部连接端子。

Description

电子器件模块
本申请要求于2013年5月21日提交到韩国知识产权局的第10-2013-0057343号韩国专利申请的优先权，该申请公开的内容通过引用被包含于此。
技术领域
本实用新型涉及一种电子器件模块及其制造方法，更具体地说，涉及这样一种电子器件模块及其制造方法，该电子器件模块允许通过使电子零件安装在基板的两侧上而使集成度提高。
背景技术
在电子产品领域中，对于便携式装置的市场需求近来在增加。因此，一直需要安装在便携式装置中的电子器件小型化和轻型化。
为了实现电子装置的小型化和减重，需要在单个芯片上实现多个独立元件的系统级芯片（SOC）技术、将多个独立元件集成在单个封装中的系统级封装（SIP）技术等以及用于减小独立安装的器件的尺寸的技术。
同时，为了制造具有高级别性能同时具有相对小尺寸的电子器件模块，已经开发了一种使电子零件安装在基板的两侧上的结构。
然而，在如上所述的电子零件安装在基板的两侧上的情况下，在基板上形成外部连接端子稍微有点困难。
即，由于电子零件安装在基板的两侧上，所以可能不清楚应该形成外部连接端子的位置。因此，需要一种允许外部连接端子更加容易地形成于其上的双侧安装型电子器件模块及能够容易地制造该电子器件模块的制造方法。
[现有技术文件]
第10-0782774号韩国专利
实用新型内容
本实用新型的一方面提供一种双侧安装型电子器件模块，而允许电子器件安装在基板的两侧上。
本实用新型的另一方面提供一种能够容易地制造双侧安装型电子器件模块的制造方法。
根据本实用新型的一方面，提供一种电子器件模块，该电子器件模块包括：第一基板，在第一基板的两侧上形成有安装电极；多个电子器件，通过安装电极安装在第一基板的两侧上；第二基板，包括位于第二基板中的通透部分，第二基板结合到第一基板的下表面，以将安装在第一基板的下表面上的电子器件容纳在通透部分中，其中，第二基板形成为具有比第一基板的尺寸小的尺寸。
第二基板的长度和宽度中的至少一个可形成为比第一基板的长度和宽度中对应的尺寸小。
可在第二基板的上表面上形成有电连接到第一基板的电极焊盘，可在第二基板的下表面上形成有外部连接端子以电连接到外部电源。
所述电子器件模块还可包括：成型部分，密封安装在第一基板的上表面上的电子器件。
所述电子器件模块还可包括：绝缘部分，介于第一基板和第二基板之间。
绝缘部分可形成为填充形成在第一基板的下表面和第二基板的上表面之间的间隙。
绝缘部分可部分地形成在形成于第一基板的下表面和第二基板的上表面之间的间隙内。
可在第一基板的下表面上根据第二基板的通透部分的形状形成有阻挡部分，以阻挡绝缘部分扩散。
阻挡部分可以以凹槽或突起的形式形成。
根据第二基板的通透部分的形状，阻挡部分可形成为环形。
第二基板可被构造成包括树脂层和穿透树脂层并被树脂层包围的多个金属柱。
所述电子器件模块还可包括：镀覆层，形成在第二基板的至少一个侧壁上；侧壁结合部分，将镀覆层电连接到第一基板。
根据本实用新型的一方面，提供一种电子器件模块的制造方法，所述制造方法包括：制备具有多个单独的模块安装区域的第一基板；将电子器件安装在第一基板的上表面上；将多个第二基板与电子器件一起安装在第一基板的下表面上；通过在单独的模块安装区域之间切割第一基板而形成单独的电子器件模块。
所述制造方法还可包括：将电子器件安装在第一基板的上表面上之后，使成型部分形成在第一基板的上表面上。
将多个第二基板与电子器件一起安装的步骤可包括：分别将第二基板安装在形成于第一基板上的单独的模块安装区域上。
将多个第二基板与电子器件一起安装的步骤可包括：将焊膏施加到第一基板的下表面；将电子器件和多个第二基板安放在焊膏上；通过固化焊膏而将电子器件和多个第二基板固定地结合到第一基板的下表面。
所述制造方法还可包括：在将多个第二基板与电子器件一起安装之后，在第一基板和第二基板之间形成绝缘部分。
形成绝缘部分的步骤可包括：将液态绝缘材料注入和填充到形成于第一基板的下表面和第二基板的上表面之间的间隙中。
所述制造方法还可包括：在将多个第二基板与电子器件一起安装之后，在形成于第二基板中的通透部分中形成成型部分。
所述制造方法还可包括：在将多个第二基板与电子器件一起安装之后，使用导电焊料连接形成在第二基板的侧壁上的镀覆层和第一基板。
通过切割第一基板而形成单独的电子器件模块的步骤可包括：切割位于形成在多个第二基板之间的空间中的第一基板。
对于根据本实用新型的电子器件模块，由于多个电子器件可安装在一个基板（即，第一基板）上，所以可提高集成度。此外，由于安装有电子器件的第一基板的外部连接端子利用单独的基板（即，第二基板）形成，所以可容易地形成双侧安装型电子器件模块的外部连接端子。
附图说明
通过下面结合附图进行的详细描述，本实用新型的上述和其他方面、特点及其他优点将会被更加清楚地理解，在附图中：
图1是示意性地示出根据本实用新型的实施例的电子器件模块的截面图；
图2是示出在图1中示出的电子器件模块的内部的局部剖开透视图；
图3是在图1中示出的电子器件模块的分解透视图；
图4A至图4G是用于描述根据本实用新型的实施例的电子器件模块的制造方法的截面图；
图5是示意性地示出根据本实用新型的另一实施例的电子器件模块的分解透视图；
图6是示意性地示出图5的第一基板的底部透视图；
图7是示意性地示出根据本实用新型的另一实施例的电子器件模块的截面图。
具体实施方式
在下文中，将参照附图详细描述本实用新型的实施例。然而，本实用新型可以以多种不同的形式实施且不应该被解释为限于在此阐述的实施例。确切地讲，提供这些实施例以使本公开将是彻底的和完整的，并将本实用新型的范围完全传达给本领域的技术人员。
图1是示意性地示出根据本实用新型的实施例的电子器件模块的截面图。另外，图2是示出在图1中示出的电子器件模块的内部的局部剖开透视图，图3是在图1中示出的电子器件模块的分解透视图。
参照图1至图3，根据本实用新型的实施例的电子器件模块100可包括电子器件1、第一基板10、第二基板20以及成型部分30。
电子器件1包括各种器件，例如，无源器件1a和有源器件1b，所有的器件均可用作电子器件1，只要这些器件可安装在基板上即可。
上述的电子器件1可分别安装在第一基板10的上表面和下表面两者上。图1示出了有源器件1b和无源器件1a同时安装在第一基板10的上表面上且仅有无源器件1a安装在第一基板10的下表面上的情况。然而，本实用新型不限于此，而是根据电子器件1的尺寸和形状以及电子器件模块100的设计，电子器件1可以以各种形式设置在第一基板10的两侧上。
在第一基板10的两侧上安装有至少一个电子器件1。本领域公知的各种基板（例如，陶瓷基板，印刷电路板，柔性基板等）可用作第一基板10。第一基板10可包括形成在其两侧上的安装电极13或布线图案（未示出），其中，安装电极13形成为使得电子器件1安装在安装电极13上，布线图案使安装电极13彼此电连接。
如上所述的根据本实用新型的实施例的第一基板10可以是包括多个层的多层基板，用于形成电连接的电路图案15可形成在所述多个层中的每个层之间。
此外，根据本实用新型的实施例的第一基板10可包括导电过孔14，该导电过孔14将形成在第一基板10的两侧上的安装电极13和形成在第一基板10中的电路图案15电连接。
另外，根据本实用新型的实施例的第一基板10可包括形成在第一基板10中的空腔（未示出），其中，空腔可将嵌入该空腔中的电子器件1容纳在第一基板10中。
另外，在根据本实用新型的实施例的第一基板10的下表面上可形成有外部连接焊盘16。设置外部连接焊盘16，以电连接到下面描述的第二基板20，并通过第二基板20连接到外部连接端子28。
因此，外部连接焊盘16可在第一基板10的下表面上形成在当第二基板20结合到第一基板10时面对第二基板20的上表面的位置，可根据需要以各种形式设置多个外部连接焊盘16。
另外，根据本实用新型的实施例的第一基板10可具有阻挡部分60，阻挡部分60形成在第二基板20所结合的安装表面上。
在形成下面描述的绝缘部分50的情况下，可使用阻挡部分60，具体地说，设置阻挡部分60，以使绝缘部分50仅形成在第一基板10和第二基板20之间的间隙中。
设置阻挡部分60，以在第一基板10和第二基板20之间形成绝缘部分50的过程中，防止注入第一基板10和第二基板20之间的绝缘材料流入第二基板20的通透部分22的内部空间（见图4F）中。
因此，根据形成在第二基板20中的通透部分22的形状，根据本实用新型的实施例的阻挡部分60可以以连续环的形状形成。更具体地说，根据本实用新型的实施例的阻挡部分60可形成为相对于第一基板10的下表面具有预定深度的环形凹槽。
这样，在阻挡部分60形成为凹槽的情况下，由于在接触阻挡部分60的部分处产生的表面张力，使得注入的液态绝缘材料不易于流入阻挡部分60的内部。
然而，根据本实用新型的实施例的阻挡部分60的构造不限于此。可对阻挡部分60进行各种变型。例如，阻挡部分可具有突出预定距离的突起的形式。
上述的阻挡部分60可在制造第一基板10的过程中提前形成。然而，阻挡部分60的形成不限于此，而是还可在安装电子器件1的过程中通过将（具有突起形式的壳体的）结构与电子器件1一起安装而形成。
第二基板20设置在第一基板10下方并结合到第一基板10。
另外，在根据本实用新型的实施例的第二基板20中形成有具有通孔形式的通透部分22。通透部分22用作容纳安装在第一基板10的下表面上的电子器件1的空间。因此，安装在第一基板10的下表面上的电子器件1可仅安装在第一基板10的下表面上在面对第二基板20的通透部分22的位置。
与第一基板10类似，本领域公知的各种基板（例如，陶瓷基板，印刷电路板，柔性基板等）可用作第二基板20。
上述的第二基板20可以以这样的方案形成，即，设置形成有过孔的多个绝缘层，然后层叠这些绝缘层以使过孔彼此电连接，上述的第二基板20还可以以这样的方案形成，即，首先层叠多个绝缘层，形成穿透全部绝缘层的通孔，然后在通孔中形成过孔。另外，第二基板20可以以各种形式形成。例如，第二基板20可以以这样的方式形成，即，设置一个树脂层（例如，环氧树脂），通过树脂层包围穿透树脂层的多个金属柱（例如，铜（Cu）柱）。
在第二基板20的两侧上可形成有电极焊盘24。形成在第二基板20的上表面上的电极焊盘24设置为电连接到第一基板10的外部连接焊盘16。另外，形成在第二基板20的下表面上的电极焊盘24设置为紧固到外部连接端子28。虽然未示出，但是第二基板20的两侧可设置有使电极焊盘24彼此电连接的布线图案。
如上所述的根据本实用新型的实施例的第二基板20可以是包括多个层的多层基板，用于形成电连接的电路图案（未示出）可形成在所述多个层中的各层之间。
另外，第二基板20可包括电极焊盘24和导电过孔25，电极焊盘24形成在第二基板20的两侧上，导电过孔25使形成在第二基板20中的电路图案彼此电连接。
另外，根据本实用新型的实施例的第二基板20可形成为具有比安装在第一基板10的下表面上的电子器件1的高度大的厚度，以安全地保护容纳在通透部分22中的电子器件1。然而，本实用新型不限于此。
外部连接端子28形成在第二基板20的下表面上。外部连接端子28将电子器件模块100和电子器件模块100安装于其上的主基板（未示出）电连接和物理连接。
外部连接端子28可以是电连接到电子器件1的信号传输端子。
信号传输端子电连接电子器件1和主基板。因此，对应于电子器件1的数量或种类，可形成多个信号传输端子。
上述的外部连接端子28可形成在形成于第二基板20的下表面上的电极焊盘24上。外部连接端子28可具有隆起的形式，但是不限于此。例如，外部连接端子28可以以各种形式（例如，焊料球等）形成。
外部连接端子28通过过孔25等电连接到形成在第二基板20的上表面上的电极焊盘24。因此，在第二基板20结合到第一基板10的情况下，第一基板10可通过第二基板20电连接到外部连接端子28。
具体地说，根据本实用新型的实施例的第二基板20可形成为具有比第一基板10的尺寸小的尺寸。即，第二基板20可具有比第一基板10的宽度L1小的宽度L2。
例如，第一基板10的宽度L1可形成为比第二基板20的宽度L2大5um或更大值。
这里，第一基板10的宽度可以是在图3中示出的尺寸（宽度）W和尺寸（长度）D中的至少一个，在本实用新型的实施例中，第一基板10的尺寸W和尺寸D均形成为比第二基板20的相应尺寸大。
将在下面描述的制造方法中详细描述这种构造，这种构造被认为是为了能够容易制造根据本实用新型的实施例的电子器件模块100而想出来的。
成型部分30形成在第一基板10的上表面上，并密封安装在第一基板10的上表面上的电子器件1。
成型部分30填充在安装于第一基板10上的电子器件1之间，从而防止在电子器件1之间产生短路。另外，成型部分30围绕电子器件1的外部并将电子器件1固定到基板，从而安全地保护电子器件1不受外部冲击影响。
上述的成型部分30可由包括树脂材料（例如，环氧树脂等）的绝缘材料形成。另外，成型部分30可通过如下工艺形成，即，将其上表面上安装有电子器件1的第一基板10安放在模具（未示出）中，以及将成型树脂注入模具中。然而，成型部分30的形成不限于此。
另外，根据本实用新型的实施例的电子器件模块100可具有介于第一基板10和第二基板20之间的绝缘部分50。绝缘部分50由绝缘材料形成，并填充在第一基板10和第二基板20之间，从而保护电连接第一基板10和第二基板20的导电构件80（例如，隆起，焊料结合部分等）。另外，绝缘部分50用于通过在第一基板10和第二基板20之间绝缘并改善第一基板10和第二基板20之间的粘合而提高结合可靠性。
上述的绝缘部分50可以不充满树脂。因此，环氧树脂等可用作绝缘部分50的材料，但是本实用新型不限于此。
另外，虽然本实用新型的实施例示出了绝缘部分50仅介于第一基板10和第二基板20之间的情况，但是本实用新型不限于此。即，绝缘部分50可被构造成介于第一基板10和安装在第一基板10的下表面上的电子器件1之间。在这种情况下，绝缘部分50可形成在第一基板10的整个下表面上。
根据本实用新型的实施例的如上所述构造的电子器件模块100使得电子器件1安装在第一基板10的两侧上。另外，外部连接端子28通过设置在第一基板10的下表面上的第二基板20而形成。
因此，由于多个电子器件1可安装在一个基板（即，第一基板）上，所以可提高集成度。此外，由于其上安装有电子器件1的第一基板10的外部连接端子28利用第二基板20（单独的基板）形成，所以可容易地形成外部连接端子28。
接下来，将描述根据本实用新型的实施例的电子器件模块的制造方法。
图4A至图4G是用于描述根据本实用新型的实施例的电子器件模块的制造方法的截面图。
首先，如图4A中所示，执行制备第一基板10的操作。如上所述，第一基板10可以是多层基板，在第一基板10的两侧上可形成有安装电极13。另外，在第一基板10的下表面上可形成有外部连接焊盘16。
具体地说，在本操作中制备的第一基板10是其上重复地设置多个相同的安装区域A的基板，并且可以是具有相对宽的区域的矩形形状的基板或者可以是长条形式的基板。
上述的第一基板10用于同时制造多个单独的模块，其中，在第一基板10上划分多个单独的模块安装区域A，可基于上述的多个单独的模块安装区域A中的每个制造电子器件模块。
同时，在第一基板10的下表面中可形成有阻挡部分（图1的60）。然而，在图4A至图4G中省略了阻挡部分。
接下来，如图4B中所示，执行在第一基板10的一个表面（即，上表面）上安装电子器件1的操作。本操作可通过如下工艺来执行，即，利用丝网印刷方法等将焊膏印刷在形成于第一基板10的一个表面上的安装电极13上，将电子器件1安放在安装电极13上，以及通过施加热来固化焊膏。
在这种情况下，各个单独的模块安装区域A根据相同的布置方式可安装有相同的电子器件1。
接下来，如图4C中所示，在第一基板10的一个表面上执行密封电子器件1和形成成型部分30的操作。如上所述，本操作可通过如下工艺来执行形成成型部分30，即，将其上安装有电子器件1的第一基板10安装在模具中，以及将成型树脂注入模具中。通过形成成型部分30，安装在第一基板10的一个表面（即，上表面）上的电子器件1可由成型部分30保护而不受外部影响。
同时，根据本实用新型的实施例的成型部分30以全部覆盖第一基板10上的几个单独的模块安装区域A的一体的方式形成。然而，成型部分30的形成方式不限于此，但是根据需要，基于单独的模块安装区域A中的每个，可通过使成型部分30分开而使成型部分30形成为彼此独立。
接下来，如图4D中所示，执行将焊膏P印刷在成型部分30已经形成在其一个表面上的第一基板10的另一表面（即，第一基板10的下表面）上的操作。在这种情况下，焊膏P印刷在全部的安装电极13和外部连接焊盘16。
接下来，如图4E中所示，执行将电子器件1和第二基板20安装在第一基板10的其上已经印刷了焊膏的另一表面上的操作。
在本操作中，执行如下工艺，即，首先将电子器件1安放在安装电极13上，然后将第二基板20安放在外部连接焊盘16上。上述的工艺可以按照首先安放电子器件1然后安放第二基板20的顺序执行，但是本实用新型不限于此。可应用各种方法，例如，首先安放第二基板20，或者同时安放第二基板20和电子器件1。
同时，根据本实用新型的实施例的第二基板20不是形成为与第一基板10类似的具有多个单独的模块安装区域A的单个基板，而是可被构造为单独地附着到每个单独的模块安装区域A的多个基板。
即，第二基板20设置成形状相同的多个基板，并且可重复地设置在第一基板10的全部的单独的模块安装区域A上。在这种情况下，彼此相邻地设置的第二基板20可安放在第一基板10上，以彼此分隔开预定间隔S。
这样，当电子器件1和第二基板20安放在第一基板10的另一表面上时，执行通过施加热固化焊膏（图4D的P）的工艺。通过上述的工艺，焊膏P熔化并固化，以形成为焊料结合部分80，安放在第一基板10的下表面上的电子器件1和多个第二基板20通过焊料结合部分80而牢固地且固定地结合到第一基板10，且电连接和物理连接到第一基板10。
接下来，如图4F所示，执行在第一基板10和第二基板20之间形成绝缘部分50的操作。本操作通过如下工艺来执行，即，将液态绝缘材料（例如，环氧树脂等）注入形成于第一基板10和第二基板20之间的间隙中。
即，绝缘部分50通过将绝缘材料填充在形成于第一基板10和第二基板20之间的间隙中然后固化绝缘材料来形成，通过上述的绝缘部分50，第一基板10和第二基板20可确保两者之间的绝缘特性，且可牢固地且固定地结合到彼此。
在这种情况下，液态绝缘材料的流动被形成在第一基板10上的阻挡部分（图1的60）阻挡。在本实施例的情况下，通过由形成为凹槽的阻挡部分60的拐角以及第二基板20的拐角形成的表面张力来抑制绝缘材料的流动。
从而，由于阻挡部分60而使得绝缘材料可以不被引入到通透部分22中，绝缘材料可仅填充在形成于第一基板10和第二基板20之间的间隙中。
最后，如图4G中所示，执行通过切割其上形成有成型部分30的第一基板10而形成单独的电子器件模块100的操作。
本操作通过使用刀片70沿着单独的模块安装区域（图4F中的A）的边界切割其上形成有成型部分30的第一基板10来执行。即，通过在单独的模块安装区域A之间切割第一基板10而形成单独的电子器件模块。
根据本实用新型的实施例的电子器件模块100使得单独的模块安装区域A的边界与在第二基板20之间分隔开的空间（图4E中的S）对应。即，沿着单独的模块安装区域A的边界切割的意思可以与沿着在第二基板20之间分隔开的空间S切割的意思相同。
从而，由于根据本实用新型的实施例的电子器件模块100的制造方法包括使用刀片70沿着在第二基板20之间分隔开的空间S切割第一基板10，所以第二基板20不接触刀片70或者不被刀片70切割。
因此，与应该切割第一基板10和第二基板20中的所有基板的情况相比，切割过程相对容易，且还可显著减少切割工艺花费的时间。
同时，在上述的切割过程中，第二基板20可以不接触刀片70，从而根据本实用新型的实施例的刀片70切割第一基板10而与第二基板20分隔开预定距离，如图4G中所示。
从而，在第一基板10的切割表面和第二基板20的外侧表面之间产生间隙T。由于上述的间隙T，而使得第二基板20可形成为具有比第一基板10的尺寸小的尺寸。
在通过如上所述的操作制造的根据本实用新型的实施例的电子器件模块100中，在首先结合第一基板10和第二基板20之后，第二基板20与电子器件1（具体地说，安装在第一基板的下表面上的电子器件）一起安装，而不是电子器件1安装在第一基板10中。即，在将第二基板20和电子器件1一起安放在第一基板10的下表面上之后，通过固化工艺使第二基板20和电子器件1与第一基板10彼此固定地结合。
与根据本实用新型的实施例的制造工艺不同，在首先是第一基板10和第二基板20彼此结合然后通过第二基板20的通透部分22将电子器件1安装在第一基板10的下表面上的情况下，执行印刷焊膏、安放基板以及固化焊膏的操作，以在第一基板10和第二基板20之间实现结合，之后应该重复执行与上述的操作相同的操作，以将电子器件1安装在第一基板10上。
然而，根据本实用新型的实施例的电子器件模块的制造方法，可通过使印刷焊膏、安放电子器件1以及固化焊膏的操作仅执行一次而将电子器件1和第二基板20安装在第一基板10的下表面上。
即，由于电子器件1和第二基板20同时设置在第一基板10的下表面上以彼此固定地结合，所以与电子器件1和第二基板20独立地结合到第一基板10的方案相比，可减少制造工艺且制造可变得非常容易。
另外，通过根据本实用新型的实施例的制造方法，第一基板10使用一个基板，在这一个基板中分隔出多个单独的模块安装区域A，第二基板20使用多个基板，所述多个基板分别设置在多个单独的模块安装区域上。
因此，由于在切割过程中可通过仅切割其上形成有成型部分30的第一基板10使电子器件模块100独立化，所以制造可变得相对容易且还可显著减少制造时间。
另外，由于仅切割第一基板和第二基板中的一个基板（第一基板），所以可使根据本实用新型的实施例的制造方法更容易。
例如，与在切割过程中同时切割第二基板的情况相比，可显著减少通过切割基板导致的细小废料粉末（fine dummy powder）或废料碎片（dummyfragment）的产生。
另外，由于仅切割一个基板，所以可显著减少在切割时施加到模块的冲击，从而可防止由冲击导致的质量缺陷。
另外，由于仅切割一个基板，所以可减小切割工艺设备的负荷，从而可显著减少该工艺设备的故障并可延长设备的寿命。
同时，虽然本实施例示出了在第一基板和第二基板彼此面对的所有间隙均设置有绝缘部分的情况，但是本实用新型不限于此。
图5是示意性地示出根据本实用新型的另一实施例的电子器件模块的分解透视图，图6是示意性地示出图5的第一基板的底部透视图。
参照图5和图6，根据本实用新型的另一实施例的电子器件模块200可具有分割开的多个绝缘部分50。即，绝缘部分（图3的50）不形成为单个器件（即，如上述实施例中那样的一体形式的绝缘器件），而是可在第一基板10和第二基板20之间的间隙中形成为部分地扩散。
另外，为了控制绝缘部分50的扩散，第一基板10的阻挡部分60可形成在多个绝缘部分50之间。即，阻挡部分60防止绝缘部分50的流动引入到第二基板20的通透部分22中，并防止彼此相邻的绝缘部分50彼此连接。
因此，根据本实用新型的实施例的绝缘部分50不是完全形成在第一基板10和第二基板20之间，而是可部分地和选择性地形成在第一基板10和第二基板20之间的特定位置，且可以以需要的尺寸或形状形成。
根据本实用新型的实施例的电子器件模块200可通过各种方法制造。
例如，在第一基板10和第二基板20之间注入液态绝缘材料的过程中（见图4F），根据本实用新型的实施例的绝缘部分50可通过减少注入的绝缘材料的量并将少量的绝缘材料部分地注入到多个位置中而形成。
另外，根据本实用新型的实施例的绝缘部分50可通过如下工艺形成，即，在将第二基板20安放在第一基板10上之前（图4D中的状态），在第一基板10的另一表面上的外部连接焊盘16之间的空间中部分地施加或滴落少量的绝缘材料，然后安放第二基板20。
如上所述，在多个绝缘部分50形成为彼此分开和部分地形成的情况下，由于形成绝缘部分50的绝缘材料的量可减少，所以可降低制造成本。
图7是示意性地示出根据本实用新型的另一实施例的电子器件模块的截面图。
参照图7，根据本实用新型的这个实施例的电子器件模块300具有形成在第二基板20的侧部的镀覆层29。
镀覆层29可形成在第二基板20的所有的内侧壁和外侧壁上，但是镀覆层29可如在本实施例中那样形成在这些侧壁中的一个侧壁上。
另外，镀覆层29可形成在整个侧壁上，但是还可部分地形成在侧壁上。
上述的镀覆层29可通过侧壁结合部分90电连接到第一基板10。在这种情况下，镀覆层29可通过侧壁结合部分90结合到第一基板10的安装电极。
侧壁结合部分90可通过导电焊料形成，并将形成在第一基板10的另一表面上的图案（例如，接地图案）电连接到形成在第二基板20的侧部的镀覆层29。
在这种情况下，侧壁结合部分90可将第一基板10结合到第二基板20，以使二者电固定和物理固定，且侧壁结合部分90可用作屏蔽罩，从而屏蔽从外部传递的电磁波。
另外，在使用如上所述的侧壁结合部分90的情况下，可省略如在上述的实施例中那样的介于第一基板10和第二基板20之间的绝缘部分。因此，制造可变得容易，且可容易形成屏蔽罩。
虽然已经结合实施例示出并描述了本实用新型，但是本领域的技术人员将清楚，在不脱离由权利要求限定的本实用新型的精神和范围的情况下，可进行变型和改变。
例如，上述的实施例通过示例的方式描述了成型部分不形成在第一基板的下表面上的情况。然而，根据需要，成型部分可形成在第一基板的下表面上，即，形成在第二基板的通透部分中。
另外，虽然上述的实施例通过示例的方式描述了电子器件模块包括成型部分和绝缘部分，但是本实用新型不限于此，可根据需要省略成型部分或绝缘部分等。
如上所述，根据本实用新型的实施例的电子器件模块可包括安装在第一基板的两侧上的电子器件。另外，外部连接端子形成在设置于第一基板的下表面上的第二基板上。
因此，由于多个电子器件可安装在一个基板（即，第一基板）上，所以可提高集成度。此外，由于安装有电子器件的第一基板的外部连接端子利用第二基板（单独的基板）形成，所以可容易地形成双侧安装型电子器件模块的外部连接端子。
另外，根据本实用新型的实施例，第二基板与电子器件一起安装在电子器件模块中，而不是在首先将第一基板结合到第二基板之后将电子器件安装在电子器件模块中。即，在将第二基板和电子器件一起安放在第一基板的下表面上之后，通过固化工艺使第二基板和电子器件与第一基板彼此固定地结合。
结果，在根据本实用新型的实施例的电子器件模块的制造方法中，可通过使印刷焊膏、安放电子器件以及固化焊膏的操作仅执行一次，而将电子器件和第二基板安装在第一基板的下表面上。
即，由于电子器件和第二基板同时设置在第一基板的下表面上以彼此固定地结合，所以与电子器件和第二基板独立地结合到第一基板的方案相比，可减少制造工艺且制造可变得非常容易。
另外，通过根据本实用新型的实施例的制造方法，第一基板使用一个基板，在这一个基板中分隔出多个单独的模块安装区域，第二基板使用多个基板，所述多个基板分别设置在多个单独的模块安装区域上。因此，由于在切割过程中可通过仅切割第一基板使电子器件模块独立化，所以制造可变得相对容易且还可显著减少制造时间。
另外，由于仅切割第一基板和第二基板中的一个基板（第一基板），所以可易于执行根据本实用新型的实施例的制造方法。
例如，与在切割时同时切割第二基板的情况相比，可显著减少通过切割基板导致的细小废料粉末或废料碎片的产生。
另外，由于仅切割一个基板，所以可显著减少在切割时施加到模块的冲击，从而可防止由冲击导致的质量缺陷。
另外，由于仅切割一个基板，所以可减小切割工艺设备的负荷，从而可显著减少该工艺设备的故障并可延长设备的寿命。

Claims (12)

1.一种电子器件模块，其特征在于，所述电子器件模块包括：
第一基板，在第一基板的两侧上形成有安装电极；
多个电子器件，通过安装电极安装在第一基板的两侧上；
第二基板，包括位于第二基板中的通透部分，第二基板结合到第一基板的下表面，以将安装在第一基板的下表面上的电子器件容纳在通透部分中，
其中，第二基板形成为具有比第一基板的尺寸小的尺寸。
2.根据权利要求1所述的电子器件模块，其特征在于，第二基板的长度和宽度中的至少一个形成为比第一基板的长度和宽度中对应的尺寸小。
3.根据权利要求1所述的电子器件模块，其特征在于，在第二基板的上表面上形成有电连接到第一基板的电极焊盘，在第二基板的下表面上形成有外部连接端子以电连接到外部电源。
4.根据权利要求1所述的电子器件模块，其特征在于，所述电子器件模块还包括：成型部分，密封安装在第一基板的上表面上的电子器件。
5.根据权利要求1所述的电子器件模块，其特征在于，所述电子器件模块还包括：绝缘部分，介于第一基板和第二基板之间。
6.根据权利要求5所述的电子器件模块，其特征在于，绝缘部分形成为填充形成在第一基板的下表面和第二基板的上表面之间的间隙。
7.根据权利要求5所述的电子器件模块，其特征在于，绝缘部分部分地形成在形成于第一基板的下表面和第二基板的上表面之间的间隙内。
8.根据权利要求5所述的电子器件模块，其特征在于，在第一基板的下表面上根据第二基板的通透部分的形状形成有阻挡部分，以阻挡绝缘部分扩散。
9.根据权利要求8所述的电子器件模块，其特征在于，阻挡部分以凹槽或突起的形式形成。
10.根据权利要求9所述的电子器件模块，其特征在于，根据第二基板的通透部分的形状，阻挡部分形成为环形。
11.根据权利要求1所述的电子器件模块，其特征在于，第二基板被构造成包括树脂层和穿透树脂层并被树脂层包围的多个金属柱。
12.根据权利要求1所述的电子器件模块，其特征在于，所述电子器件模块还包括：镀覆层，形成在第二基板的至少一个侧壁上；侧壁结合部分，将镀覆层电连接到第一基板。
CN201320483877.1U 2013-05-21 2013-08-08 电子器件模块 Expired - Lifetime CN203481214U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0057343 2013-05-21
KR1020130057343A KR101477392B1 (ko) 2013-05-21 2013-05-21 전자 소자 모듈

Publications (1)

Publication Number Publication Date
CN203481214U true CN203481214U (zh) 2014-03-12

Family

ID=50229492

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201320483877.1U Expired - Lifetime CN203481214U (zh) 2013-05-21 2013-08-08 电子器件模块
CN201310344098.8A Pending CN104183554A (zh) 2013-05-21 2013-08-08 电子器件模块及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310344098.8A Pending CN104183554A (zh) 2013-05-21 2013-08-08 电子器件模块及其制造方法

Country Status (2)

Country Link
KR (1) KR101477392B1 (zh)
CN (2) CN203481214U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115377021A (zh) * 2022-08-29 2022-11-22 北京超材信息科技有限公司 电子器件模组封装结构及制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180090494A (ko) * 2017-02-03 2018-08-13 삼성전자주식회사 기판 구조체 제조 방법
CN107622957B (zh) * 2017-09-25 2019-11-01 江苏长电科技股份有限公司 双面SiP的三维封装结构的制造方法
CN107749411B (zh) * 2017-09-25 2019-11-01 江苏长电科技股份有限公司 双面SiP的三维封装结构
CN107768349B (zh) * 2017-09-25 2019-11-01 江苏长电科技股份有限公司 双面SiP三维封装结构
KR102146802B1 (ko) 2018-07-24 2020-08-21 삼성전기주식회사 전자 소자 모듈
KR102377811B1 (ko) 2019-08-09 2022-03-22 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2705468B2 (ja) * 1992-07-13 1998-01-28 日本電気株式会社 混成集積回路装置
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
KR100733880B1 (ko) * 2001-06-25 2007-07-02 엘지.필립스 엘시디 주식회사 유기발광소자
US6639309B2 (en) * 2002-03-28 2003-10-28 Sandisk Corporation Memory package with a controller on one side of a printed circuit board and memory on another side of the circuit board
JP3835381B2 (ja) * 2002-09-04 2006-10-18 株式会社村田製作所 積層型電子部品
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
JP2007059470A (ja) * 2005-08-22 2007-03-08 Sony Corp 半導体装置およびその製造方法
EP1950806A1 (en) * 2006-11-30 2008-07-30 Matsushita Electric Industrial Co., Ltd. Interposer with built-in passive part
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
CN102088015B (zh) * 2010-12-03 2013-03-06 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN203165882U (zh) * 2012-12-27 2013-08-28 标准科技股份有限公司 堆叠封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115377021A (zh) * 2022-08-29 2022-11-22 北京超材信息科技有限公司 电子器件模组封装结构及制作方法

Also Published As

Publication number Publication date
KR20140136812A (ko) 2014-12-01
CN104183554A (zh) 2014-12-03
KR101477392B1 (ko) 2014-12-29

Similar Documents

Publication Publication Date Title
CN203481214U (zh) 电子器件模块
CN104425465B (zh) 电子组件模块和制造该电子组件模块的方法
TWI466249B (zh) 半導體封裝件及其製造方法
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
EP3561953B1 (en) Antenna module
CN104241255B (zh) 电子组件模块及其制造方法
CN102119588B (zh) 元器件内置模块的制造方法及元器件内置模块
CN104241256B (zh) 电子组件模块和制造该电子组件模块的方法
JP2008288610A (ja) 回路モジュールの製造方法
CN104766840A (zh) 电子元件模块
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
CN103617991A (zh) 半导体封装电磁屏蔽结构及制作方法
CN105280624A (zh) 电子装置模块及其制造方法
CN103579201A (zh) 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法
JP4650194B2 (ja) シールドケース付き電子部品の製造方法及びシールドケース付き電子部品
JP4609434B2 (ja) 部品内蔵基板と、これを用いた電子機器
JP2008186987A (ja) 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法
KR20150053592A (ko) 전자 소자 모듈 및 그 제조 방법
KR200478126Y1 (ko) 전자 소자 모듈
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
KR20160010246A (ko) 전자 소자 모듈 및 그 제조 방법
JP2020188174A (ja) 配線基板、電子機器及び配線基板の設計方法
KR101983175B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20150116605A (ko) 전자 소자 모듈 및 그 제조 방법
KR101525665B1 (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20140312

CX01 Expiry of patent term