CN104425465B - 电子组件模块和制造该电子组件模块的方法 - Google Patents

电子组件模块和制造该电子组件模块的方法 Download PDF

Info

Publication number
CN104425465B
CN104425465B CN201410197912.2A CN201410197912A CN104425465B CN 104425465 B CN104425465 B CN 104425465B CN 201410197912 A CN201410197912 A CN 201410197912A CN 104425465 B CN104425465 B CN 104425465B
Authority
CN
China
Prior art keywords
substrate
electronic component
moulding part
component module
building brick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410197912.2A
Other languages
English (en)
Other versions
CN104425465A (zh
Inventor
崔丞镕
李逸炯
都载天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104425465A publication Critical patent/CN104425465A/zh
Application granted granted Critical
Publication of CN104425465B publication Critical patent/CN104425465B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10424—Frame holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/288—Removal of non-metallic coatings, e.g. for repairing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

公开一种电子组件模块和制造该电子组件模块的方法，其中，电子组件安装在基底的两个表面上以提高集成度，所述电子组件模块包括：第一基底；多个电子组件，安装在第一基底的两个表面上；第二基底，结合到第一基底的下表面；以及模制部件，形成在第一基底的下表面上，并且使所述第二基底嵌入在模制部件中。

Description

电子组件模块和制造该电子组件模块的方法
本申请要求于2013年8月28日提交到韩国知识产权局的第10-2013-0102356号韩国专利申请的权益，该申请的公开通过引用包含于此。
技术领域
本公开涉及一种电子组件模块和一种制造该电子组件模块的方法，更具体地讲，涉及一种将电子组件安装在基底的两个表面上来提高集成度的电子组件模块以及一种制造该电子组件模块的方法。
背景技术
近来，在电子产品领域，对便携式电子设备的市场需求已经增加。因此，对安装在电子设备中的电子组件的小型化和轻量化处于持续的需求中。
为了实现电子设备的小型化和轻量化,可能需要在单个芯片上实现多个单独的元件的片上系统(SOC)技术、将多个单独的元件集成为一个封装件的系统级封装(SIP)技术等，以及减小单独的安装组件的尺寸的技术。
同时，为了制造具有小尺寸和高性能的电子组件模块，也已经开发了一种将电子组件安装在基底的两个表面上的结构。
然而，在电子组件安装在基底的两个表面上的这种电子组件模块的情况下，在基底上形成外部连接端子可能是困难的。
即，由于电子组件安装在基底的两个表面上，所以可能不能精确地确保用于形成外部连接端子的空间。因此，需要允许易于形成外部连接端子的双面安装型电子组件模块和易于制造双面安装型电子组件模块的方法。
[现有技术文献]
(专利文献1)第2013-0056570号韩国专利特许公布。
发明内容
本公开的一方面可提供一种允许电子组件安装在基底的两个表面上的双面安装型电子组件模块。
本公开的一方面还可提供一种易于制造双面安装型电子组件模块的方法。
根据本公开的一方面，一种电子组件模块可包括：第一基底；多个电子组件，安装在第一基底的两个表面上；第二基底，结合到第一基底的下表面；以及模制部件，形成在第一基底的下表面上，并使所述第二基底嵌入在模制部件中。
所述电子组件模块还可包括多个外部连接端子，所述多个外部连接端子结合到第二基底的下表面并穿透所述模制部件以暴露到模制部件的外部。
所述模制部件可填充形成在第一基底的下表面和第二基底的上表面之间的空隙。
所述模制部件可形成在第一基底的下表面上，同时使安装在第一基底的下部上的电子组件和整个第二基底嵌入在模制部件中。
所述第二基底可包括形成于其中的贯通部，并且可结合到第一基底的下表面，以将安装在第一基底的下表面上的电子组件容纳在所述贯通部中。
所述第二基底可包括彼此分隔开并被分散地布置的多个基底。
所述第二基底可形成为小于第一基底，并且可被设置在第一基底的中部上；并且所述电子组件可设置在第二基底的外部。
所述第二基底可包括：基底框架；以及多个金属销，穿透并结合到所述基底框架，并具有结合到第一基底的一端。
所述金属销的另一端可暴露到模制部件的外部。
所述电子组件模块还可包括结合到所述金属销的另一端的多个外部连接端子。
根据本公开的另一方面，一种电子组件模块可包括：第一基底；多个电子组件，安装在第一基底的两个表面上；第二基底，结合到第一基底的下表面；以及模制部件，形成在第一基底的两个表面上，以封装电子组件和第二基底。
所述电子组件模块还可包括多个外部连接端子，所述多个外部连接端子结合到第二基底的下表面并穿透所述模制部件以暴露到模制部件的外部。
根据本公开的另一方面，一种制造电子组件模块的方法可包括：制备第一基底；将电子组件安装在第一基底的上表面上；在第一基底的上表面上形成第一模制部件；将多个第二基底和电子组件安装在第一基底的下表面上；以及形成第二模制部件以将第二基底嵌入在第二模制部件中。
安装所述多个第二基底的步骤可包括：将焊膏施加在第一基底的下表面上；将电子组件和多个第二基底设置在焊膏上；以及使焊膏固化以将电子组件和第二基底固定地结合到第一基底的下表面。
所述方法还可包括：在形成第二模制部件之后，在第二基底上形成外部连接端子。
形成所述外部连接端子的步骤可包括：在第二模制部件的下表面中形成端子孔；以及使外部连接端子穿过所述端子孔而形成在第二基底上。
形成所述端子孔的步骤可包括：在与形成在第二基底上的电极焊盘相对应的位置形成通孔。
每一个第二基底可包括形成于其中的贯通部并可结合到第一基底的下表面，以将安装在第一基底的下表面上的电子组件容纳在所述贯通部中。
每一个第二基底可包括彼此分隔开并被分散地布置的多个基底。
所述第二基底可形成为小于第一基底，并且可被设置在第一基底的中部上；以及所述电子组件可设置在第二基底的外部。
所述第二基底可包括：基底框架；以及多个金属销，穿透并结合到所述基底框架，并具有结合到第一基底的一端。
所述方法还可包括：在形成第二模制部件之后，磨削第二模制部件的下表面以暴露金属销的另一端；以及在金属销的另一端上形成外部连接端子。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其它方面、特征和其它优点将会被更清楚地理解，在附图中：
图1是根据本公开的示例性实施例的电子组件模块的示意性剖视图；
图2是示出图1中示出的电子组件模块的内部的局部剖视透视图；
图3是图1中示出的电子组件模块的分解透视图；
图4A至图4I是示出根据本公开的示例性实施例的制造电子组件模块的方法的剖视图；
图5是根据本公开的另一示例性实施例的电子组件模块的示意性剖视图；
图6是根据本公开的另一示例性实施例的电子组件模块的示意性剖视图；
图7是根据本公开的另一示例性实施例的电子组件模块的示意性剖视图。
具体实施方式
在下文中，将参照附图详细描述本公开的示例性实施例。然而，本公开可以以多种不同的形式实施，并不应该被解释为限于在此阐述的实施例。更确切地，提供这些实施例是为了使本公开将是彻底的和完整的，并将本公开的范围充分地传达给本领域的技术人员。在附图中，为了清晰起见，可夸大元件的形状和尺寸，并且相同的标号将始终用来表示相同或相似的元件。
图1是根据本公开的示例性实施例的电子组件模块100的示意性剖视图。图2是示出图1中示出的电子组件模块100的内部的局部剖视透视图。图3是图1中示出的电子组件模块100的分解透视图。
参照图1至图3，根据示例性实施例的电子组件模块100可包括电子组件1、第一基底10、第二基底20和模制部件30。
电子组件1可包括诸如无源组件1a和有源组件1b的各种组件，并且只要可以安装在基底上，所有类型的组件均可用作电子组件1。
电子组件1可安装在第一基底10的上表面和下表面两者上，将在下面进行描述。图1示出有源组件1b和无源组件1a两者安装在第一基底10的上表面上以及仅有无源组件1a安装在第一基底10的下表面上的示例。然而，本公开的示例性实施例不限于此。或者，电子组件1可根据电子组件1的尺寸或形状以及电子组件模块100的设计，以各种方式布置在第一基底10的两个表面上。
至少一个电子组件1可被安装在第一基底10的上表面和下表面中的每个表面上。本领域已知的各种基底(例如，陶瓷基底、印刷电路板、柔性基底等)可用作第一基底10。此外，可在第一基底10的两个表面上形成用于安装电子组件1的安装电极13，或者尽管未示出，但是可在第一基底10的两个表面上形成用于将安装电极13彼此电连接的布线图案。
根据示例性实施例的第一基底10可为包括多个层的多层基底，并且用于形成电连接的电路图案15可形成在各层之间。
此外，根据本公开的示例性实施例的第一基底10可包括导电通道14，导电通道14用于在形成于第一基底10的两个表面上的安装电极13与形成于第一基底10中的电路图案15之间形成电连接。
此外，根据示例性实施例的第一基底10可包括形成于其中的腔(未示出)，以容纳电子组件1。
根据示例性实施例的第一基底10可包括形成在其下表面上的外部连接焊盘16。外部连接焊盘16可电连接到第二基底20(将在下面描述)，并可通过第二基底20连接到外部连接端子28。
因此，外部连接焊盘16可形成在第一基底10的下表面上当第二基底20结合到第一基底10时面向第二基底20的上表面的那一位置上。可根据需要以各种方式布置多个外部连接焊盘。
第二基底20设置在第一基底10的下部上，并且结合到第一基底10。
第二基底20可由单个基底或多个基底形成。根据示例性实施例，第二基底20可由单个基底构成，并且具有形成于其中的贯通部22，贯通部22具有通孔形状。
贯通部22可用作用于容纳安装在第一基底10的下表面上的电子组件1的空间。因此，安装在第一基底10的下表面上的电子组件1可仅被安装在第一基底10的下表面上面对第二基底20的贯通部22的那一部分上。
然而，本公开的构造不限于此。
与第一基底10的情况相似，本公开所属的领域中已知的各种类型的基底(例如，陶瓷基底、印刷电路板(PCB)、柔性基底等)可用作第二基底20。
第二基底20可以按照如下的方式形成：制备包括形成于其中的通道的多个绝缘层，然后将多个绝缘层堆叠使得所述通道相互电连接，或者，第二基底20可按照如下的方式形成：将多个绝缘层堆叠，形成穿透所有绝缘层的通孔，然后在所述通孔中形成通道。此外，第二基底20可以以各种方式形成，例如，以这样的方式形成：制备一个树脂层(例如，环氧树脂等)，并且形成多个金属柱(例如，铜(Cu)柱)，使金属柱贯穿树脂层以嵌入在树脂层中。
电极焊盘24可形成在第二基底20的两个表面上。形成在第二基底20的上表面上的电极焊盘24可用于电连接到第一基底10的外部连接焊盘16。此外，形成在第二基底20的下表面上的电极焊盘24可用于结合外部连接端子28。尽管未示出，但是用于将电极焊盘24相互电连接的布线图案可形成在第二基底20的两个表面上。
根据示例性实施例的第二基底20可为包括多个层的多层基底，并且用于形成电连接的电路图案(未示出)可形成在各层之间。
第二基底20可包括形成在其两个表面上的电极焊盘24和与形成在第二基底20中的电路图案电连接的导电通道25。
此外，根据示例性实施例的第二基底20的厚度可大于安装在第一基底10的下表面上的电子组件1的安装厚度，以牢固地保护安装在贯通部22中的电子组件1。然而，本公开的示例性实施例不限于此。
外部连接端子28可形成在第二基底20的下表面上。外部连接端子28可用于将安装在主基底上的电子组件模块100电连接并物理地连接到主基底(未示出)。
外部连接端子28可形成在形成于第二基底20的下表面上的电极焊盘24上。外部连接端子28可以以凸起的形式形成。然而，本公开的实施例不限于此。例如，外部连接端子28可以以各种方式(例如，以焊球的形式等)形成。
外部连接端子28通过导电通道25电连接到形成在第二基底20的上表面上的电极焊盘24。因此，当第二基底20结合到第一基底10时，第一基底10可通过第二基底20电连接到外部连接端子28。
此外，外部连接端子28可穿过第二模制部件35(将在下面描述)的端子孔36安装在第二基底20上。因此，外部连接端子28的高度(垂直高度)可形成为大于形成在第二基底20的下部上的第二模制部件35的厚度。
根据示例性实施例的第二基底20可形成为小于第一基底10。即，第二基底20的宽度可小于第一基底10的宽度。可构思这种结构以易于制造电子组件模块100，这将在下面关于制造方法的描述中更详细地描述。
模制部件30可包括形成在第一基底10的上表面上的第一模制部件31和形成在第一基底10的下表面上的第二模制部件35。
第一模制部件31可封装安装在第一基底10的上表面上的电子组件1。
第一模制部件31可设置到安装在第一基底10上的电子组件1之间，从而防止电子组件1之间的电短路。此外，模制部件30可围绕电子组件1的外部并将电子组件1固定在基底上，从而安全地保护电子组件1免于外部冲击。
第一模制部件31可由包括诸如环氧树脂等的树脂材料的绝缘材料形成。此外，根据示例性实施例的第一模制部件31可按照如下的方式形成：将包括安装在其上的电子组件1的第一基底10放置在模具(未示出)中，然后将模制用树脂注入到模具中。然而，本公开的实施例不限于此。
第二模制部件35可形成在第二基底20的贯通部22的内部和第二基底20的外部。这里，第二模制部件35可形成为覆盖整个第二基底20，使得第二基底20嵌入在第二模制部件35中。然而，本公开的实施例不限于此。即，第二基底20可形成为部分地暴露到外部。
根据示例性实施例的第二模制部件35可设置为填充贯通部22的整个内部。因此，容纳在贯通部22中的所有的电子组件1可嵌入到第二模制部件35中。然而，根据需要，电子组件1中的一部分可暴露到第二模制部件35的外部。
根据示例性实施例的第二模制部件35可包括端子孔36。端子孔36可以是用于将外部连接端子28安装在第二基底20的下表面上的孔。因此，多个端子孔36可形成为与形成在第二基底20的下表面上的电极焊盘24相对应，并且可具有预定的尺寸以使外部连接端子28能够容易地安装在第二基底20的电极焊盘24上。
与第一模制部件31的成型方法类似，第二模制部件35可通过注入模制用树脂的成型方法形成。即，第二模制部件35可按照如下的方式形成：将其下表面上安装有电子组件1和第二基底20的第一基底10放置在模具(未示出)中，然后将模制用树脂注入到模具中。然而，本公开的实施例不限于此。
在根据示例性实施例的按照以上描述进行构造的电子组件模块100中，电子组件1可安装在第一基底10的两个表面上。此外，外部连接端子28形成于设置在第一基底10的下表面上的第二基底20上。
因此，多个电子组件1可安装在一个基底(即，第一基底10)上，从而提高集成度。此外，可使用被设置为单独的基底的第二基底20来形成用于第一基底10(电子组件1安装在第一基底10上)的外部连接端子28，可促进外部连接端子28的形成。
即使在电子组件1安装在第一基底10的两个表面上的情况下，根据示例性实施例的电子组件模块100可通过第一模制部件31和第二模制部件35完全地封装。因此，即使在由于将电子组件模块100安装在另一主基底上时产生的热量而使得第二基底20或电子组件1与第一基底10分离的情况下，电子组件模块100的运动可通过模制部件30而固定。
因此，可提高电子组件和基底之间的结合可靠性。
在下文中，将在下面描述根据示例性实施例的制造电子组件模块的方法。
图4A至图4I是示出根据本公开的示例性实施例的制造电子组件模块的方法的剖视图。
首先，如图4A中所示，制备第一基底10。如上所述，第一基底10可为多层基底。安装电极13可形成在第一基底10的两个表面上。此外，外部连接焊盘16可形成在第一基底10的下表面上。
具体地讲，在这个过程中制备的第一基底10可以是多个相同的安装区域A重复地布置在其上的基底。第一基底10可以是具有宽区域的四边形基底或长条形的基底。
第一基底10可形成为同时制造多个单独的模块。在这点上，多个单独的模块安装区域A分开地形成在第一基底10上，可在多个单独的模块安装区域A中制造电子组件模块。
然后，如图4B中所示，电子组件1安装在第一基底10的一个表面，即，上表面上。安装电子组件1的操作可按照如下的方式执行：使用丝网印刷法等将焊膏印刷在形成于第一基底10的一个表面上的安装电极13上，将电子组件1设置在印刷的焊膏上，然后施加热量至焊膏以使焊膏固化。
在这种情况下，相同的电子组件1可以以相同的布置方式，安装在各自的模块安装区域A上。
然后，如图4C中所示，第一模制部件31可形成在第一基底10的一个表面上以封装电子组件1。在本操作中，如上所述，第一模制部件31可按照如下的方式形成：将包括安装在其上的电子组件1的第一基底10放置在模具(未示出)中，然后将模制用树脂注入到模具中。由于形成第一模制部件31，所以可通过第一模制部件31来保护安装在第一基底10的一个表面(即，上表面)上的电子组件1不受外部的影响。
根据示例性实施例的第一模制部件31可以以一体式形成以覆盖第一基底10上的多个单独的模块安装区域A中的全部模块安装区域。然而，本公开的实施例不限于此。根据需要，第一模制部件31可被分开并独立地形成在单独的模块安装区域A中的每一个模块安装区域上。
然后，如图4D中所示，焊膏P被印刷在第一基底10的另一表面上，即，第一基底10的与形成有第一模制部件31的表面相对的下表面上。在这种情况下，焊膏P除了被印刷在安装电极13上之外，还被印刷在外部连接焊盘16上。
然后，如图4E中所示，电子组件1和第二基底20安装在第一基底10的印刷有焊膏P的另一表面上。
安装操作可按照如下的方式执行：将电子组件1设置到安装电极13上，并且将第二基底20设置到外部连接焊盘16上。布置操作可按照如下的方式执行：布置电子组件1，然后布置第二基底20。然而，本公开的实施例不限于此。可首先布置第二基底20。或者，例如，可同时布置第二基底20和电子组件1。可以以各种方式执行布置操作。
根据示例性实施例的第二基底20可被构造为分开地附着到各自分开的模块安装区域A的多个基底，而不是按照与第一基底10相似的方式具有多个单独的模块安装区域A的单个基底。
即，第二基底20可包括彼此具有相同形状的多个基底，并且多个基底可重复地布置在第一基底10的各自分开的模块安装区域A中。在这种情况下，第二基底20中彼此相邻的基底可安装在第一基底10上以彼此分隔开预定距离。
当电子组件1和第二基底20设置在第一基底10的另一表面上时，施加热量以使焊膏P(参照图4D)固化。通过这个过程，焊膏P融化并固化以形成焊接连接部80，并且设置在第一基底10的下表面上的电子组件1和第二基底20的多个基底可通过焊接连接部80牢固地固定到第一基底10，由此电连接并物理地连接到第一基底10。
然后，如图4F中所示，第二模制部件35形成在第一基底10的下表面上。在本操作中，按照与第一模制部件31的情况类似的方式，第二模式部件35可按照如下的方式形成：将其上安装有电子组件1和第二基底20的第一基底10放置在模具中，随后在模具中注入模制用树脂。
由于第二模制部件35的存在，使得安装在第一基底10的下表面上的电子组件1和第二基底20可嵌入到第二模制部件35中。
在本操作中，注入到模具中的模制用树脂还可填充在第一基底10和第二基底20之间的空隙。即，第二模制部件35可形成在第一基底10和第二基底20之间的空隙中。
在这种情况下，第一基底10和第二基底20可通过设置在二者之间的第二模制部件35而彼此绝缘，并且还可在第一基底10和第二基底20之间获得结合力。
此外，根据示例性实施例的第二模制部件35可分开地并独立地形成于各自分开的模块安装区域A中。然而，本公开的实施例不限于此。即，与第一模制部件31类似，第二模制部件35可以以一体式形成以覆盖多个单独的模块安装区域A中的全部模块安装区域。
然后，如图4G中所示，端子孔36形成在第二模制部件35中。如上所述，设置端子孔36以在第二基底20上形成外部连接端子28。因此，端子孔36可被形成为与第二基底20的电极焊盘24相对应。
端子孔36可通过激光钻孔而形成，但是不限于此。
然后，如图4H中所示，外部连接端子28形成在第二基底20的下表面上。外部连接端子28可以以凸起的形式形成在形成于第二基底20的下表面上的电极焊盘24上。然而，本公开的实施例不限于此。即，外部连接端子28可以以各种方式(例如，以焊球的形式等)形成。
此外，外部连接端子28可穿过第二模制部件35的端子孔36而形成在第二基底20上。因此，外部连接端子28可设置在第二模制部件35的端子孔36中，并且可部分地突出到第二模制部件35的外部。
最后，如图4I中所示，其上形成有模制部件30的第一基底10可被切割以形成单独的电子组件模块100。
在本操作中，可使用刀片70沿单独的模块安装区域A(参照图4H)之间的边界切割其上形成有模制部件30的第一基底10。
在根据示例性实施例的电子组件模块100中，单独的模块安装区域A之间的边界可与彼此分隔开的第二模制部件35之间的空间相对应。因此，沿着单独的模块安装区域A之间的边界切割与沿着分隔开的第二模制部件35之间的空间切割具有相同的意思。
因此，在根据本公开的示例性实施例的制造电子组件模块的方法中，由于可使用刀片70沿着第二模制部件35之间的空间执行切割操作，所以，仅简单地切割第一模制部件31和第一基底10即可使电子组件模块100彼此分隔开。
因此，与第二基底20和第二模制部件35同时被切割的情况相比，切割过程可更便利并且用于切割操作的时间可显著缩短。
在根据示例性实施例的通过以上描述的操作制造的电子组件模块100中，第二基底20和电子组件1(具体地讲，安装在第一基底10的下表面上的电子组件)可同时被安装，而不是将第一基底10和第二基底20结合到彼此随后将电子组件1安装在基底上。即，电子组件1和第二基底20同时安装在第一基底10的下表面上，然后，固化以彼此固定地结合。
因此，与电子组件1和第二基底20分开地结合到第一基底10的方法相比，制造工序的数量可减少而使制造更容易。
此外，在根据示例性实施例的制造方法中，多个单独的模块安装区域A在其上被分开的单个基底可用作第一基底10。分别设置在多个单独的模块安装区域上的多个基底可用作第二基底20。
因此，在切割过程中，可仅切割第一模制部件31和第一基底10以分离单独的电子组件模块100。因此，可容易地制造电子组件模块100，并且制造电子组件模块所需要的时间可显著减少。
根据本公开的电子组件模块不限于上述实施例，而是能够启用其各种应用。
图5是根据本公开的另一实施例的电子组件模块200的示意性剖视图。
参照图5，在根据示例性实施例的电子组件模块200中，第二基底20可由多个基底构成，而不是由单个基底构成。多个单独的基底可彼此分隔开并且可分散地设置。此外，多个基底可连续地布置。
这里，第二基底20的多个基底可设置在安装在第一基底10的下表面上的电子组件1之间的空隙中，或可设置在围绕电子组件1的空间中。
此外，第二基底20的多个基底可模制为彼此具有相同的形状以便于其制造，但是根据需要第二基底20的多个基底可形成不同形状。
当第二基底20的多个基底分散地设置时，电子组件1可以以各种方式安装，并且外部连接端子28可有效地设置。
图6是根据本公开的另一实施例的电子组件模块300的示意性剖视图。
参照图6，在根据示例性实施例的电子组件模块300中，第二基底20的面积比第一基底10的面积小，并且第二基底20设置在第一基底10的中部。此外，电子组件分散地设置并被安装到第二基底20的外部。
在电子组件300按照以上描述构造的情况下，外部连接端子28的数量可显著减少，并且安装在第一基底10的下部上的电子组件1的数量可显著减少。
图7是根据本公开的另一实施例的电子组件模块400的示意性剖视图。
参照图7，根据示例性实施例的电子组件模块400按照这样的方式被构造：第二基底20可包括基底框架26和金属销27。
这里，基底框架26可形成为具有与图3中所示的第二基底20相似的四边形形状，并且基底框架26的厚度可以小于第二基底20的厚度。
可在基底框架26中形成多个通孔，并且金属销27插入穿过所述通孔。
金属销27可形成为具有与第二模制部件35的厚度对应的长度。金属销27插入并结合到基底框架26，使得金属销27的一端可结合到第一基底10的外部连接焊盘16。此外，金属销27的另一端暴露到第二模制部件35的外部，例如，磨削第二模制部件35的下表面以暴露金属销27的另一端，并且外部连接端子28形成在暴露的端部上。
根据示例性实施例的按照以上描述进行构造的第二基底20可按照如下的方式制造：制备其中形成有通孔的基底框架26并将金属销27结合到基底框架26的通孔中。因此，电子组件模块400可非常容易地制造。
当仅有金属销27安装到第一基底10上而没有形成基底框架26然后形成第二模制部件35时，金属销27可由于模制用树脂的流动性而容易地与第一基底10分离。即，仅有金属销27结合到第一基底10并且因此可易于通过外力分离。
然而，根据示例性实施例的第二基底20按照这样的方式形成：多个金属销使用基底框架26一体地形成。因此，在制造过程中，多个金属销27可同时安装在第一基底10上，因此，电子组件模块400可容易制造。
由于多个金属销27结合到第一基底10以提高多个金属销27和第一基底10之间的粘合，所以第二基底20可牢固地结合到第一基底10。因此，当形成第二模制部件35时，第二模制部件35不会由于模制用树脂的流动性而容易与第一基底10分离。
根据示例性实施例的电子组件模块400可通过与上述实施例的制造方法相同的方法制造。然而，本公开的实施例不限于此。可修改用于形成外部连接端子28的方法。
例如，在根据示例性实施例的电子组件模块400中，第二模制部件35形成为：第二模制部件35的外表面(即，电子组件模块400的底表面，即，第二模制部件35的下表面)可以是地面以使金属销27的另一端完全地暴露到外部，然后，外部连接端子28形成在金属销27上。在这种情况下，与上述实施例相比，电子组件模块400的厚度可减小。
在示例性实施例中，第二基底20可形成为具有四边形形式的一体式基底。然而，本公开的实施例不限于此。即，第二基底20可以以各种方式被修改为与参照图5或图6描述的第二基底类似。
如上所述，在根据本公开的实施例的电子组件模块中，电子组件安装在第一基底的两个表面上。此外，外部连接端子可形成于设置在第一基底的下表面上的第二基底上。
因此，多个电子组件可安装在单个基底(即，第一基底)上，从而提高集成度。此外，可使用设置为单独的基底的第二基底形成用于第一基底(其上安装有电子组件)的外部连接端子，因此，可便于外部连接端子的形成。
在根据本公开的实施例的电子组件模块中，即使在电子组件安装在第一基底的两个表面上的情况下，电子组件可通过第一模制部件和第二模制部件封装。因此，即使在第二基底或电子组件由于在将电子组件模块安装在另一主基底上时产生的热量而与第一基底分离的情况下，电子组件模块的运动可通过模制部件被固定。
因此，可提高电子组件和基底之间的结合可靠性。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由权利要求限定的本公开的精神和范围的情况下，可以做出修改和变化。

Claims (5)

1.一种电子组件模块，包括：
第一基底；
多个电子组件，安装在第一基底的上表面和下表面上；
第二基底，结合到第一基底的下表面；以及
模制部件，形成在第一基底的下表面上，并使所述第二基底嵌入在模制部件中，
其中，所述第二基底包括：
基底框架；以及
多个金属销，穿透并结合到所述基底框架，并具有结合到第一基底的一端。
2.根据权利要求1所述的电子组件模块，其中，所述金属销的另一端暴露到模制部件的外部。
3.根据权利要求1所述的电子组件模块，所述电子组件模块还包括结合到所述金属销的另一端的多个外部连接端子。
4.一种制造电子组件模块的方法，所述方法包括：
制备第一基底；
将电子组件安装在第一基底的上表面上；
在第一基底的上表面上形成第一模制部件；
将多个第二基底和电子组件安装在第一基底的下表面上；以及
形成第二模制部件以将第二基底嵌入在第二模制部件中，
其中，所述第二基底包括：
基底框架；以及
多个金属销，穿透并结合到所述基底框架，并具有结合到第一基底的一端。
5.根据权利要求4所述的方法，所述方法还包括：在形成第二模制部件之后，
磨削第二模制部件的下表面以暴露金属销的另一端；以及
在金属销的另一端上形成外部连接端子。
CN201410197912.2A 2013-08-28 2014-05-12 电子组件模块和制造该电子组件模块的方法 Expired - Fee Related CN104425465B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130102356A KR20150025129A (ko) 2013-08-28 2013-08-28 전자 소자 모듈 및 그 제조 방법
KR10-2013-0102356 2013-08-28

Publications (2)

Publication Number Publication Date
CN104425465A CN104425465A (zh) 2015-03-18
CN104425465B true CN104425465B (zh) 2018-12-07

Family

ID=52582974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410197912.2A Expired - Fee Related CN104425465B (zh) 2013-08-28 2014-05-12 电子组件模块和制造该电子组件模块的方法

Country Status (3)

Country Link
US (1) US20150062854A1 (zh)
KR (1) KR20150025129A (zh)
CN (1) CN104425465B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101952676B1 (ko) * 2015-03-26 2019-02-27 정문기 센서 패키지 구조
US10217724B2 (en) 2015-03-30 2019-02-26 Mediatek Inc. Semiconductor package assembly with embedded IPD
US20170040266A1 (en) 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
US20160329299A1 (en) * 2015-05-05 2016-11-10 Mediatek Inc. Fan-out package structure including antenna
KR102117469B1 (ko) * 2015-07-13 2020-06-01 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US10925160B1 (en) 2016-06-28 2021-02-16 Amazon Technologies, Inc. Electronic device with a display assembly and silicon circuit board substrate
KR102486784B1 (ko) * 2016-08-26 2023-01-09 삼성전기주식회사 반도체 패키지
KR20180110775A (ko) * 2017-03-30 2018-10-11 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR102107025B1 (ko) 2018-09-14 2020-05-07 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
CN110349921A (zh) * 2019-07-04 2019-10-18 上海先方半导体有限公司 一种基板双面封装结构及其制造方法
KR102377811B1 (ko) * 2019-08-09 2022-03-22 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
CN111128994A (zh) * 2019-12-27 2020-05-08 华为技术有限公司 一种系统级封装结构及其封装方法
CN114340203A (zh) * 2021-12-31 2022-04-12 展讯通信（上海）有限公司 双面系统级封装结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232008A (zh) * 2007-01-03 2008-07-30 育霈科技股份有限公司 多晶粒封装及其方法
CN101859752A (zh) * 2009-04-06 2010-10-13 杨文焜 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
JP3109477B2 (ja) * 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
US6833628B2 (en) * 2002-12-17 2004-12-21 Delphi Technologies, Inc. Mutli-chip module
TWI269492B (en) * 2004-01-27 2006-12-21 Murata Manufacturing Co Laminated electronic part and its manufacturing method
JP5054440B2 (ja) * 2007-06-15 2012-10-24 新光電気工業株式会社 電子部品内蔵基板の製造方法及び電子部品内蔵基板
US8390117B2 (en) * 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
KR101519062B1 (ko) * 2008-03-31 2015-05-11 페어차일드코리아반도체 주식회사 반도체 소자 패키지
CN102034768B (zh) * 2008-09-25 2012-09-05 金龙国际公司 具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法
US8237257B2 (en) * 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
JP2013069807A (ja) * 2011-09-21 2013-04-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
KR101274460B1 (ko) * 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법
JP5951414B2 (ja) * 2012-08-29 2016-07-13 新光電気工業株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232008A (zh) * 2007-01-03 2008-07-30 育霈科技股份有限公司 多晶粒封装及其方法
CN101859752A (zh) * 2009-04-06 2010-10-13 杨文焜 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法

Also Published As

Publication number Publication date
US20150062854A1 (en) 2015-03-05
CN104425465A (zh) 2015-03-18
KR20150025129A (ko) 2015-03-10

Similar Documents

Publication Publication Date Title
CN104425465B (zh) 电子组件模块和制造该电子组件模块的方法
CN104241255B (zh) 电子组件模块及其制造方法
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
CN203481214U (zh) 电子器件模块
CN104241256B (zh) 电子组件模块和制造该电子组件模块的方法
CN102119588B (zh) 元器件内置模块的制造方法及元器件内置模块
CN106158774B (zh) 半导体封装结构及其制造方法
CN108074883A (zh) 半导体封装件、其制造方法以及使用其的电子元件模块
CN105027276B (zh) 半导体装置
US20150223361A1 (en) Electronic component module and manufacturing method thereof
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
CN105280624A (zh) 电子装置模块及其制造方法
US11335614B2 (en) Electric component embedded structure
US7911039B2 (en) Component arrangement comprising a carrier
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
KR101983168B1 (ko) 전자 소자 모듈 및 그 제조 방법
JP4200274B2 (ja) 立体回路基板の電極端子構造
CN103608915B (zh) 电路模块
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
KR20160010246A (ko) 전자 소자 모듈 및 그 제조 방법
KR101539846B1 (ko) 전자 소자 모듈 및 그 제조 방법
WO2017013938A1 (ja) 高周波モジュール
KR101983175B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101681400B1 (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181207