CN111128994A - 一种系统级封装结构及其封装方法 - Google Patents

一种系统级封装结构及其封装方法 Download PDF

Info

Publication number
CN111128994A
CN111128994A CN201911390164.9A CN201911390164A CN111128994A CN 111128994 A CN111128994 A CN 111128994A CN 201911390164 A CN201911390164 A CN 201911390164A CN 111128994 A CN111128994 A CN 111128994A
Authority
CN
China
Prior art keywords
chip
carrier plate
packaging
package body
passive device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911390164.9A
Other languages
English (en)
Inventor
鲍宽明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201911390164.9A priority Critical patent/CN111128994A/zh
Publication of CN111128994A publication Critical patent/CN111128994A/zh
Priority to PCT/CN2020/122789 priority patent/WO2021129092A1/zh
Priority to EP20907931.8A priority patent/EP3920222A4/en
Priority to US17/472,230 priority patent/US20210407973A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads

Abstract

本申请实施例提供了一种系统级封装结构及其封装方法，其中，该系统级封装结构包括：载板、芯片、无源器件、第一塑封体和第二塑封体。其中，芯片设于载板的第一表面，无源器件设于载板的第二表面，第一表面与第二表面相对设置。用于封装芯片的第一塑封体成型于第一表面，芯片中远离载板的表面外露于第一塑封体，用于封装无源器件的第二塑封体成型于第二表面。在前述封装结构中，为主要热源的芯片被第一塑封体封装于载板的一侧，而与芯片相关性较差的无源器件则被第二塑封体封装于载板的另一侧，且芯片外露于第一塑封体，因此，芯片在运行时所产生的热量能够直接向外扩散，进而有效提高整个系统级封装结构的散热性能。

Description

一种系统级封装结构及其封装方法
技术领域
本申请涉及电子电路领域，尤其涉及一种系统级封装结构及其封装方法。
背景技术
具备微型体积、低耗电特点的系统级封装(System in Package)结构，将大量的电子器件，如电容、电感、电阻等以及线路包覆在极小的封装内，可广泛应用于无线通信模块、便携式通讯产品等等。
传统的封装结构通常包括基板、无源器件、芯片和塑封体，其中，塑封体将无源器件和芯片封装于基板的一个表面上，且无源器件和芯片以平铺的方式进行设置。由于无源器件和芯片通常在高度上存在差异，故塑封体也需具备较大的厚度，芯片所产生的热量一般沿朝向基板的方向进行传导，导致封装结构的散热性能较差。
发明内容
本申请实施例提供了一种系统级封装结构及其封装方法，可以使得芯片在运行时所产生的热量能够直接向外扩散，进而有效提高整个系统级封装结构的散热性能。
本申请实施例的第一方面提供了一种系统级封装结构，包括：载板、芯片、无源器件、第一塑封体和第二塑封体。其中，载板具有相对设置的第一表面和第二表面，芯片设于载板的第一表面，无源器件设于载板的第二表面，以使得为主要热源的芯片和非主要热源的无源器件分别设置在载板的两侧。进一步的，还通过成型于第一表面的第一塑封体对芯片进行封装，且芯片中远离载板的表面外露于第一塑封体，还通过成型于第二表面的第二塑封体对无源器件进行封装，以构成一个完整的封装结构。
上述系统级封装结构中，为主要热源的芯片被第一塑封体封装于载板的一侧，而与芯片相关性较差的无源器件则被第二塑封体封装于载板的另一侧，且芯片外露于第一塑封体，因此，芯片在运行时所产生的热量能够直接向外扩散，进而有效提高整个系统级封装结构的散热性能。
结合本申请实施例的第一方面，在本申请实施例的第一方面的第一种实现方式中，芯片中远离载板的表面与第一塑封体中远离载板的表面处于同一平面，能够使得整个系统级封装结构的表面完整平滑，有利于安装和使用。
结合本申请实施例的第一方面或第一方面的第一种实现方式，在本申请实施例的第一方面的第二种实现方式中，该系统级封装结构还包括：互连部件，互连部件设于载板的第二表面，且互连部件被第二塑封体所封装，能够完善该系统级封装结构的功能和结构，提高了方案的灵活度和可选择性。
结合本申请实施例的第一方面的第二种实现方式，在本申请实施例的第一方面的第三种实现方式中，该系统级封装结构还包括：焊盘，焊盘设于第二塑封体中远离载板的表面，焊盘分别与无源器件、互连部件电性连接，能够进一步完善该系统级封装结构的功能和结构，提高了方法的灵活度和可选择性。
结合本申请实施例的第一方面的第二种实现方式或第三种实现方式，在本申请实施例的第一方面的第四种实现方式中，载板为包含金属层的基板，芯片、无源器件和互连部件通过金属层电性连接，提高了方法的灵活度和可选择性。
结合本申请实施例的第一方面的第二种实现方式或第三种实现方式，在本申请实施例的第一方面的第五种实现方式中，载板为金属框架，芯片、无源器件和互连部件通过金属框架电性连接，提高了方法的灵活度和可选择性。
本申请实施例的第二方面提供了一种系统级封装结构的封装方法，该封装方法包括：
将芯片安装于载板的第一表面上，并对芯片进行塑封，以在第一表面形成第一塑封体，其中，芯片中远离载板的表面外露于第一塑封体。
将无源器件安装于载板的第二表面上，并对无源器件进行塑封，以在第二表面形成第二塑封体，其中，第一表面与第二表面相对设置。
基于上述封装方法所构成的系统级封装结构中，为主要热源的芯片被第一塑封体封装于载板的一侧，而与芯片相关性较差的无源器件则被第二塑封体封装于载板的另一侧，且芯片外露于第一塑封体，因此，芯片在运行时所产生的热量能够直接向外扩散，进而有效提高整个系统级封装结构的散热性能。
结合本申请实施例的第二方面，在本申请实施例的第二方面的第一种实现方式中，芯片中远离载板的表面与第一塑封体中远离载板的表面处于同一平面，能够使得整个系统级封装结构的表面完整平滑，有利于安装和使用。
结合本申请实施例的第二方面的第一种实现方式，在本申请实施例的第二方面的第二种实现方式中，将无源器件安装于载板的第二表面上包括：
将无源器件和互连部件安装于载板的第二表面上。
上述实现方式中，在载板的第二表面上安装有无源器件的基础上，通过在第二表面进一步安装互连部件，能够完善该系统级封装结构的功能，提高了方案的灵活度和可选择性。
结合本申请实施例的第二方面的第二种实现方式，在本申请实施例的第二方面的第三种实现方式中，对无源器件进行塑封，以在第二表面形成第二塑封体包括：
对无源器件和互连部件进行塑封，以在第二表面形成第二塑封体。
上述实现方式中，无源器件和互连部件均通过第二塑封体封装于载板的第二表面上，能够完善该系统级封装结构的结构，提高了方案的灵活度和可选择性。
结合本申请实施例的第二方面的第三种实现方式，在本申请实施例的第二方面的第四种实现方式中，对无源器件和互连部件进行塑封，以在第二表面形成第二塑封体之后，该封装方法还包括：
在第二塑封体中远离载板的表面进行电镀，以在第二塑封体中远离载板的表面形成焊盘，焊盘分别与无源器件、互连部件电性连接。
上述实现方式中，通过在第二塑封体中远离载板的表面进行电镀，以形成与无源器件、互连部件电性连接焊盘，能够进一步完善该系统级封装结构的功能和结构，提高了方法的灵活度和可选择性。
结合本申请实施例的第二方面的第三种实现方式，在本申请实施例的第二方面的第五种实现方式中，对无源器件和互连部件进行塑封，以在第二表面形成第二塑封体之后，该封装方法还包括：
在第二塑封体中远离载板的表面焊接金属，以在第二塑封体中远离载板的表面形成焊盘，焊盘分别与无源器件、互连部件电性连接。
上述实现方式中，通过在第二塑封体中远离载板的表面焊接金属，以形成与无源器件、互连部件电性连接焊盘，能够进一步完善该系统级封装结构的功能和结构，提高了方法的灵活度和可选择性。
结合本申请实施例的第二方面的第三种实现方式至第五种实现方式中的任意一种，在本申请实施例的第二方面的第六种实现方式中，载板为包含金属层的基板，芯片、无源器件和互连部件通过所述金属层电性连接；或载板为金属框架，芯片、无源器件和互连部件通过所述金属框架电性连接，提高了方案的灵活度和可选择性。
本申请实施例的第三方面提供了一种系统级封装结构的封装方法，该封装方法包括：
将无源器件安装于第二塑封体的第一内腔中，并将载板与第二塑封体进行压合，载板的第二表面朝向第二塑封体的内腔开口；
将芯片安装于载板的第一表面，并对芯片进行塑封，以在第一表面形成第一塑封体，其中，第一表面与第二表面相对设置，且芯片中远离载板的表面外露于第一塑封体。
基于上述封装方法所构成的系统级封装结构中，为主要热源的芯片被第一塑封体封装于载板的一侧，而与芯片相关性较差的无源器件则被第二塑封体封装于载板的另一侧，且芯片外露于第一塑封体，因此，芯片在运行时所产生的热量能够直接向外扩散，进而有效提高整个系统级封装结构的散热性能。
结合本申请实施例的第三方面，在本申请实施例的第三方面的第一种实现方式中，芯片中远离载板的表面与第一塑封体中远离载板的表面处于同一平面，能够使得整个系统级封装结构的表面完整平滑，有利于安装和使用。
结合本申请实施例的第三方面的第一种实现方式，在本申请实施例的第三方面的第二种实现方式中，该封装方法还包括：
将互连部件安装于第二塑封体的第二内腔中。
上述实现方式中，在第二塑封体的第一内腔安装有无源器件的基础上，还通过在第二塑封体的第二内腔进一步安装互连部件，能够完善该系统级封装结构的功能，提高了方案的灵活度和可选择性。
结合本申请实施例的第三方面的第二种实现方式，在本申请实施例的第三方面的第三种实现方式中，对芯片进行塑封，以在第一表面形成第一塑封体之后，该封装方法还包括：
在第二塑封体中远离载板的表面进行电镀，以在第二塑封体中远离载板的表面形成焊盘，焊盘分别与无源器件、互连部件电性连接。
上述实现方式中，通过在第二塑封体中远离载板的表面进行电镀，以形成与无源器件、互连部件电性连接焊盘，能够进一步完善该系统级封装结构的功能和结构，提高了方法的灵活度和可选择性。
结合本申请实施例的第三方面的第二种实现方式，在本申请实施例的第三方面的第四种实现方式中，对芯片进行塑封，以在第一表面形成第一塑封体之后，该封装方法还包括：
在第二塑封体中远离载板的表面焊接金属，以在第二塑封体中远离载板的表面形成焊盘，焊盘分别与无源器件、互连部件电性连接。
上述实现方式中，通过在第二塑封体中远离载板的表面焊接金属，以形成与无源器件、互连部件电性连接焊盘，能够进一步完善该系统级封装结构的功能和结构，提高了方法的灵活度和可选择性。
结合本申请实施例的第三方面的第二种实现方式至第四种实现方式中的任意一种，在本申请实施例的第二方面的第六种实现方式中，载板为包含金属层的基板，芯片、无源器件和互连部件通过所述金属层电性连接；或载板为金属框架，芯片、无源器件和互连部件通过所述金属框架电性连接，提高了方案的灵活度和可选择性。
从以上技术方案可以看出，本申请实施例具有以下优点：
本申请实施例提供了一种系统级封装结构及其封装方法，其中，该系统级封装结构包括：载板、芯片、无源器件、第一塑封体和第二塑封体。其中，芯片设于载板的第一表面，无源器件设于载板的第二表面，第一表面与第二表面相对设置。用于封装芯片的第一塑封体成型于第一表面，芯片中远离载板的表面外露于第一塑封体，用于封装无源器件的第二塑封体成型于第二表面。在前述封装结构中，为主要热源的芯片被第一塑封体封装于载板的一侧，而与芯片相关性较差的无源器件则被第二塑封体封装于载板的另一侧，且芯片外露于第一塑封体，因此，芯片在运行时所产生的热量能够直接向外扩散，进而有效提高整个系统级封装结构的散热性能。
附图说明
图1为本申请实施例提供的系统级封装结构的一个结构示意图；
图2为本申请实施例提供的系统级封装结构的封装方法的一个流程示意图；
图3为本申请实施例提供的系统级封装结构的封装方法的一个应用例示意图；
图4为本申请实施例提供的系统级封装结构的封装方法的另一流程示意图；
图5为本申请实施例提供的系统级封装结构的封装方法的另一应用例示意图。
具体实施方式
本申请实施例提供了一种系统级封装结构及其封装方法，可以使得芯片在运行时所产生的热量能够直接向外扩散，进而有效提高整个系统级封装结构的散热性能。
图1为本申请实施例提供的系统级封装结构的一个结构示意图，请参阅图1，该系统级封装结构包括：载板101、芯片102、无源器件103、第一塑封体104和第二塑封体105。
载板101具有相对设置的第一表面和第二表面，其中，芯片102设于载板101的第一表面，无源器件103设于载板101的第二表面，使得芯片102和无源器件103分别设置在载板的两侧。
为了使得整个封装结构更加稳定，可通过塑封体对芯片102和无源器件103分别进行封装，其中，用于封装芯片102的第一塑封体104成型于第一表面，值得注意的是，芯片102中远离载板101的表面外露于第一塑封体104，因此，芯片102处于工作状态时，其产生的热量可以直接向外排出(例如沿图1中向上的方向排放热量)，此外，还可将芯片102中远离载板101的表面与散热器连接，以有效扩散芯片102所产生的热量。用于封装无源器件103的第二塑封体105成型于第二表面，因此，第一塑封体104将芯片102固定于载板101的一侧，而第二塑封体105将无源器件103固定于载板101的另一侧，使得整个封装结构的结构稳定，且层次分明。
本实施例中，为主要热源的芯片102被第一塑封体104封装于载板101的一侧，而与芯片102相关性较差的无源器件103(例如，电阻、电感和电容等等)则被第二塑封体105封装于载板101的另一侧，且芯片102外露于第一塑封体104，因此，芯片102在运行时所产生的热量能够直接向外扩散，进而有效提高整个系统级封装结构的散热性能。
在一种可能实现的方式中，芯片102中具有相对设置的两个表面，其中一个表面靠近载板101，另一个表面远离载板101。为了使得封装结构的平面完整平滑，可令远离载板101的表面与第一塑封体104中远离载板101的表面(第一塑封体104包含接触载板101的表面以及远离载板101的表面)处于同一平面，因此，芯片101与第一塑封体104的表面则相当于构成了一个完整平滑的平面，有利于整个封装结构的安装和使用。
在一种可能实现的方式中，载板101为包含金属层的基板。具体地，该基板可由塑封体构成，且该塑封体经过电镀，使得其内部形成具备一定走线的金属层，因此，分别设置在基板两侧的芯片102、无源器件103和互连部件106，两两之间均可以通过该金属层电性连接。
在一种可能实现的方式中，载板101为金属框架，故分别设置在金属框架两侧的芯片102、无源器件103和互连部件106，两两之间均可以通过该金属框架电性连接。
在一种可能实现的方式中，系统级封装结构还包括：互连部件106，该互连部件106设于载板101的第二表面，且互连部件106被第二塑封体105所封装。具体地，互连部件106可以起到连接的作用，由于互连部件106设在第二表面上，故芯片102可先通过载板101与互连部件连接，然后通过互连部件106与外部电路的器件进行电性连接，以实现芯片102与外部电路的交互。更进一步地，为了方便生产和制造，互连部件106的形状通常可设为高深宽比的柱状体，应理解，互连部件106的形状可以根据实际需求进行设置，此处不做具体限定。
在一种可能实现的方式中，系统级封装结构还包括：焊盘107，焊盘107设于第二塑封体105中远离载板的表面(第二塑封体105包含接触载板101的表面以及远离载板101的表面)，焊盘107分别与无源器件103、互连部件106电性连接。具体地，焊盘107由金属构成，因此，设于第二塑封体105表面的焊盘107可分别与第二塑封体105内的无源器件103、互连部件106电性连接，以作为无源器件103、互连部件106与外部电路交互的连接点。
在一种可能实现的方式中，为了满足实际应用中对封装结构的不同功能需求，载板101的第一表面还可以设置有与芯片102相关性较强的电子器件(图1中未示出)，该部分电子器件工作时所产生的热量较少，为非主要热源，且该部分电子器件的高度小于或等于芯片的高度，该部分电子器件被第一塑封体104所覆盖。
在一种可能实现的方式中，前述第一塑封体104、第二塑封体105以及载板101的塑封体均可由树脂材料所构成。
在一种可能实现的方式中，互连部件可以由金属或半导体(例如硅、碳化硅和氮化镓等等)构成。
在一种可能实现的方式中，本申请的封装结构包含至少两层结构，其中一层为第一塑封体以及其封装的器件，另一层为第二塑封体以及其封装的器件，此外，还可在第二塑封体105中远离载板的表面上设置额外的载板，以在额外的载板上继续设置其余器件并封装，使得封装结构形成一个包含至少三层的结构。
本申请实施例中所提供的系统级封装结构中，通过将为主热源的芯片102外漏于第一塑封体104外，使其产生的热量能够直接向外扩散，可有效提高封装模块的散热性能。更进一步地，通过将器件分别设置载板101的两侧，形成两层走线(一层为载板中的金属走线，一层为焊盘的金属走线)，叠层之间相互连接，能够提高封装结构的集成度，减小封装结构的面积。
以上是对本申请实施例提供的系统级封装结构所进行的具体说明，以下将对本申请实施例提供的系统级封装结构的封装方法进行介绍，图2为本申请实施例提供的系统级封装结构的封装方法的一个流程示意图，请参阅图2，该方法包括：
201、将芯片安装于载板的第一表面上；
本实施例中，可先准备一块载板，该载板可为包含金属层的基板也可为金属框架，具体介绍可参考图1所对应实施例的相关说明部分，此处不再赘述。准备载板后，则在载板的第一表面上安装芯片。
202、对芯片进行塑封，以在第一表面形成第一塑封体，其中，芯片中远离载板的表面外露于第一塑封体；
在载板的第一表面安装芯片后，可对芯片进行塑封，以在第一表面形成第一塑封体。可选的，对芯片进行塑封，以在第一表面形成第一塑封体包括：在芯片中远离载板的表面上设置一层薄膜，并在薄膜与第一表面之间注入塑封体，在第一表面形成第一塑封体后，从芯片上取走薄膜。值得注意的是，第一塑封体仅包围芯片的四周，使得芯片中远离载板的表面(即芯片的背部)外露于第一塑封体。可选的，为了使得封装结构的平面完整平滑，可令远离载板的表面与第一塑封体中远离载板的表面处于同一平面，因此，芯片与第一塑封体中远离载板的表面则相当于构成了一个完整平滑的平面，有利于整个封装结构的安装和使用。
203、将无源器件安装于载板的第二表面上，第一表面与第二表面相对设置；
在准备载板后，还可在载板的第二表面上安装无源器件，其中，第一表面与第二表面为载板上相对设置的两个表面。
204、对无源器件进行塑封，以在第二表面形成第二塑封体。
在载板的第二表面安装无源器件后，可对无源器件进行塑封，以在第二表面上形成第二塑封体。其中，无源器件的封装方式可以有多种，例如，无源器件被第二塑封体覆盖，又如，第二塑封体仅包围无源器件的四周，即无源器件中远离载板的表面外露于第二塑封体等等，其封装方式可根据实际需求进行相应设置。至此，第一塑封体和第二塑封体分别将芯片和无源器件固定于载板的两侧，使得整个封装结构的结构完整，并且层次分明。
应理解，图2所示的步骤先后顺序仅起示意性说明，并不对步骤201和步骤203的执行顺序构成限制，例如，步骤201可先于步骤203执行，又如，步骤203可先于步骤201执行，再如步骤201和步骤203同时执行等等。
基于上述封装方法所构成的系统级封装结构中，为主要热源的芯片被第一塑封体封装于载板的一侧，而与芯片相关性较差的无源器件则被第二塑封体封装于载板的另一侧，且芯片外露于第一塑封体，因此，芯片在运行时所产生的热量能够直接向外扩散，进而有效提高整个系统级封装结构的散热性能。
更进一步地，通过将器件分别设置载板的两侧，形成两层走线，叠层之间相互连接，能够提高封装结构的集成度，减小封装结构的面积。
基于图2所对应的实施例，本申请实施例提供的封装方法的一个可选实施例中，将无源器件安装于载板的第二表面上包括：
将无源器件和互连部件安装于载板的第二表面上。
更进一步地，对无源器件进行塑封，以在第二表面形成第二塑封体包括：
对无源器件和互连部件进行塑封，以在第二表面形成第二塑封体。
本实施例中，在准备载板后，可将无源器件和互连部件均安装在载板的第二表面上，可选的，将互连部件安装在载板的第二表面上包括：可先获取具有预置通孔的模具(该预置通孔的形状为互连部件的形状)，再将该模具固定于载板的第二表面上，并向预置通孔注入半导体或液态金属，以在预置通孔中形成互连部件，然后取走模具，则完成互连部件在载板上的安装。在安装无源器件和互连部件后，对无源器件和互连部件同时进行塑封，以在载板的第二表面上形成第二塑封体，需要说明的是，互连部件的功能和结构可参照图1所对应实施例中的相关说明部分，此处不再赘述。其中，无源器件和互连部件的封装方式可以有多种，例如，无源器件和互连部件被第二塑封体覆盖，又如，第二塑封体仅包围无源器件和互连部件的四周，即无源器件中远离载板的表面外露于第二塑封体，互连部件远离载板的一端外露于第二塑封体等等，其封装方式可根据实际需求进行相应设置。
基于图2所对应的各个实施例，本申请实施例提供的封装方法的一个可选实施例中，对无源器件和互连部件进行塑封，以在第二表面形成第二塑封体之后，该封装方法还包括：
在第二塑封体中远离载板的表面进行电镀，以在第二塑封体中远离载板的表面形成焊盘，焊盘分别与无源器件、互连部件电性连接。
本实施例中，在形成第二塑封体后，可对第二塑封体中远离载板的表面进行电镀，以在第二塑封体中远离载板的表面形成分别与无源器件、互连部件电性连接的焊盘。需要说明的是，焊盘的功能可参照图1所对应实施例中的相关说明部分，此处不再赘述。值得注意的是，若无源器件和互连部件被第二塑封体覆盖，可在第二塑封体中远离载板的表面上，将与无源器件和互连部件对应的区域进行熔化，使得无源器件和互连部件外露，从而使得电镀形成的焊盘能够与无源器件、互连部件电性连接。
基于图2所对应的各个实施例，本申请实施例提供的封装方法的一个可选实施例中，对无源器件和互连部件进行塑封，以在第二表面形成第二塑封体之后，该封装方法还包括：
在第二塑封体中远离载板的表面焊接金属，以在第二塑封体中远离载板的表面形成焊盘，焊盘分别与无源器件、互连部件电性连接。
本实施例中，在形成第二塑封体后，可在第二塑封体中远离载板的表面焊接金属，以在第二塑封体中远离载板的表面形成分别与无源器件、互连部件电性连接的焊盘。需要说明的是，焊盘的功能可参照图1所对应实施例中的相关说明部分，此处不再赘述。值得注意的是，若无源器件和互连部件被第二塑封体覆盖，可在第二塑封体中远离载板的表面上，将与无源器件和互连部件对应的区域进行熔化，使得无源器件和互连部件外露，并在该部分区域焊接金属，使得形成的焊盘能够与无源器件、互连部件电性连接。
为了便于理解，以下结合图3对与图2对应的封装方法做进一步的介绍，图3为本申请实施例提供的系统级封装结构的封装方法的一个应用例示意图，该应用例包括：
301、准备载板101；
302、在载板101的表面上安装芯片102以及与芯片102相关性较强的电子器件；
303、对芯片102以及与芯片相关性较强的电子器件进行塑封，形成第一塑封体104，且令芯片102的上表面外露；
304、翻转载板101，在载板101的另一表面安装与芯片102相关性较弱的无源器件103以及互连部件106；
305、对与芯片102相关性较弱的无源器件103以及互连部件106进行塑封，形成第二塑封体105；
306、在第二塑封体105中远离载板101的表面进行电镀或焊接金属，以形成焊盘107。
图4为本申请实施例提供的系统级封装结构的封装方法的另一流程示意图，请参阅图4，该封装方法包括：
401、将无源器件安装于第二塑封体的第一内腔中；
本实施例中，先准备一个第二塑封体，需要说明的是，该第二塑封体具有用于安装无源器件的第一内腔，该第一内腔具有唯一的开口。因此，在获取第二塑封体后，可将与芯片相关性较弱的无源器件安装于第一内腔中。具有内腔的第二塑封体可通过多种方式进行制作，可选的，可先获取一层第三塑封体，并在第三塑封体的预设区域开设通孔，并在第三塑封体的底部压合一层第四塑封体，使得第三塑封体和第四塑封体构成具有内腔的第二塑封体。
402、将载板与第二塑封体进行压合，载板的第二表面朝向第二塑封体的内腔开口；
在第二塑封体内安装无源器件后，可将载板与第二塑封体进行压合，以使得载板的第二表面将第二塑封体的内腔开口遮挡，即沿着第二表面朝向第二塑封体的内腔开口的方向，将载板与第二塑封体进行压合，以将无源器件封装于第二塑封体内。
403、将芯片安装于载板的第一表面，第一表面与第二表面相对设置；
在将载板与第二塑封体进行压合后，可在载板的第一表面上安装芯片，其中，第一表面与第二表面相对设置。
404、对芯片进行塑封，以在第一表面形成第一塑封体，其中，芯片中远离载板的表面外露于第一塑封体。
在载板的第一表面安装芯片后，可对芯片进行塑封，以在第一表面上形成第一塑封体，需要说明的是，第一塑封体仅包围芯片的四周，使得芯片中远离载板的表面(即芯片的背部)外露于第一塑封体。可选的，为了使得封装结构的平面完整平滑，可令远离载板的表面与第一塑封体中远离载板的表面处于同一平面，因此，芯片与第一塑封体中远离载板的表面则相当于构成了一个完整平滑的平面，有利于整个封装结构的安装和使用。
基于上述封装方法所构成的系统级封装结构中，为主要热源的芯片被第一塑封体封装于载板的一侧，而与芯片相关性较差的无源器件则被第二塑封体封装于载板的另一侧，且芯片外露于第一塑封体，因此，芯片在运行时所产生的热量能够直接向外扩散，进而有效提高整个系统级封装结构的散热性能。
更进一步地，通过将器件分别设置载板的两侧，形成两层走线，叠层之间相互连接，能够提高封装结构的集成度，减小封装结构的面积。
基于图4所对应的实施例，本申请实施例提供的封装方法的一个可选实施例中，该封装方法还包括：
将互连部件安装于第二塑封体的第二内腔中。
本实施例中，第二塑封体还具有用于安装互连部件的第二内腔，第二内腔与第一内腔平行设置，且二者的开口朝向相同，故在获取第二塑封体后，可将无源器件安装于第一内腔中，并将互连部件安装于第二内腔中。需要说明的是，第一内腔的尺寸通常与无源器件相匹配，第二内腔的尺寸通常与互连部件相匹配，为了满足安装需求，通常使得内腔的尺寸稍大于器件(无源器件或互连部件)的尺寸，若安装无源器件或互连部件后，相应的内腔仍存在空隙，可继续向内腔的空隙填充塑封体，使得第二塑封体能够覆盖无源器件或互连部件。当通过载板与第二塑封体压合后，则相当于通过第二塑封体将无源器件或互连部件封装于载板的第二表面上。
基于图4所对应的各个实施例，本申请实施例提供的封装方法的一个可选实施例中，对无源器件和互连部件进行塑封，以在第二表面形成第二塑封体之后，该封装方法还包括：
在第二塑封体中远离载板的表面进行电镀，以在第二塑封体中远离载板的表面形成焊盘，焊盘分别与无源器件、互连部件电性连接。
本实施例中，在形成第二塑封体后，可对第二塑封体中远离载板的表面进行电镀，以在第二塑封体中远离载板的表面形成分别与无源器件、互连部件电性连接的焊盘。需要说明的是，焊盘的功能可参照图1所对应实施例中的相关说明部分，此处不再赘述。值得注意的是，由于无源器件和互连部件被第二塑封体覆盖，可在第二塑封体中远离载板的表面上，将与无源器件和互连部件对应的区域进行熔化，使得无源器件和互连部件外露，从而使得电镀形成的焊盘能够与无源器件、互连部件电性连接。
基于图4所对应的各个实施例，本申请实施例提供的封装方法的一个可选实施例中，对无源器件和互连部件进行塑封，以在第二表面形成第二塑封体之后，该封装方法还包括：
在第二塑封体中远离载板的表面焊接金属，以在第二塑封体中远离载板的表面形成焊盘，焊盘分别与无源器件、互连部件电性连接。
本实施例中，在形成第二塑封体后，可在第二塑封体中远离载板的表面焊接金属，以在第二塑封体中远离载板的表面形成分别与无源器件、互连部件电性连接的焊盘。需要说明的是，焊盘的功能可参照图1所对应实施例中的相关说明部分，此处不再赘述。值得注意的是，由于无源器件和互连部件被第二塑封体覆盖，可在第二塑封体中远离载板的表面上，将与无源器件和互连部件对应的区域进行熔化，使得无源器件和互连部件外露，并在该部分区域焊接金属，使得形成的焊盘能够与无源器件、互连部件电性连接。
为了便于理解，以下结合图5对与图4对应的封装方法做进一步的介绍，图5为本申请实施例提供的系统级封装结构的封装方法的另一应用例示意图，该应用例包括：
501、准备一层第三塑封体108；
502、在第三塑封体108的预设区域开设通孔109；
503、并在相应的通孔109中安装无源器件103和互连部件106；
504、在第三塑封体108的底部压合第四塑封体110，使得第三塑封体108和第四塑封体110构成具有内腔的第二塑封体105；
应理解，步骤504也可先于步骤503执行，若步骤504先执行，则步骤503可为：在相应的内腔中安装无源器件和互连部件。
505、在第三塑封体108的顶部压合第五塑封体，并在第五塑封体中电镀金属层，此时，第五塑封体和金属层则构成了载板101；
506、在载板101的顶部(载板101的底部与第三塑封体108压合)安装芯片102，并对芯片102进行塑封，以形成第一塑封体104；
507、在第二塑封体105中远离载板101的表面进行电镀或焊接金属，以形成焊盘107。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限与此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或变换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种系统级封装结构，其特征在于，所述系统级封装结构包括：载板、芯片、无源器件、第一塑封体和第二塑封体；
所述芯片设于所述载板的第一表面，所述无源器件设于所述载板的第二表面，所述第一表面与所述第二表面相对设置；
用于封装所述芯片的所述第一塑封体成型于所述第一表面，所述芯片中远离所述载板的表面外露于所述第一塑封体；
用于封装所述无源器件的所述第二塑封体成型于所述第二表面。
2.根据权利要求1所述的系统级封装结构，其特征在于，所述芯片中远离所述载板的表面与所述第一塑封体中远离所述载板的表面处于同一平面。
3.根据权利要求1或2所述的系统级封装结构，其特征在于，所述系统级封装结构还包括：互连部件；
所述互连部件设于所述载板的第二表面，且所述互连部件被所述第二塑封体所封装。
4.根据权利要求3所述的系统级封装结构，其特征在于，所述系统级封装结构还包括：焊盘；
所述焊盘设于所述第二塑封体中远离所述载板的表面，所述焊盘分别与所述无源器件、所述互连部件电性连接。
5.根据权利要求3或4所述的系统级封装结构，其特征在于，所述载板为包含金属层的基板，所述芯片、所述无源器件和所述互连部件通过所述金属层电性连接。
6.根据权利要求3或4所述的系统级封装结构，其特征在于，所述载板为金属框架，所述芯片、所述无源器件和所述互连部件通过所述金属框架电性连接。
7.一种系统级封装结构的封装方法，其特征在于，所述封装方法包括：
将芯片安装于载板的第一表面上；
对所述芯片进行塑封，以在所述第一表面形成第一塑封体，其中，所述芯片中远离所述载板的表面外露于所述第一塑封体；
将无源器件安装于所述载板的第二表面上，所述第一表面与所述第二表面相对设置；
对所述无源器件进行塑封，以在所述第二表面形成第二塑封体。
8.根据权利要求7所述的封装方法，其特征在于，所述芯片中远离所述载板的表面与所述第一塑封体中远离所述载板的表面处于同一平面。
9.根据权利要求8所述的封装方法，其特征在于，所述将无源器件安装于所述载板的第二表面上包括：
将无源器件和互连部件安装于所述载板的第二表面上。
10.根据权利要求9所述的封装方法，其特征在于，所述对所述无源器件进行塑封，以在所述第二表面形成第二塑封体包括：
对所述无源器件和所述互连部件进行塑封，以在所述第二表面形成第二塑封体。
11.根据权利要求10所述的封装方法，其特征在于，所述对所述无源器件和所述互连部件进行塑封，以在所述第二表面形成第二塑封体之后，所述封装方法还包括：
在所述第二塑封体中远离所述载板的表面进行电镀，以在所述第二塑封体中远离所述载板的表面形成焊盘，所述焊盘分别与所述无源器件、所述互连部件电性连接。
12.根据权利要求10所述的封装方法，其特征在于，所述对所述无源器件和所述互连部件进行塑封，以在所述第二表面形成第二塑封体之后，所述封装方法还包括：
在所述第二塑封体中远离所述载板的表面焊接金属，以在所述第二塑封体中远离所述载板的表面形成焊盘，所述焊盘分别与所述无源器件、所述互连部件电性连接。
13.根据权利要求10至12任意一项所述的封装方法，其特征在于，所述载板为包含金属层的基板，所述芯片、所述无源器件和所述互连部件通过所述金属层电性连接；
或
所述载板为金属框架，所述芯片、所述无源器件和所述互连部件通过所述金属框架电性连接。
14.一种系统级封装结构的封装方法，其特征在于，所述封装方法包括：
将无源器件安装于第二塑封体的第一内腔中；
将载板与所述第二塑封体进行压合，所述载板的第二表面朝向所述第二塑封体的内腔开口；
将芯片安装于所述载板的第一表面，所述第一表面与所述第二表面相对设置；
对所述芯片进行塑封，以在所述第一表面形成第一塑封体，其中，所述芯片中远离所述载板的表面外露于所述第一塑封体。
15.根据权利要求14所述的封装方法，其特征在于，所述芯片中远离所述载板的表面与所述第一塑封体中远离所述载板的表面处于同一平面。
16.根据权利要求14或15所述的封装方法，其特征在于，所述方法还包括：
将互连部件安装于所述第二塑封体的所述第二内腔中。
17.根据权利要求16所述的封装方法，其特征在于，所述对所述芯片进行塑封，以在所述第一表面形成第一塑封体之后，所述封装方法还包括：
在所述第二塑封体中远离所述载板的表面进行电镀，以在所述第二塑封体中远离所述载板的表面形成焊盘，所述焊盘分别与所述无源器件、所述互连部件电性连接。
18.根据权利要求16所述的封装方法，其特征在于，所述对所述芯片进行塑封，以在所述第一表面形成第一塑封体之后，所述封装方法还包括：
在所述第二塑封体中远离所述载板的表面焊接金属，以在所述第二塑封体中远离所述载板的表面形成焊盘，所述焊盘分别与所述无源器件、所述互连部件电性连接。
19.根据权利要求16至18任意一项所述的封装方法，其特征在于，所述载板为包含金属层的基板，所述芯片、所述无源器件和所述互连部件通过所述金属层电性连接；
或
所述载板为金属框架，所述芯片、所述无源器件和所述互连部件通过所述金属框架电性连接。
CN201911390164.9A 2019-12-27 2019-12-27 一种系统级封装结构及其封装方法 Pending CN111128994A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201911390164.9A CN111128994A (zh) 2019-12-27 2019-12-27 一种系统级封装结构及其封装方法
PCT/CN2020/122789 WO2021129092A1 (zh) 2019-12-27 2020-10-22 一种系统级封装结构及其封装方法
EP20907931.8A EP3920222A4 (en) 2019-12-27 2020-10-22 STRUCTURE OF BOXED SYSTEM, AND METHOD OF BOXING IT
US17/472,230 US20210407973A1 (en) 2019-12-27 2021-09-10 System-in-package structure and packaging method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911390164.9A CN111128994A (zh) 2019-12-27 2019-12-27 一种系统级封装结构及其封装方法

Publications (1)

Publication Number Publication Date
CN111128994A true CN111128994A (zh) 2020-05-08

Family

ID=70504572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911390164.9A Pending CN111128994A (zh) 2019-12-27 2019-12-27 一种系统级封装结构及其封装方法

Country Status (4)

Country Link
US (1) US20210407973A1 (zh)
EP (1) EP3920222A4 (zh)
CN (1) CN111128994A (zh)
WO (1) WO2021129092A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530907A (zh) * 2020-12-02 2021-03-19 中国电子科技集团公司第十四研究所 一种无源器件堆叠的多芯片封装结构和方法
WO2021129092A1 (zh) * 2019-12-27 2021-07-01 华为技术有限公司 一种系统级封装结构及其封装方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1537331A (zh) * 2002-04-05 2004-10-13 ������������ʽ���� 电路组件及其制造方法
CN1608320A (zh) * 2001-12-28 2005-04-20 英特尔公司 用于包括集成无源器件的非易失存储器器件的封装及其制造方法
CN104425465A (zh) * 2013-08-28 2015-03-18 三星电机株式会社 电子组件模块和制造该电子组件模块的方法
US20160049361A1 (en) * 2014-05-02 2016-02-18 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
CN105552065A (zh) * 2016-02-01 2016-05-04 中国电子科技集团公司第三十八研究所 一种t/r组件控制模块的系统级封装结构及其封装方法
US20170062395A1 (en) * 2007-02-27 2017-03-02 Infineon Technologies Americas Corp. Semiconductor package with integrated semiconductor devices and passive component
CN106992170A (zh) * 2015-11-12 2017-07-28 恩智浦美国有限公司 具有嵌入式电子装置的多个平面的封装装置
US9806015B1 (en) * 2016-05-31 2017-10-31 SK Hynix Inc. Semiconductor packages including through mold ball connectors on elevated pads and methods of manufacturing the same
US20180323170A1 (en) * 2015-11-12 2018-11-08 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
CN209104141U (zh) * 2018-10-17 2019-07-12 矽品科技（苏州）有限公司 一种芯片外露型封装结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101817159B1 (ko) * 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US8970023B2 (en) * 2013-02-04 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
US9627311B2 (en) * 2015-01-22 2017-04-18 Mediatek Inc. Chip package, package substrate and manufacturing method thereof
US9768145B2 (en) * 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
CN105870024B (zh) * 2016-06-15 2018-07-27 通富微电子股份有限公司 系统级封装方法
US10636765B2 (en) * 2017-03-14 2020-04-28 STATS ChipPAC Pte. Ltd. System-in-package with double-sided molding
CN111128994A (zh) * 2019-12-27 2020-05-08 华为技术有限公司 一种系统级封装结构及其封装方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1608320A (zh) * 2001-12-28 2005-04-20 英特尔公司 用于包括集成无源器件的非易失存储器器件的封装及其制造方法
CN1537331A (zh) * 2002-04-05 2004-10-13 ������������ʽ���� 电路组件及其制造方法
US20170062395A1 (en) * 2007-02-27 2017-03-02 Infineon Technologies Americas Corp. Semiconductor package with integrated semiconductor devices and passive component
CN104425465A (zh) * 2013-08-28 2015-03-18 三星电机株式会社 电子组件模块和制造该电子组件模块的方法
US20160049361A1 (en) * 2014-05-02 2016-02-18 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
CN106992170A (zh) * 2015-11-12 2017-07-28 恩智浦美国有限公司 具有嵌入式电子装置的多个平面的封装装置
US20180323170A1 (en) * 2015-11-12 2018-11-08 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
CN105552065A (zh) * 2016-02-01 2016-05-04 中国电子科技集团公司第三十八研究所 一种t/r组件控制模块的系统级封装结构及其封装方法
US9806015B1 (en) * 2016-05-31 2017-10-31 SK Hynix Inc. Semiconductor packages including through mold ball connectors on elevated pads and methods of manufacturing the same
CN209104141U (zh) * 2018-10-17 2019-07-12 矽品科技（苏州）有限公司 一种芯片外露型封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021129092A1 (zh) * 2019-12-27 2021-07-01 华为技术有限公司 一种系统级封装结构及其封装方法
CN112530907A (zh) * 2020-12-02 2021-03-19 中国电子科技集团公司第十四研究所 一种无源器件堆叠的多芯片封装结构和方法

Also Published As

Publication number Publication date
EP3920222A1 (en) 2021-12-08
EP3920222A4 (en) 2022-06-22
WO2021129092A1 (zh) 2021-07-01
US20210407973A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
US10854575B2 (en) Three-dimensional (3D) package structure having an epoxy molding compound layer between a discrete inductor and an encapsulating connecting structure
US9443760B2 (en) Multichip power semiconductor device
US11615967B2 (en) Power module package and method of manufacturing the same
US8928138B2 (en) Complete power management system implemented in a single surface mount package
US7566591B2 (en) Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US8906741B2 (en) Electronic package structure having side-wing parts outside of a package layer for dissipating heat and method for making the same
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
CN110021590B (zh) 电源芯片集成模块、其制造方法及双面散热电源模块封装
KR101924917B1 (ko) 신축성 전력 모듈 반도체 패키지
JP2004158753A (ja) リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法
CN111128994A (zh) 一种系统级封装结构及其封装方法
US7361995B2 (en) Molded high density electronic packaging structure for high performance applications
CN116097400A (zh) 具有堆叠无源部件的多层半导体封装件
CN112310006A (zh) 具有承载件、层压体和位于两者间的构件的包封的封装体
CN114914234A (zh) 一种功率结构体和制备方法以及设备
CN115458485A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200508