CN114914234A - 一种功率结构体和制备方法以及设备 - Google Patents

一种功率结构体和制备方法以及设备 Download PDF

Info

Publication number
CN114914234A
CN114914234A CN202110184049.7A CN202110184049A CN114914234A CN 114914234 A CN114914234 A CN 114914234A CN 202110184049 A CN202110184049 A CN 202110184049A CN 114914234 A CN114914234 A CN 114914234A
Authority
CN
China
Prior art keywords
substrate
power
chip
power structure
driving chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110184049.7A
Other languages
English (en)
Inventor
张凯
徐佳慧
陈百友
姚伟伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202110184049.7A priority Critical patent/CN114914234A/zh
Priority to PCT/CN2021/122998 priority patent/WO2022170775A1/zh
Priority to EP22154721.9A priority patent/EP4044228A1/en
Priority to US17/666,911 priority patent/US20220254765A1/en
Publication of CN114914234A publication Critical patent/CN114914234A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices

Abstract

本申请实施例公开了一种功率结构体和制备方法以及设备，用于提供集成度高的功率结构体，满足高频大功率领域的需求。本申请实施例提供一种功率结构体，包括：第一基板，第二基板，驱动芯片，功率芯片和导电部件，其中，第一基板的第一表面和第二基板的第二表面相对设置；导电部件的第一端与第一表面连接，导电部件的第二端与第二表面连接；驱动芯片设置于第一基板；功率芯片设置于第二基板。

Description

一种功率结构体和制备方法以及设备
技术领域
本申请涉及电路技术领域，尤其涉及一种功率结构体和制备方法以及设备。
背景技术
电源管理中不断面向用户的多种需求，例如用户需要更多的功能和更高的性能，用户需要减小电源产品的几何尺寸，以获得缩小的电源产品。有时用户的多种需求又是相互冲突的，这就需要更优的电源解决方案，例如转换效率，瞬态响应，噪声功率密度，以满足严格的性能要求和最终产品的外形尺寸需求。
电源产品可以应用于多种领域，例如数据中心电源，适配器电源，逆变器电源等。例如电源产品可以是封装级电源(power supply in a package，PSIP)。PSIP可以提供较优的性能，无需在转换效率，瞬态响应，噪声功率密度方面进行折衷。
电源产品对功率和应用频率的要求越来越高，使得电源产品不断的向大功率，高频率，高功率密度的方向演进。例如，PSIP不断的朝着大功率，高频率，高功率密度的方向演进。
目前的电源产品无法做到业界所需的集成度，难以适应产品小型化的发展趋势。另外，目前的电源产品的寄生参数大，不能满足兆赫兹以上的高频大功率领域的需求。
发明内容
本申请实施例提供了一种功率结构体和制备方法以及设备，用于提供集成度高的功率结构体，满足高频大功率领域的需求。
为解决上述技术问题，本申请实施例提供以下技术方案：
第一方面，本申请实施例提供一种功率结构体，包括：第一基板，第二基板，驱动芯片，功率芯片和导电部件，其中，第一基板的第一表面和第二基板的第二表面相对设置；导电部件的第一端与第一表面连接，导电部件的第二端与第二表面连接；驱动芯片设置于第一基板；功率芯片设置于第二基板。
在上述方案中，第一基板具有第一表面，第二基板具有第二表面，第一表面和第二表面相对设置，功率芯片设置于第二基板，从而功率芯片处于第一基板和第二基板之间，另外驱动芯片设置于第一基板，因此功率芯片和驱动芯片设置在两个基板上，功率芯片和驱动芯片属于基于两个基板的堆叠结构，提高了功率结构体的集成度。导电部件具有第一端和第二端，第一端与第一表面连接，第二端与第二表面连接，该导电部件可以将第一基板和第二基板连接起来，导电部件导通第一基板与第二基板，通过导电部件可实现第一基板和第二基板之间的电气传输，降低功率结构体的寄生参数，满足高频大功率领域的需求。
在一种可能的实现方式中，功率结构体还包括：封装体，其中，封装体包覆于所述第一基板的第一表面，所述第二基板，所述驱动芯片，所述功率芯片和所述导电部件。在上述方案中，封装体起到对功率结构体的内部结构的封装作用。驱动芯片，功率芯片和导电部件都被封装到该封装体中，从而可以得到密封的功率结构体。例如该功率结构体可以是通过导电部件互连双基板的三维高密封装结构。
在一种可能的实现方式中，驱动芯片设置于所述第一基板的第一表面，或者嵌入于所述第一基板之内；所述功率芯片设置于所述第二基板的第二表面。例如，驱动芯片位于第一表面，且朝向第二表面。在上述方案中，驱动芯片和功率芯片设置在第一基板和第二基板之间，驱动芯片和功率芯片设置在不同的平面上，该功率结构体为三维结构体。可以实现功率结构体的器件小型化和高集成度。
在一种可能的实现方式中，驱动芯片设置于所述第二基板的第二表面；所述功率芯片设置于所述第二基板的第二表面。在上述方案中，功率结构体包括多个驱动芯片，有的驱动芯片设置于第一基板，有的驱动芯片设置于第二基板，驱动芯片和功率芯片设置在第一基板和第二基板之间，驱动芯片和功率芯片设置在不同的平面上，该功率结构体为三维结构体。可以实现功率结构体的器件小型化和高集成度。
在一种可能的实现方式中，导电部件位于第一表面和第二表面之间。在上述方案中，该导电部件可以是导电柱，导电柱位于第一表面和第二表面之间。本申请实施例中导电部件除了导电还可以起到支撑作用，使得功率芯片和驱动芯片可以设置在该第一基板和第二基板之间的空间中。又如，功率结构体还包括电子元件，该电子元件也可以设置在第一基板和第二基板之间的空间中。
在一种可能的实现方式中，所述第一端与所述第一表面焊接，所述第二端与所述第二表面焊接。例如，第一端通过第一焊料与第一表面连接，第二端通过第二焊料与第二表面连接。在上述方案中，导电部件可以通过焊料实现与第一基板、第二基板的连接，通过使用焊料可以使得导电部件与第一基板、第二基板固定在一起，从而可以形成第一基板和第二基板之间的空间。
在一种可能的实现方式中，功率结构体还包括：电子元件，其中，所述电子元件设置于所述第一基板的第一表面，和/或所述第二基板的第二表面。例如，该电子元件具体为第一电子元件，其中，第一电子元件设置于第一表面，且朝向第二表面。在上述方案中，第一电子元件可以和驱动芯片并排设置在第一基板的第一表面上，该第一电子元件可以设置在第一基板和第二基板之间的空间中，第一电子元件可以和功率芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。例如，该电子元件具体为第二电子元件，第二电子元件设置于第二表面，且朝向第一表面。在上述方案中，第二电子元件可以和功率芯片并排设置在第二基板的第二表面上，该第二电子元件可以设置在第一基板和第二基板之间的空间中，第二电子元件可以和驱动芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。例如，该电子元件有多个，有的电子元件设置于第一表面，有的电子元件设置于第二表面。在上述方案中，电子元件可以设置在第一基板和第二基板之间的空间中，电子元件可以和驱动芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。
在一种可能的实现方式中，功率结构体还包括：散热模块，其中，散热模块设置于第二基板的背面。例如，第二基板包括第三表面，第二基板的第二表面和第三表面是相背的两个表面，第二基板的第三表面是第二基板的反面，例如第三表面用于设置散热模块。功率芯片和散热模块分别设置在第二基板的不同表面上，功率芯片被封装体封装，但是散热模块没有被封装体封装，因此散热模块可以用于对功率结构体的散热，例如该功率结构体可以是通过导电部件互连双基板的三维高密高导热封装结构。
在一种可能的实现方式中，功率结构体还包括：焊盘，其中，焊盘位于第一基板的第四表面，第四表面为第一表面的背面。在上述方案中，第一基板的第四表面和第一表面是相背的两个表面，第一基板的第四表面是第一基板的反面，例如第四表面用于设置焊盘。驱动芯片和焊盘分别设置在第一基板的不同表面上，驱动芯片被封装体封装，但是焊盘没有被封装体封装，该焊盘可用于功率结构体与外界其它设备的电气连接。
在一种可能的实现方式中，第一基板为第一埋嵌式基板，其中，在第一埋嵌式基板之内设有驱动芯片。在上述方案中，驱动芯片埋设在第一埋嵌式基板中，因此在第一埋嵌式基板和第二基板之间只需要设置功率芯片和导电部件即可，可以进一步的缩小功率结构体的体积，有利于功率结构体的小型化设计。
在一种可能的实现方式中，为了区别本申请实施例中的多个功率芯片，将“功率芯片设置于第二基板”中的功率芯片称为第一功率芯片，功率结构体还包括：第二功率芯片，第一基板为第二埋嵌式基板，其中，在第二埋嵌式基板之内设有第二功率芯片。在上述方案中，驱动芯片可以设置在第二埋嵌式基板的第一表面上，在第二埋嵌式基板之内设有第二功率芯片，因此在第二埋嵌式基板和第二基板之间只需要设置功率芯片、导电部件和驱动芯片即可，可以进一步的缩小功率结构体的体积，有利于功率结构体的小型化设计。
在一种可能的实现方式中，功率结构体还包括：第三电子元件，第一基板为第三埋嵌式基板，其中，在第三埋嵌式基板之内设有第三电子元件。在上述方案中，驱动芯片可以设置在第三埋嵌式基板的第一表面上，在第三埋嵌式基板之内设有第三电子元件，因此在第三埋嵌式基板和第二基板之间只需要设置功率芯片、导电部件和驱动芯片即可，可以进一步的缩小功率结构体的体积，有利于功率结构体的小型化设计。
在一种可能的实现方式中，功率结构体还包括：第三功率芯片，其中，第三功率芯片位于第一表面，且朝向第二表面。在上述方案中，功率结构体中可以包括多个功率芯片，例如功率结构体中包括功率芯片和第三功率芯片，功率芯片设置在第二基板上，第三功率芯片设置在第一基板上。第三功率芯片可以和驱动芯片并排设置在第一基板的第一表面上，该第三功率芯片可以设置在第一基板和第二基板之间的空间中，第三功率芯片可以和功率芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。
在一种可能的实现方式中，第二基板为陶瓷覆铜板。
第二方面，本申请实施例还提供一种功率结构体，包括：第一基板，第二基板，驱动芯片，功率芯片，导电线，第一封装体和粘性模，其中，所述功率芯片位于所述第二基板的第二表面；所述第一封装体包覆于所述第二基板的第二表面和所述功率芯片；所述第一基板通过所述粘性模粘贴于所述第一封装体上；所述驱动芯片设置于所述第一基板；所述导电线的一端连接所述第一基板，所述导电线的另一端连接所述第二基板。
在上述方案中，第二基板具有第二表面，功率芯片位于第二表面，第一基板通过粘性模粘贴于第一封装体上，从而功率芯片处于第一基板和第二基板之间，另外驱动芯片设置于第一基板，因此功率芯片和驱动芯片设置在两个基板上，功率芯片和驱动芯片属于基于两个基板的堆叠结构，提高了功率结构体的集成度。导电线的两端分别连接第一基板与第二基板，通过导电线可实现第一基板和第二基板之间的电气传输，降低功率结构体的寄生参数，满足高频大功率领域的需求。
在一种可能的实现方式中，功率结构体还包括：导电部件，其中，所述导电部件的第一端与所述第二基板的第二表面连接。导电部件的第一端与第二基板的第二表面连接，从而第二基板可以通过导电部件进行电信号的输出。
在一种可能的实现方式中，功率结构体还包括：第二封装体，其中，第二封装体包覆于所述第一基板，所述第二基板的第二表面，所述驱动芯片，所述功率芯片和所述导电部件，其中，所述导电部件的第二端露出所述第二封装体。在上述方案中，第二封装体起到对功率结构体的内部结构的封装作用，例如，第二封装体对第一基板，第二表面，驱动芯片，功率芯片和导电线进行封装，从而可以得到封装后的功率结构体。又如该封装体对第一基板和第二基板之间的空间进行封装。功率芯片和导电线都被封装到该封装体中，从而可以得到密封的功率结构体。通过第二封装体的封装之后，导电部件的末端露出于第二封装体，因此导电部件可以用于功率结构体与外部器件的电气连接。
在一种可能的实现方式中，所述驱动芯片设置于所述第一基板的第一表面，或者嵌入于所述第一基板之内；所述功率芯片设置于所述第二基板的第二表面。例如，驱动芯片位于第一表面，且朝向第二表面。第一表面为所述第一基板远离所述第一封装体的表面。在上述方案中，驱动芯片和功率芯片设置在第一基板和第二基板之间，驱动芯片和功率芯片设置在不同的平面上，该功率结构体为三维结构体。可以实现功率结构体的器件小型化和高集成度。
在一种可能的实现方式中，驱动芯片设置于所述第二基板的第二表面；所述功率芯片设置于所述第二基板的第二表面。在上述方案中，功率结构体包括多个驱动芯片，有的驱动芯片设置于第一基板，有的驱动芯片设置于第二基板，驱动芯片和功率芯片设置在第一基板和第二基板之间，驱动芯片和功率芯片设置在不同的平面上，该功率结构体为三维结构体。可以实现功率结构体的器件小型化和高集成度。
在一种可能的实现方式中，所述功率结构体还包括：电子元件，其中，所述电子元件设置于所述第一基板的第一表面，和/或所述第二基板的第二表面，其中，所述第一表面为所述第一基板远离所述第一封装体的表面。例如第一电子元件设置于第一表面，且朝向第二表面。在上述方案中，第一电子元件可以和驱动芯片并排设置在第一基板的第一表面上，该第一电子元件可以设置在第一基板和第二基板之间的空间中，第一电子元件可以和功率芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。例如，该电子元件具体为第二电子元件，第二电子元件设置于第二表面，且朝向第一表面。在上述方案中，第二电子元件可以和功率芯片并排设置在第二基板的第二表面上，该第二电子元件可以设置在第一基板和第二基板之间的空间中，第二电子元件可以和驱动芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。例如，所述电子元件设置于所述第一基板的第一表面和所述第二基板的第二表面。例如，该电子元件有多个，有的电子元件设置于第一表面，有的电子元件设置于第二表面。在上述方案中，电子元件可以设置在第一基板和第二基板之间的空间中，电子元件可以和驱动芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。
在一种可能的实现方式中，功率结构体还包括：散热模块，其中，散热模块设置于第二基板的第二表面的背面。例如第二基板具有第三表面，第二基板的第二表面和第三表面是相背的两个表面，第二基板的第三表面是第二基板的反面，例如第三表面用于设置散热模块。功率芯片和散热模块分别设置在第二基板的不同表面上，功率芯片被封装体封装，但是散热模块没有被封装体封装，因此散热模块可以用于对功率结构体的散热，例如该功率结构体可以是通过导电部件互连双基板的三维高密高导热封装结构。
在一种可能的实现方式中，第一基板为第一埋嵌式基板，其中，在第一埋嵌式基板之内设有驱动芯片。在上述方案中，驱动芯片埋设在第一埋嵌式基板中，因此在第一埋嵌式基板和第二基板之间只需要设置功率芯片和导电部件即可，可以进一步的缩小功率结构体的体积，有利于功率结构体的小型化设计。
在一种可能的实现方式中，为了区别本申请实施例中的多个功率芯片，将“功率芯片设置于第二基板”中的功率芯片称为第一功率芯片，功率结构体还包括：第二功率芯片，第一基板为第二埋嵌式基板，其中，在第二埋嵌式基板之内设有第二功率芯片。在上述方案中，驱动芯片可以设置在第二埋嵌式基板的第一表面上，在第二埋嵌式基板之内设有第二功率芯片，因此在第二埋嵌式基板和第二基板之间只需要设置功率芯片和导电部件即可，可以进一步的缩小功率结构体的体积，有利于功率结构体的小型化设计。
在一种可能的实现方式中，功率结构体还包括：第三电子元件，第一基板为第三埋嵌式基板，其中，在第三埋嵌式基板之内设有第三电子元件。在上述方案中，驱动芯片可以设置在第三埋嵌式基板的第一表面上，在第三埋嵌式基板之内设有第三电子元件，因此在第三埋嵌式基板和第二基板之间只需要设置功率芯片和导电部件即可，可以进一步的缩小功率结构体的体积，有利于功率结构体的小型化设计。
在一种可能的实现方式中，功率结构体还包括：第四电子元件，其中，第四电子元件设置于第一基板的第一表面。在上述方案中，第一基板的第四表面和第一表面是相背的两个表面，第一基板的第一表面是第一基板的反面，例如第四表面用于设置第四电子元件。第四电子元件可以设置在第一基板的第一表面上，第四电子元件和功率芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。
在一种可能的实现方式中，驱动芯片位于第一基板的第一表面。在上述方案中，第一基板的第四表面和第一表面是相背的两个表面，驱动芯片可以设置在第一基板的第一表面上，驱动芯片和功率芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。
在一种可能的实现方式中，功率结构体还包括：第三功率芯片，其中，第三功率芯片位于第四表面，且朝向第二表面。在上述方案中，功率结构体中可以包括多个功率芯片，例如功率结构体中包括功率芯片和第三功率芯片，功率芯片设置在第二基板上，第三功率芯片设置在第一基板上。第三功率芯片设置在第一基板的第四表面上，该第三功率芯片可以设置在第一基板和第二基板之间的空间中，第三功率芯片可以和功率芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。
在一种可能的实现方式中，第二基板为陶瓷覆铜板。
第三方面，本申请实施例还提供一种功率结构体的制备方法，包括：将功率芯片置于第二基板的第二表面；将第一封装体包覆于所述第二基板的第二表面和所述功率芯片；通过粘性模将所述第一基板粘贴于所述第一封装体上；将驱动芯片置于所述第一基板；将导电线的一端连接所述第一基板，所述导电线的另一端连接所述第二基板。
在一种可能的实现方式中，所述方法还包括：将导电部件的第一端与所述第二基板的第二表面连接。
在一种可能的实现方式中，方法还包括：将第二封装体包覆于所述第一基板，所述第二基板的第二表面，所述驱动芯片，所述功率芯片和所述导电部件，其中，所述导电部件的第二端露出所述第二封装体。
在一种可能的实现方式中，所述将驱动芯片置于所述第一基板，包括：将所述驱动芯片设置于所述第一基板的第一表面，或者嵌入于所述第一基板之内；
所述将功率芯片置于第二基板的第二表面，包括：将所述功率芯片设置于所述第二基板的第二表面。
在一种可能的实现方式中，方法还包括：将电子元件置于所述第一基板的第一表面，和/或所述电子元件设置于所述第二基板的第二表面，其中，所述第一表面为所述第一基板远离所述第一封装体的表面。
在一种可能的实现方式中，方法还包括：将散热模块置于所述第二基板的第二表面的背面。
在本申请的第三方面中，功率结构体的制备方法中制备得到的功率结构体包括前述第二方面以及各种可能的实现方式中所描述的步骤，详见前述对第二方面以及各种可能的实现方式中的说明。
第四方面，本申请实施例还提供一种交变电流(alternating current，AC)模组，包括：如第一方面或第二方面所述的功率结构体。
第五方面，本申请实施例还提供一种能源设备，包括：如前述第一方面或第二方面所述的功率结构体；或者，
所述能源设备包括：如第四方面所述的交变电流模组。
例如，能源设备可以包括：站点能源，网络能源，数据中心能源，车载充电(onboard charger，OBC)能源，逆变器能源(即光伏能源)，适配器能源等。
第六方面，本申请实施例还提供一种射频拉远单元(remote radio unit，RRU)，包括：如第四方面所述的交变电流模组。
从以上技术方案可以看出，本申请实施例具有以下优点：
在本申请实施例中，功率结构体包括：第一基板，第二基板，驱动芯片，功率芯片和导电部件。其中，第一基板具有第一表面，第二基板具有第二表面，第一表面和第二表面相对设置，功率芯片设置于第二基板，从而功率芯片处于第一基板和第二基板之间，另外驱动芯片设置于第一基板，因此功率芯片和驱动芯片设置在两个基板上，功率芯片和驱动芯片属于基于两个基板的堆叠结构，提高了功率结构体的集成度。导电部件具有第一端和第二端，第一端与第一表面连接，第二端与第二表面连接，该导电部件可以将第一基板和第二基板连接起来，导电部件导通第一基板与第二基板，通过导电部件可实现第一基板和第二基板之间的电气传输，降低功率结构体的寄生参数，满足高频大功率领域的需求。
在本申请实施例中，第二基板具有第二表面，功率芯片位于第二表面，第一基板通过粘性模粘贴于第一封装体上，从而功率芯片处于第一基板和第二基板之间，另外驱动芯片设置于第一基板，因此功率芯片和驱动芯片设置在两个基板上，功率芯片和驱动芯片属于基于两个基板的堆叠结构，提高了功率结构体的集成度。导电线的两端分别连接第一基板与第二基板，通过导电线可实现第一基板和第二基板之间的电气传输，降低功率结构体的寄生参数，满足高频大功率领域的需求。
附图说明
图1为本申请实施例提供的一种功率结构体的结构示意图；
图2为本申请实施例提供的包括两个导电部件的功率结构体的结构示意图；
图3为本申请实施例提供的包括封装体的功率结构体的结构示意图；
图4为本申请实施例提供的包括焊料的功率结构体的结构示意图；
图5为本申请实施例提供的包括一个第一电子元件的功率结构体的结构示意图；
图6为本申请实施例提供的包括多个第一电子元件的功率结构体的结构示意图；
图7为本申请实施例提供的包括一个第二电子元件的功率结构体的结构示意图；
图8为本申请实施例提供的包括多个第二电子元件的功率结构体的结构示意图；
图9为本申请实施例提供的包括陶瓷层和铜层的功率结构体的结构示意图；
图10为本申请实施例提供的包括散热模块的功率结构体的结构示意图；
图11为本申请实施例提供的包括焊盘的功率结构体的结构示意图；
图12为本申请实施例提供的包括第一嵌入式基板的功率结构体的结构示意图；
图13为本申请实施例提供的包括第二功率芯片的功率结构体的结构示意图；
图14为本申请实施例提供的包括第三电子元件的功率结构体的结构示意图；
图15为本申请实施例提供的包括第二功率芯片的功率结构体的结构示意图；
图16为本申请实施例提供的第二基板上组装第一功率芯片的结构示意图；
图17为本申请实施例提供的第一基板上组装驱动芯片和导电部件的结构示意图；
图18为本申请实施例提供的包括另一种功率结构体的结构示意图；
图19为本申请实施例提供的包括第二封装体和第一封装体的功率结构体的结构示意图；
图20为本申请实施例提供的包括导电部件的功率结构体的结构示意图；
图21为本申请实施例提供的包括第一电子元件的功率结构体的结构示意图；
图22为本申请实施例提供的包括第二电子元件的功率结构体的结构示意图；
图23为本申请实施例提供的包括散热模块的功率结构体的结构示意图；
图24为本申请实施例提供的包括第一埋嵌式基板的功率结构体的结构示意图；
图25为本申请实施例提供的包括第二功率芯片的功率结构体的结构示意图；
图26为本申请实施例提供的包括第三电子元件的功率结构体的结构示意图；
图27为本申请实施例提供的包括第四电子元件的功率结构体的结构示意图；
图28为本申请实施例提供的包括第三功率芯片的功率结构体的结构示意图；
图29为本申请实施例提供的功率结构体的制备方法的示意图；
图30为本申请实施例提供的第二基板上组装第一功率芯片的结构示意图；
图31为本申请实施例提供的第二基板上封装第一封装体的结构示意图。
另外，在本申请的说明书附图中，附图标记如下，在后续具体实施方式中不再引用各个装置部件的附图标记。
第一基板101，
第一基板的第一表面1011，
第二基板102，
第二基板的第二表面1021，
驱动芯片103，
第一功率芯片104，
导电部件105，
导电部件的第一端1051，
导电部件的第二端1052，
封装体106，
第一焊料1071，
第二焊料1072，
第一电子元件108，
第二电子元件109，
散热模块110，
第二基板的陶瓷层1022，
第二基板的铜层1023，
第二基板的第三表面1024，
第一基板的第四表面1012，
焊盘111，
第二功率芯片112，
第三电子元件113，
第三功率芯片114，
导电线115，
第二封装体116，
第一封装体117，
粘性模118，
第四电子元件119。
具体实施方式
本申请实施例提供了一种功率结构体和制备方法以及设备，用于提供集成度高的功率结构体，满足高频大功率领域的需求。
下面结合附图，对本申请的实施例进行描述。
本申请的说明书和权利要求书及上述附图中的术语“第一”，“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，这仅仅是描述本申请的实施例中对相同属性的对象在描述时所采用的区分方式，例如第一基板和第二基板表示不同的两个基板，第一和第二并不相互依赖，在没有记载“第一”的情况下，实施例中可以记载“第二”，同样的，在实施例中记载有“第一”的情况下，也可以不记载“第二”。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，以便包含一系列单元的过程，方法，系统，产品或设备不必限于那些单元，而是可包括没有清楚地列出的或对于这些过程，方法，产品或设备固有的其它单元。
本申请实施例提供一种功率结构体，该功率结构体是指一种包括功率芯片的组成结构单元，例如功率结构体可以是功率模块，功率组件，功率结构单元等，本申请实施例中功率结构体也可以定义为其它名称的结构单元，例如功率结构体可以是模块，装置，设备，终端，器件等，具体实现方式不做限定。本申请实施例提供的功率结构体中包括功率芯片，其中，功率芯片又可以称为“功率半导体芯片”，功率芯片是指在通电状态下能够产生功率的芯片。功率芯片的具体实现方式与功率结构体的应用场景有关，对于不同的功率结构体，该功率结构体所包括的功率芯片的类型，功率芯片的个数，功率芯片在功率结构体内的排布方式，功率芯片在功率结构体内与其它电子元件，其它芯片的连接方式，都需要结合功率结构体的具体应用场景确定。例如功率结构体可以是封装级电源(power supply in apackage，PSIP)，功率芯片可以是金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)。
接下来对首先对本申请实施例中涉及到的功率结构体的组成部分所涉及的术语进行说明：
本申请实施例提供的功率结构体包括双基板、驱动芯片、功率芯片和导电部件。其中，本申请实施例中的基板可以是印制电路板(printed circuit board，PCB)。双基板是指两个基板，分别定义为第一基板和第二基板，第一基板和第二基板可以是相对设置的两个基板，这两个基板之间存在一定的空间，即两个基板之间间隔一定的距离，对于所间隔的距离值此处不做限定。第一基板和第二基板分别是具有电路功能的基板，第一基板和第二基板还用于固定芯片。根据第一基板和第二基板在空间中的分布位置，第一基板和第二基板中的一个基板可以称为上基板，第一基板和第二基板中的另一个基板可以称为下基板。为便于描述，后续实施例中第一基板可以是下基板，第二基板可以是上基板。上基板和下基板是基于基板所在空间的分布位置而定义的，并不做为对本申请实施例的限定。
本申请的一些实施例中，第二基板可以是带有散热功能的基板，例如第二基板可以是陶瓷覆铜板(direct bonding copper，DBC)，例如DBC包括陶瓷层和铜层。DBC是将铜箔直接烧结在陶瓷表面而制成的基板。DBC可用于大功率电力半导体模块，功率控制电路，功率混合电路、智能功率组件，高频开关电源、固态继电器，太阳能电池板组件等。
本申请的一些实施例中，第一基板上可以设置驱动芯片，例如驱动芯片可以设置在第一基板的表面上。又如，第一基板可以是埋嵌式基板，埋嵌式基板采用嵌入式元件封装(embedded component packaging，ECP)，将电子元件、芯片(例如驱动芯片、功率芯片)埋嵌入基板内部。
本申请实施例中功率结构体中包括驱动芯片，该驱动芯片是指用于对功率芯片进行驱动的芯片部件，其中驱动芯片中存储有驱动程序，在驱动芯片上电运行之后，驱动芯片可以运行该驱动程序，通过该驱动程序驱动功率芯片的运行。
本申请实施例中功率结构体中包括一个或多个功率芯片，具体需要结合应用场景确定功率结构体中的功率芯片。例如功率结构体中包括第一功率芯片。第一功率芯片和驱动芯片在功率结构体中分别设置在不同的基板上。功率结构体中包括双基板，第一功率芯片和驱动芯片分别设置在一个基板上。由前述对双基板的说明可知，双基板中两个基板是相对设置的，第一功率芯片和驱动芯片设置在不同的基板上，因此第一功率芯片和驱动芯片并不是分布在同一个平面，第一功率芯片和驱动芯片是分布在不同的平面上，因此本申请实施例提供的功率结构体是三维结构体，第一功率芯片和驱动芯片的这种分布方式能够提高功率结构体的集成度，减少了功率结构体的空间体积，可以适应器件小型化的发展趋势。
本申请的一些实施例中，功率结构体中包括第一功率芯片和第二功率芯片，第一功率芯片和第二功率芯片所在的基板不同。
本申请实施例中功率结构体中包括导电部件，该导电部件可以导通第一基板和第二基板，即导电部件可以互连双基板，使得双基板上各自安装的芯片能够进行电气传输，例如通过导电部件可以实现双基板上各自安装的芯片之间的信号传输。
本申请的一些实施例中，导电部件的材质可以是铜，或者是其它导电金属材料，此处不做限定。另外，本申请实施例提供的导电部件的形状具有多种，只要该导电部件能够实现双基板互连的功能即可，例如导电部件为如下其中一种形状：柱状、板状、片状等。例如导电部件的横截面具有多种形状，例如导电部件的横截面可以是L形、口字形、圆形、菱形等。
本申请的一些实施例中，导电部件除了具有导电功能，还可以具有支撑功能，例如导电部件支撑在双基板之间，从而在双基板之间可以形成一定大小的空间，功率结构体中的组成部分都可以容置在该空间中。
本申请的一些实施例中，功率结构体可以包括一个或多个封装体，当功率结构体中包括多个封装体，例如包括两个封装体时，这两个封装体分别定义为第二封装体和第一封装体。其中，功率结构体中的芯片需要进行封装，以得到封装体，该封装体可以对基板的表面、功率芯片、驱动芯片、导电部件进行封装，封装体是指安装半导体集成电路芯片用的外壳，可以起到安放，固定，密封，保护芯片和增强导热性能的作用。例如该封装体可以是对基板的表面、功率芯片、驱动芯片、导电部件进行塑封得到的塑封体。例如该封装体可以是封装层。
本申请的一些实施例中，功率结构体可以包括电子元件，该电子元件是功率结构体中所需要的元器件，例如功率结构体中的电子元件可以是一个或多个。例如电子元件可以是如下元器件中的至少一种：电阻、电容、电感。本申请实施例中对于电子的元件的实现方式不做限定。当功率结构体中包括多个电子元件，例如包括两个电子元件时，这两个电子元件分别定义为第一电子元件和第二电子元件。第一电子元件和第二电子元件在功率结构体内的部署位置和所起的作用不同，详见后续实施例中的举例说明。
本申请的一些实施例中，第二基板是具有散热功能的基板，例如第二基板上设置有散热模块，该散热模块可用于功率芯片的散热。例如散热模块能为组装在上基板上的芯片提供散热渠道。本申请实施例中散热模块包括但不限于散热模块为散热材料，或者散热模块上设置有散热渠道等。
上述内容对本申请实施例中功率结构体的组成部分进行了说明，接下来结合附图对本申请实施例提供的功率结构体进行说明。
请参阅图1，本申请实施例提供的一种功率结构体，包括：第一基板，第二基板，驱动芯片，功率芯片和导电部件，其中，
第一基板的第一表面和第二基板的第二表面相对设置；
导电部件的第一端与第一表面连接，导电部件的第二端与第二表面连接；
驱动芯片设置于第一基板；
功率芯片设置于第二基板。
在本申请的一些实施例中，为了区别本申请实施例中的多个功率芯片，将“功率芯片设置于第二基板”中的功率芯片称为第一功率芯片。例如第一功率芯片位于第二表面，且朝向第一表面。
其中，图1所示的第一基板和第二基板之间存在一定的空间，导电部件起到导电和支撑的作用，第一基板的第一表面是设置芯片的主表面，例如第一基板的第一表面朝上。
在本申请的一些实施例中，如图1所示，驱动芯片设置于第一基板，例如驱动芯片位于第一表面，且朝向第二表面。第二基板的第二表面是设置芯片的主表面，例如第二基板的第二表面朝下，第一表面和第二表面之间存在空间，驱动芯片和第一功率芯片设置在第一基板和第二基板之间。例如第一功率芯片可以通过焊料和第二基板连接。导电部件具有第一端和第二端，第一端和第二端是导电部件的上下两端，第一端与第一表面连接，第二端与第二表面连接，从而导电部件可以导通第一基板和第二基板。图1所示的功率结构体中，驱动芯片和第一功率芯片设置在不同的平面上，该功率结构体为三维结构体。导电部件可以导通第一基板和第二基板，从而减少了第一基板和第二基板之间的传输路径，减少了功率结构体的寄生参数。基于图1所示的功率结构体，可以实现功率结构体的器件小型化和高集成度。
在本申请的一些实施例中，驱动芯片设置于第一基板的第一表面，或者嵌入于第一基板之内；功率芯片设置于所述第二基板的第二表面。例如，驱动芯片位于第一表面，且朝向第二表面。又如，驱动芯片可以埋嵌在第一基板中，详见后续实施例的说明。在上述方案中，驱动芯片和功率芯片设置在第一基板和第二基板之间，驱动芯片和功率芯片设置在不同的平面上，该功率结构体为三维结构体。可以实现功率结构体的器件小型化和高集成度。
需要说明的是，本申请实施例中不限定功率结构体中的导电部件的个数以及分布位置，不限定功率结构体中的驱动芯片的个数以及分布位置，不限定功率结构体中的第一功率芯片的个数以及分布位置，具体可以结合应用场景确定，此处仅为举例说明。图1中以功率结构体中包括两个导电部件，两个导电部件中每个导电部件都起到对第一基板、第二基板的导电和支撑作用。例如两个导电部件为左右对称结构。
如图2所示，功率结构体包括1个导电部件，1个导电部件起到对第一基板、第二基板的导电和支撑作用。不限定的是，本申请实施例中功率结构体包括的导电部件还可以为其它个数。
本申请的一些实施例中，如图3所示，功率结构体还包括：封装体，其中，
封装体包覆于第一基板的第一表面，第二基板，驱动芯片，功率芯片和导电部件。
其中，封装体起到对功率结构体的内部结构的封装作用，例如，封装体对第一基板的第一表面，第二基板，驱动芯片，功率芯片和导电部件进行封装，从而可以得到封装后的功率结构体。其中，封装体对第二基板的包覆可以是包覆第二基板的一个表面或多个表面，例如，封装体包覆于第一基板的第一表面，第二基板的第二表面，驱动芯片，功率芯片和导电部件。又如，封装体包覆于第二基板的第二表面和侧面。又如该封装体对第一基板和第二基板之间的空间进行封装。驱动芯片，第一功率芯片和导电部件都被封装到该封装体中，从而可以得到密封的功率结构体。例如该功率结构体可以是通过导电部件互连双基板的三维高密封装结构。
本申请的一些实施例中，导电部件导通第一基板和第二基板，另外，导电部件还可以起到对基板的支撑作用，导电部件位于第一表面和第二表面之间。该导电部件可以是导电柱，导电柱位于第一表面和第二表面之间。本申请实施例中导电部件除了导电还可以起到支撑作用，使得功率芯片和驱动芯片可以设置在该第一基板和第二基板之间的空间中。又如，功率结构体还包括电子元件，该电子元件也可以设置在第一基板和第二基板之间的空间中。
本申请的一些实施例中，功率结构体还包括焊料，其中，第一端通过焊料与第一表面焊接，第二端通过焊料与第二表面焊接。为便于描述以及图例说明，根据焊料的使用位置不同，分别称为第一焊料和第二焊料，如图4所示，第一端通过第一焊料与第一表面连接，第二端通过第二焊料与第二表面连接。因此导电部件可以通过焊料实现与第一基板、第二基板的连接，通过使用焊料可以使得导电部件与第一基板、第二基板固定在一起，从而可以形成第一基板和第二基板之间的空间。
本申请的一些实施例中，功率结构体还包括：电子元件，其中，电子元件设置于第一基板的第一表面，和/或第二基板的第二表面。为便于描述以及图例说明，根据电子元件的分布位置以及连接关系的不同，分别称为第一电子元件、第二电子元件以及第三电子元件等。例如，该电子元件具体为第一电子元件，如图5所示，功率结构体还包括：第一电子元件，其中，
第一电子元件设置于第一表面，且朝向第二表面。
其中，第一电子元件可以和驱动芯片并排设置在第一基板的第一表面上，该第一电子元件可以设置在第一基板和第二基板之间的空间中，第一电子元件可以和第一功率芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。本申请实施例中对于第一电子元件的个数不做限定。
需要说明的是，功率结构体还包括第一电子元件时，封装体包覆于第一基板的第一表面，第二基板，驱动芯片，第一功率芯片、导电部件和第一电子元件。
本申请的一些实施例中，如图6所示，以功率结构体包括4个第一电子元件为例进行说明，4个第一电子元件可以和驱动芯片并排设置，对于4个第一电子元件在第一基板的第一表面上的分布方式不做限定，另外对于4个第一电子元件的类型不做限定。
需要说明的是，功率结构体还包括4个第一电子元件时，封装体包覆于第一基板的第一表面，第二基板，驱动芯片，第一功率芯片、导电部件和4个第一电子元件。
本申请的一些实施例中，如图7所示，功率结构体还包括：第二电子元件，其中，
第二电子元件设置于第二表面，且朝向第一表面。
其中，第二电子元件可以和第一功率芯片并排设置在第二基板的第二表面上，该第二电子元件可以设置在第一基板和第二基板之间的空间中，第二电子元件可以和驱动芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。本申请实施例中对于第二电子元件的个数不做限定。
需要说明的是，功率结构体还包括第二电子元件时，封装体包覆于第一基板的第一表面，第二基板，驱动芯片，第一功率芯片、导电部件和第二电子元件。
需要说明的是，图7和图5的区别在于电子元件的分布位置不同。例如第一电子元件分布在第一基板上，第二电子元件分布在第二基板中。
本申请的一些实施例中，如图8所示，以功率结构体包括4个第二电子元件为例进行说明，4个第二电子元件可以和驱动芯片并排设置，对于4个第二电子元件在第二基板的第二表面上的分布方式不做限定，另外对于4个第二电子元件的类型不做限定。
需要说明的是，功率结构体还包括4个第二电子元件时，封装体包覆于第一基板的第一表面，第二基板，驱动芯片，第一功率芯片、导电部件和4个第二电子元件。
本申请的一些实施例中，如图9所示，第二基板可以是带有散热功能的基板，例如第二基板可以是DBC，例如DBC包括陶瓷层和铜层。其中，陶瓷层可以被封装体封装，铜层的表面没有被封装体封装，因此DBC可以实现散热功能。
本申请的一些实施例中，如图10所示，功率结构体还包括：散热模块，其中，
散热模块设置于第二基板的第二表面的背面。
例如，第二基板具有第三表面，第二基板的第二表面和第三表面是相背的两个表面，第二基板的第三表面是第二基板的反面，例如第三表面用于设置散热模块。第一功率芯片和散热模块分别设置在第二基板的不同表面上，第一功率芯片被封装体封装，但是散热模块没有被封装体封装，因此散热模块可以用于对功率结构体的散热，例如该功率结构体可以是通过导电部件互连双基板的三维高密高导热封装结构。
本申请的一些实施例中，如图11所示，功率结构体还包括：焊盘，其中，
焊盘位于第一基板的第四表面，
第四表面为第一表面的背面。
其中，第一基板的第四表面和第一表面是相背的两个表面，第一基板的第四表面是第一基板的反面，例如第四表面用于设置焊盘。驱动芯片和焊盘分别设置在第一基板的不同表面上，驱动芯片被封装体封装，但是焊盘没有被封装体封装，该焊盘可用于功率结构体与外界其它设备的电气连接。本申请实施例中对于焊盘在第四表面的分布位置和焊盘的个数不做限定。
本申请的一些实施例中，驱动芯片可以嵌入于第一基板之内。例如，如图12所示，第一基板为第一埋嵌式基板，其中，
在第一埋嵌式基板之内设有驱动芯片。
其中，如图12所示，驱动芯片埋设在第一埋嵌式基板中，因此在第一埋嵌式基板和第二基板之间只需要设置第一功率芯片和导电部件即可，可以进一步的缩小功率结构体的体积，有利于功率结构体的小型化设计。
本申请的一些实施例中，功率芯片可以嵌入于第一基板之内。例如，如图13所示，功率结构体还包括：第二功率芯片，
第一基板为第二埋嵌式基板，其中，
在第二埋嵌式基板之内设有第二功率芯片。
其中，如图13所示，驱动芯片可以设置在第二埋嵌式基板的第一表面上，在第二埋嵌式基板之内设有第二功率芯片，因此在第二埋嵌式基板和第二基板之间只需要设置第一功率芯片、导电部件和驱动芯片即可，可以进一步的缩小功率结构体的体积，有利于功率结构体的小型化设计。
需要说明的是，图12和图13的区别在于埋嵌式基板中埋嵌的单元不同。例如图12中在第一埋嵌式基板之内设驱动芯片，图13中在第二埋嵌式基板之内设第二功率芯片。不限定的是，功率结构体中的埋嵌式基板中还可以同时埋嵌驱动芯片和第二功率芯片，此处不做限定。
本申请的一些实施例中，电子元件可以嵌入于第一基板之内。例如，如图14所示，功率结构体还包括：第三电子元件，
第一基板为第三埋嵌式基板，其中，
在第三埋嵌式基板之内设有第三电子元件。
其中，如图14所示，驱动芯片可以设置在第三埋嵌式基板的第一表面上，在第三埋嵌式基板之内设有第三电子元件，因此在第三埋嵌式基板和第二基板之间只需要设置第一功率芯片、导电部件和驱动芯片即可，可以进一步的缩小功率结构体的体积，有利于功率结构体的小型化设计。
需要说明的是，图13和图14的区别在于埋嵌式基板中埋嵌的单元不同。例如图13中在第二埋嵌式基板之内设第二功率芯片，图14中在第三埋嵌式基板之内设第三电子元件。不限定的是，功率结构体中的埋嵌式基板中还可以同时埋嵌第二功率芯片和第三电子元件，此处不做限定。
本申请的一些实施例中，如图15所示，功率结构体还包括：第三功率芯片，其中，
第三功率芯片位于第一表面，且朝向第二表面。
其中，功率结构体中可以包括多个功率芯片，例如功率结构体中包括第一功率芯片和第三功率芯片，第一功率芯片设置在第二基板上，第三功率芯片设置在第一基板上。第三功率芯片可以和驱动芯片并排设置在第一基板的第一表面上，该第三功率芯片可以设置在第一基板和第二基板之间的空间中，第三功率芯片可以和第一功率芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。
前述实施例介绍了功率结构体，接下来介绍本申请实施例提供的交变电流模组，该交变电流模组包括：基于图1至图15所示的功率结构体。该交变电流模组具有体积小，集成度高，寄生参数小的优点。
接下来介绍本申请实施例提供的一种能源设备，该能源设备包括：基于图1至图15所示的功率结构体；
或者，
该能源设备包括前述的交变电流模组。
该能源设备具有体积小，集成度高，寄生参数小的优点。
接下来介绍本申请实施例提供的一种射频拉远单元，该射频拉远单元包括：前述的交变电流模组。该射频拉远单元具有体积小，集成度高，寄生参数小的优点。
通过前述实施例的举例说明可知，第一基板具有第一表面，第二基板具有第二表面，第一表面和第二表面相对设置，功率芯片设置于第二基板，从而功率芯片处于第一基板和第二基板之间，另外驱动芯片设置于第一基板，因此功率芯片和驱动芯片设置在两个基板上，功率芯片和驱动芯片属于基于两个基板的堆叠结构，提高了功率结构体的集成度。导电部件具有第一端和第二端，第一端与第一表面连接，第二端与第二表面连接，该导电部件可以将第一基板和第二基板连接起来，导电部件导通第一基板与第二基板，通过导电部件可实现第一基板和第二基板之间的电气传输，降低功率结构体的寄生参数，满足高频大功率领域的需求。
接下来以实际的应用场景对前述的功率结构体进行举例说明。
本申请实施例提供的功率结构体可以应用于无线5G增强型多进多出(massivemultiple-input multiple-output)产品中，提高功率结构体的封装集成度，同时解决高频大功率器件的散热和寄生参数大的问题。
本申请实施例提供的功率结构体为利用导电部件互连双基板的三维高密高导热封装结构，将多个芯片堆叠合封，提高封装集成度，并且上下互连的结构减小了信号传输路径，堆叠结构的上基板设计有散热结构，适用于高频大功率领域。
如图16和图17所示，本申请实施例的功率结构体包含：带电路功能的下基板，带散热功能的上基板，驱动芯片(或者驱动功能芯片)，功率芯片，导电柱。可选的，功率结构体还可以包括：其他所需的电子元件以及封装体。
具体的，如图16所示，将多颗芯片组装在上基板上。如图17所示，下基板一面装配驱动芯片，如图11所示，下基板的另一面带有焊盘，实现功率结构体与其他部件的电气连接，可按需在上下基板组装其他元器件。如图1所示，利用导电柱将带散热功能的上基板和下基板互连。上基板芯片的电气传输通过导电柱实现，塑封后完成三维多芯片堆叠合封。
上基板带有散热功能，能为组装在上基板上的功率芯片提供散热渠道。利用导电柱互连上下基板为各信号的传输缩短路径，降低在高频领域应用的寄生参数，堆叠的功率结构体同时提高了封装的集成度。
上下基板通过倒扣的方式利用导电柱实现组装，该封装形式的加工工艺包括三大部分：上下基板的各自组装以及双基板的组装。上下基板的组装通过互连工艺，如D芯片贴装(die attach)，引线键合(wire bond)，表面贴装技术(surface mount technology，SMT)完成芯片，元器件和基板的组装，双基板的组装通过导电柱(如铜柱)和互连结构(如焊料)实现上下基板的电气连接，最后一次塑封成型形成一个功率结构体。
如图10所示，为提高散热效果，可在上基板组装散热模块。
如图12和图13所示，为进一步提高封装集成度，下基板可以是埋嵌有芯片或其他电子元件的基板。
本申请实施例中，功率结构体为多芯片堆叠的双基板三维封装结构，提高了封装密度，降低了封装尺寸。带有散热功能的上基板提供良好的散热通道，解决了三维封装散热的难点；上下堆叠的封装结构，降低了寄生参数，拓展了在高频领域的应用，且上基板与外界无直接信号传输，有电气隔离的作用。
本申请实施例还提供一种功率结构体，所述功率结构体包括：第一基板，第二基板，驱动芯片，功率芯片和导电部件，其中，
所述第一基板的第一表面和所述第二基板的第二表面相对设置；
所述导电部件的第一端与所述第一表面连接，所述导电部件的第二端与所述第二表面连接；
所述功率芯片设置于所述第二基板；
所述驱动芯片设置于所述第二基板。
其中，驱动芯片可以设置在第二基板上，例如驱动芯片位于所述第二表面，且朝向所述第一表面。
通过前述实施例的举例说明可知，功率结构体包括：第一基板，第二基板，驱动芯片，功率芯片和导电部件。其中，第二基板具有第二表面，功率芯片位于第二表面，且朝向第一表面，从而功率芯片处于第一基板和第二基板之间，另外驱动芯片设置于第二基板，提高了功率结构体的集成度。导电部件具有第一端和第二端，第一端与第一表面连接，第二端与第二表面连接，该导电部件可以将第一基板和第二基板连接起来，导电部件导通第一基板与第二基板，通过导电部件可实现第一基板和第二基板之间的电气传输，降低功率结构体的寄生参数，满足高频大功率领域的需求。
前述实施例介绍了本申请实施例提供的一种功率结构体，接下来介绍本申请实施例提供另一种功率结构体，如图18所示，功率结构体包括：第一基板，第二基板，驱动芯片，功率芯片，导电线，第一封装体和粘性模，其中，
功率芯片位于第二基板的第二表面；
通过第一封装体对第二表面和第一功率芯片进行封装；
通过粘性模将第一基板粘贴在第一封装体上；
导电线，用于导通第一基板与第二基板；
驱动芯片设置于第一基板。
在本申请的一些实施例中，功率结构体还包括：导电部件，其中，所述导电部件的第一端与所述第二基板的第二表面连接。导电部件的第一端与第二基板的第二表面连接，从而第二基板可以通过导电部件进行电信号的输出。
在本申请的一些实施例中，为了区别本申请实施例中的多个功率芯片，将“功率芯片位于第二基板的第二表面”中的功率芯片称为第一功率芯片。例如第一功率芯片位于第二表面。
其中，图18所示的第一基板和第二基板之间存在一定的空间，导电部件起到导电作用，第一表面为第一基板远离第一封装体的表面，例如第一基板的第一表面朝下。第四表面为第一基板靠近第一封装体的表面，例如第四基板的第四表面朝上。第二基板的第二表面是用于设置芯片的主表面，例如第二基板的第二表面朝下，第四表面和第二表面之间存在空间，第一功率芯片设置在第一基板和第二基板之间，第一基板与第一功率芯片固定在一起。其中，第一基板和第一功率芯片的固定方式有多种，例如第一基板和第一功率芯片直接固定在一起，或者第一功率芯片先封装之后再和第一基板固定。例如第一功率芯片可以通过焊料和第二基板连接。导电部件可以导通第一基板和第二基板。图18所示的功率结构体中，驱动芯片和第一功率芯片设置在不同的平面上，该功率结构体为三维结构体。导电部件可以导通第一基板和第二基板，从而减少了第一基板和第二基板之间的传输路径，减少了功率结构体的寄生参数。基于图18所示的功率结构体，可以实现功率结构体的器件小型化和高集成度。
其中，第一封装体包覆于第二基板的第二表面和第一功率芯片，第一封装体与前述的第二封装体的封装工艺可以相同或者不同。对第二基板的第二表面的第一功率芯片进行封装之后得到第一封装体，第一基板通过粘性模粘贴在第一封装体上，因此第一基板可以通过第一封装体与粘性模与第一功率芯片固定在一起，粘性模的材质和厚度不做限定。
需要说明的是，本申请实施例中不限定功率结构体中的导电部件的个数以及分布位置，不限定功率结构体中的驱动芯片的个数以及分布位置，不限定功率结构体中的第一功率芯片的个数以及分布位置，具体可以结合应用场景确定，此处仅为举例说明。
本申请的一些实施例中，如图19所示，功率结构体还包括：第二封装体，其中，第二封装体包覆于所述第一基板，所述第二基板的第二表面，所述驱动芯片和所述功率芯片。
本申请的一些实施例中，如图20所示，功率结构体还包括：导电部件，其中，所述导电部件的第一端与所述第二基板的第二表面连接。
第二封装体包覆于所述第一基板，所述第二基板的第二表面，所述驱动芯片，所述功率芯片和所述导电部件。其中，所述导电部件的第二端露出所述第二封装体。
其中，第二封装体起到对功率结构体的内部结构的封装作用，例如，第二封装体对第一基板，第二基板的第二表面，驱动芯片，第一功率芯片和导电线进行封装，从而可以得到封装后的功率结构体。又如该第二封装体对第一基板和第二基板之间的空间进行封装。第一功率芯片和导电线都被封装到该第二封装体中，从而可以得到密封的功率结构体。例如该功率结构体可以是通过导电部件互连双基板的三维高密封装结构。通过第二封装体的封装之后，导电部件的末端露出于第二封装体，因此导电部件可以用于功率结构体与外部器件的电气连接。
图20中以功率结构体包括两个导电部件为例，不限定的是，导电部件的个数还可以是1个或者多个，此处不做限定。
本申请的一些实施例中，功率结构体还包括：电子元件，其中，电子元件设置于第一基板的第一表面，和/或第二基板的第二表面。为便于描述以及图例说明，根据电子元件的分布位置以及连接关系的不同，分别称为第一电子元件、第二电子元件以及第三电子元件等。例如，该电子元件具体为第一电子元件，如图21所示，功率结构体还包括：第一电子元件，其中，
第一电子元件设置于第四表面，且朝向第二表面。
其中，第一电子元件设置在第一基板的第四表面上，驱动芯片设置在第一基板的第一表面上，该第一电子元件可以设置在第一基板和第二基板之间的空间中，第一电子元件可以和第一功率芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。本申请实施例中对于第一电子元件的个数不做限定。
需要说明的是，功率结构体还包括第一电子元件时，第二封装体包覆于第一基板，第二表面，驱动芯片，第一功率芯片、导电线，导电部件和第一电子元件。
本申请的一些实施例中，所述驱动芯片设置于所述第一基板的第一表面，或者嵌入于所述第一基板之内；所述功率芯片设置于所述第二基板的第二表面。例如，驱动芯片位于第一表面，且朝向第二表面。第一表面为所述第一基板远离所述第一封装体的表面。在上述方案中，驱动芯片和功率芯片设置在第一基板和第二基板之间，驱动芯片和功率芯片设置在不同的平面上，该功率结构体为三维结构体。可以实现功率结构体的器件小型化和高集成度。
在一种可能的实现方式中，驱动芯片设置于所述第二基板的第二表面；所述功率芯片设置于所述第二基板的第二表面。在上述方案中，功率结构体包括多个驱动芯片，有的驱动芯片设置于第一基板，有的驱动芯片设置于第二基板，驱动芯片和功率芯片设置在第一基板和第二基板之间，驱动芯片和功率芯片设置在不同的平面上，该功率结构体为三维结构体。可以实现功率结构体的器件小型化和高集成度。
如图22所示，功率结构体还包括：第二电子元件，其中，
第二电子元件设置于第二表面，且朝向第四表面。
其中，第二电子元件可以和第一功率芯片并排设置在第二基板的第二表面上，该第二电子元件可以设置在第一基板和第二基板之间的空间中，第二电子元件可以和驱动芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。本申请实施例中对于第二电子元件的个数不做限定。
需要说明的是，功率结构体还包括第二电子元件时，第二封装体包覆于第一基板，第二表面，驱动芯片，第一功率芯片、导电部件和第二电子元件。
本申请的一些实施例中，如图23所示，功率结构体还包括：散热模块，其中，
散热模块设置于第二基板的第二表面的背面。
例如，第二基板具有第三表面，第二基板的第二表面和第三表面是相背的两个表面，第二基板的第三表面是第二基板的反面，例如第三表面用于设置散热模块。第一功率芯片和散热模块分别设置在第二基板的不同表面上，第一功率芯片被封装体封装，但是散热模块没有被封装体封装，因此散热模块可以用于对功率结构体的散热，例如该功率结构体可以是通过导电部件互连双基板的三维高密高导热封装结构。
本申请的一些实施例中，驱动芯片可以嵌入于第一基板之内。例如，如图24所示，第一基板为第一埋嵌式基板，其中，
在第一埋嵌式基板之内设有驱动芯片。
其中，如图24所示，驱动芯片埋设在第一埋嵌式基板中，因此在第一埋嵌式基板和第二基板之间只需要设置第一功率芯片和导电部件即可，可以进一步的缩小功率结构体的体积，有利于功率结构体的小型化设计。
本申请的一些实施例中，功率芯片可以嵌入于第一基板之内。例如，如图25所示，功率结构体还包括：第二功率芯片，
第一基板为第二埋嵌式基板，其中，
在第二埋嵌式基板之内设有第二功率芯片。
其中，如图25所示，驱动芯片可以设置在第二埋嵌式基板的第一表面上，在第二埋嵌式基板之内设有第二功率芯片，因此在第二埋嵌式基板和第二基板之间只需要设置第一功率芯片和导电部件即可，可以进一步的缩小功率结构体的体积，有利于功率结构体的小型化设计。
需要说明的是，图25和图24的区别在于埋嵌式基板中埋嵌的单元不同。例如图24中在第一埋嵌式基板之内设驱动芯片，图25中在第二埋嵌式基板之内设第二功率芯片。不限定的是，功率结构体中的埋嵌式基板中还可以同时埋嵌驱动芯片和第二功率芯片，此处不做限定。
本申请的一些实施例中，电子元件可以嵌入于第一基板之内。例如，如图26所示，功率结构体还包括：第三电子元件，
第一基板为第三埋嵌式基板，其中，
在第三埋嵌式基板之内设有第三电子元件。
其中，如图26所示，驱动芯片可以设置在第三埋嵌式基板的第一表面上，在第三埋嵌式基板之内设有第三电子元件，因此在第三埋嵌式基板和第二基板之间只需要设置第一功率芯片和导电部件即可，可以进一步的缩小功率结构体的体积，有利于功率结构体的小型化设计。
需要说明的是，图25和图26的区别在于埋嵌式基板中埋嵌的单元不同。例如图25中在第二埋嵌式基板之内设第二功率芯片，图26中在第三埋嵌式基板之内设第三电子元件。不限定的是，功率结构体中的埋嵌式基板中还可以同时埋嵌第二功率芯片和第三电子元件，此处不做限定。
本申请的一些实施例中，如图27所示，功率结构体还包括：第四电子元件，其中，
第四电子元件设置于第一基板的第一表面。
其中，第一基板的第四表面和第一表面是相背的两个表面，第一基板的第一表面是第一基板的反面，例如第四表面用于设置第四电子元件。第四电子元件可以设置在第一基板的第一表面上，第四电子元件和第一功率芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。
本申请的一些实施例中，如图27所示，驱动芯片位于第一基板的第一表面。
其中，第一基板的第四表面和第一表面是相背的两个表面，驱动芯片可以设置在第一基板的第一表面上，驱动芯片和第一功率芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。
本申请的一些实施例中，如图28所示，功率结构体还包括：第三功率芯片，其中，
第三功率芯片位于第四表面，且朝向第二表面。
其中，功率结构体中可以包括多个功率芯片，例如功率结构体中包括第一功率芯片和第三功率芯片，第一功率芯片设置在第二基板上，第三功率芯片设置在第一基板上。第三功率芯片设置在第一基板的第四表面上，该第三功率芯片可以设置在第一基板和第二基板之间的空间中，第三功率芯片可以和第一功率芯片分布在不同的平面上，因此功率结构体为三维结构体，有利于功率结构体的小型化设计。
前述实施例介绍了功率结构体，接下来介绍本申请实施例提供的交变电流模组，该交变电流模组包括：基于图18至图28所示的功率结构体。该交变电流模组具有体积小，集成度高，寄生参数小的优点。
接下来介绍本申请实施例提供的一种能源设备，该能源设备包括：基于图18至图28所示的功率结构体；
或者，该能源设备包括前述的交变电流模组。
该能源设备具有体积小，集成度高，寄生参数小的优点。
接下来介绍本申请实施例提供的一种射频拉远单元，该射频拉远单元包括：前述的交变电流模组。该射频拉远单元具有体积小，集成度高，寄生参数小的优点。
通过前述实施例的举例说明可知，第二基板具有第二表面，功率芯片位于第二表面，第一基板通过粘性模粘贴于第一封装体上，从而功率芯片处于第一基板和第二基板之间，另外驱动芯片设置于第一基板，因此功率芯片和驱动芯片设置在两个基板上，功率芯片和驱动芯片属于基于两个基板的堆叠结构，提高了功率结构体的集成度。导电线的两端分别连接第一基板与第二基板，通过导电线可实现第一基板和第二基板之间的电气传输，降低功率结构体的寄生参数，满足高频大功率领域的需求。
接下来介绍制备图18至图28所示的功率结构体的方法，如图29所示，该方法主要包括如下流程：
S01.将功率芯片置于第二基板的第二表面；
S02.将第一封装体包覆于所述第二基板的第二表面和所述功率芯片；
S03.通过粘性模将所述第一基板粘贴于所述第一封装体上；
S04.将驱动芯片置于所述第一基板；
S05.将导电线的一端连接第一基板，导电线的另一端连接第二基板。
本申请的一些实施例中，方法还包括：
将导电部件的第一端与所述第二基板的第二表面连接。
本申请的一些实施例中，方法还包括：
将第二封装体包覆于所述第一基板，所述第二基板的第二表面，所述驱动芯片，所述功率芯片和所述导电部件，
其中，所述导电部件的第二端露出所述第二封装体。
本申请的一些实施例中，将驱动芯片置于所述第一基板，包括：
将所述驱动芯片设置于所述第一基板的第一表面，或者嵌入于所述第一基板之内；
所述将功率芯片置于第二基板的第二表面，包括：
将所述功率芯片设置于所述第二基板的第二表面。
本申请的一些实施例中，方法还包括：
将电子元件置于所述第一基板的第一表面，和/或所述第二基板的第二表面，
其中，所述第一表面为所述第一基板远离所述第一封装体的表面。
本申请的一些实施例中，将散热模块置于所述第二基板的第二表面的背面。
可以理解的是，图29所示的方法可以制备得到图18至图28中所示的功率结构体，对于本申请实施例中功率结构体的制备过程的说明，详见前述实施例，在此处的方法实施例中不再赘述。
通过前述实施例的举例说明可知，第二基板具有第二表面，功率芯片位于第二表面，第一基板通过粘性模粘贴于第一封装体上，从而功率芯片处于第一基板和第二基板之间，另外驱动芯片设置于第一基板，因此功率芯片和驱动芯片设置在两个基板上，功率芯片和驱动芯片属于基于两个基板的堆叠结构，提高了功率结构体的集成度。导电线的两端分别连接第一基板与第二基板，通过导电线可实现第一基板和第二基板之间的电气传输，降低功率结构体的寄生参数，满足高频大功率领域的需求。
接下来以实际的应用场景对前述的功率结构体进行举例说明。
本申请实施例提供的功率结构体可以应用于无线5G增强型多进多出(massivemultiple-input multiple-output)产品中，提高功率结构体的封装集成度，同时解决高频大功率器件的散热和寄生参数大的问题。
本申请实施例提供的功率结构体为利用导电部件互连双基板的三维高密高导热封装结构，将多个芯片堆叠合封，提高封装集成度，并且上下互连的结构减小了信号传输路径，堆叠结构的上基板设计有散热结构，适用于高频大功率领域。
如图30和图31所示，本申请实施例的功率结构体包含：带电路功能的下基板，带散热功能的上基板，驱动芯片(或者驱动功能芯片)，功率芯片，导电线。可选的，功率结构体还可以包括：其他所需的电子元件以及第二封装体、第一封装体、导电部件。
与前述图16、图17的实施例相比，如图30所示，此实施例改变了双基板倒扣的封装模式，将基板堆叠组装，功率芯片组装在具有散热功能的上基板上。而后进行功率芯片部分的塑封，得到第一封装体，如图31所示。并在第一封装体的表面粘贴一层粘性膜，再将贴装有驱动芯片的下基板组装在第一封装体上，按需完成电气互连工艺，最后使用第二封装体进行封装，得到图18所示的功率结构体。组装在上基板的导电部件用于功率芯片的信号传输，塑封后露出的导电部件用于功率结构体与外部的电气互连。
在申请实施例中，功率结构体为多芯片堆叠的双基板三维封装结构，提高了封装密度，降低了封装尺寸。带有散热功能的上基板提供良好的散热通道，解决了三维封装散热的难点；上下堆叠的封装结构，降低了寄生参数，拓展了在高频领域的应用，且上基板与外界无直接信号传输，有电气隔离的作用。
另外需说明的是，以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。另外，本申请提供的装置实施例附图中，模块之间的连接关系表示它们之间具有通信连接，具体可以实现为一条或多条通信总线或信号线。
通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件的方式来实现，当然也可以通过专用硬件包括专用集成电路、专用CPU、专用存储器、专用元器件等来实现。一般情况下，凡由计算机程序完成的功能都可以很容易地用相应的硬件来实现，而且，用来实现同一功能的具体硬件结构也可以是多种多样的，例如模拟电路、数字电路或专用电路等。但是，对本申请而言更多情况下软件程序实现是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在可读取的存储介质中，如计算机的软盘、U盘、移动硬盘、ROM、RAM、磁碟或者光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述的方法。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。
所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存储的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘(Solid State Disk，SSD))等。

Claims (23)

1.一种功率结构体，其特征在于，所述功率结构体包括：第一基板，第二基板，驱动芯片，功率芯片和导电部件，其中，
所述第一基板的第一表面和所述第二基板的第二表面相对设置；
所述导电部件的第一端与所述第一表面连接，所述导电部件的第二端与所述第二表面连接；
所述驱动芯片设置于所述第一基板；
所述功率芯片设置于所述第二基板。
2.根据权利要求1所述的功率结构体，其特征在于，所述功率结构体还包括：封装体，所述封装体包覆于所述第一基板的第一表面，所述第二基板，所述驱动芯片，所述功率芯片和所述导电部件。
3.根据权利要求1或2所述的功率结构体，其特征在于，
所述驱动芯片设置于所述第一基板的第一表面，或者嵌入于所述第一基板之内；
所述功率芯片设置于所述第二基板的第二表面。
4.根据权利要求1至3中任一项所述的功率结构体，其特征在于，所述第一端与所述第一表面焊接，所述第二端与所述第二表面焊接。
5.根据权利要求1至4中任一项所述的功率结构体，其特征在于，所述功率结构体还包括：电子元件，其中，
所述电子元件设置于所述第一基板的第一表面和/或所述第二基板的第二表面。
6.根据权利要求1至5中任一项所述的功率结构体，其特征在于，所述功率结构体还包括：散热模块，其中，
所述散热模块设置于所述第二基板的第二表面的背面。
7.根据权利要求1至6中任一项所述的功率结构体，其特征在于，所述第二基板为陶瓷覆铜板。
8.一种功率结构体，其特征在于，所述功率结构体包括：第一基板，第二基板，驱动芯片，功率芯片，导电线，第一封装体和粘性模，其中，
所述功率芯片位于所述第二基板的第二表面；
所述第一封装体包覆于所述第二基板的第二表面和所述功率芯片；
所述第一基板通过所述粘性模粘贴于所述第一封装体上；
所述驱动芯片设置于所述第一基板；
所述导电线的一端连接所述第一基板，所述导电线的另一端连接所述第二基板。
9.根据权利要求8所述的功率结构体，其特征在于，所述功率结构体还包括：导电部件，其中，
所述导电部件的第一端与所述第二基板的第二表面连接。
10.根据权利要求9所述的功率结构体，其特征在于，所述功率结构体还包括：第二封装体，其中，
所述第二封装体包覆于所述第一基板，所述第二基板的第二表面，所述驱动芯片，所述功率芯片和所述导电部件，
其中，所述导电部件的第二端露出所述第二封装体。
11.根据权利要求8至10中任一项所述的功率结构体，其特征在于，
所述驱动芯片设置于所述第一基板的第一表面，或者嵌入于所述第一基板之内；
所述功率芯片设置于所述第二基板的第二表面。
12.根据权利要求8至11中任一项所述的功率结构体，其特征在于，所述功率结构体还包括：电子元件，其中，
所述电子元件设置于所述第一基板的第一表面，和/或所述第二基板的第二表面，
其中，所述第一表面为所述第一基板远离所述第一封装体的表面。
13.根据权利要求8至12中任一项所述的功率结构体，其特征在于，所述功率结构体还包括：散热模块，其中，
所述散热模块设置于所述第二基板的第二表面的背面。
14.根据权利要求8至13中任一项所述的功率结构体，其特征在于，所述第二基板为陶瓷覆铜板。
15.一种功率结构体的制备方法，其特征在于，包括：
将功率芯片置于第二基板的第二表面；
将第一封装体包覆于所述第二基板的第二表面和所述功率芯片；
通过粘性模将所述第一基板粘贴于所述第一封装体上；
将驱动芯片置于所述第一基板；
将导电线的一端连接所述第一基板，所述导电线的另一端连接所述第二基板。
16.根据权利要求15所述的方法，其特征在于，所述方法还包括：
将导电部件的第一端与所述第二基板的第二表面连接。
17.根据权利要求16所述的方法，其特征在于，所述方法还包括：
将第二封装体包覆于所述第一基板，所述第二基板的第二表面，所述驱动芯片，所述功率芯片和所述导电部件，
其中，所述导电部件的第二端露出所述第二封装体。
18.根据权利要求15至17中任一项所述的方法，其特征在于，所述将驱动芯片置于所述第一基板，包括：
将所述驱动芯片设置于所述第一基板的第一表面，或者嵌入于所述第一基板之内；
所述将功率芯片置于第二基板的第二表面，包括：
将所述功率芯片设置于所述第二基板的第二表面。
19.根据权利要求15至18中任一项所述的方法，其特征在于，所述方法还包括：
将电子元件置于所述第一基板的第一表面，和/或所述第二基板的第二表面，
其中，所述第一表面为所述第一基板远离所述第一封装体的表面。
20.根据权利要求15至19中任一项所述的方法，其特征在于，所述方法还包括：
将散热模块置于所述第二基板的第二表面的背面。
21.一种交变电流模组，其特征在于，所述交变电流模组包括：如权利要求1至7中任一项所述的功率结构体，或者如权利要求8至14中任一项所述的功率结构体。
22.一种能源设备，其特征在于，所述能源设备包括：权利要求1至7中任一项所述的功率结构体，或者如权利要求8至14中任一项所述的功率结构体；
或者，
所述能源设备包括如权利要求21所述的交变电流模组。
23.一种射频拉远单元，其特征在于，所述射频拉远单元包括：如权利要求21所述的交变电流模组。
CN202110184049.7A 2021-02-10 2021-02-10 一种功率结构体和制备方法以及设备 Pending CN114914234A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110184049.7A CN114914234A (zh) 2021-02-10 2021-02-10 一种功率结构体和制备方法以及设备
PCT/CN2021/122998 WO2022170775A1 (zh) 2021-02-10 2021-10-11 一种功率结构体和制备方法以及设备
EP22154721.9A EP4044228A1 (en) 2021-02-10 2022-02-02 Power structure, preparation method, and device
US17/666,911 US20220254765A1 (en) 2021-02-10 2022-02-08 Power structure, preparation method, and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110184049.7A CN114914234A (zh) 2021-02-10 2021-02-10 一种功率结构体和制备方法以及设备

Publications (1)

Publication Number Publication Date
CN114914234A true CN114914234A (zh) 2022-08-16

Family

ID=80119046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110184049.7A Pending CN114914234A (zh) 2021-02-10 2021-02-10 一种功率结构体和制备方法以及设备

Country Status (4)

Country Link
US (1) US20220254765A1 (zh)
EP (1) EP4044228A1 (zh)
CN (1) CN114914234A (zh)
WO (1) WO2022170775A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
DE102006018161A1 (de) * 2006-04-19 2007-10-25 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Elektronisches Bauelementmodul
US8460968B2 (en) * 2010-09-17 2013-06-11 Stats Chippac Ltd. Integrated circuit packaging system with post and method of manufacture thereof
CN103779298B (zh) * 2012-10-17 2016-08-10 环旭电子股份有限公司 立体堆叠式封装结构及其制作方法
CN103227170A (zh) * 2013-03-29 2013-07-31 日月光半导体制造股份有限公司 堆迭式半导体结构及其制造方法
TWI528469B (zh) * 2014-01-15 2016-04-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US10535643B2 (en) * 2017-08-04 2020-01-14 Samsung Electronics Co., Ltd. Connection system of semiconductor packages using a printed circuit board
US10468384B2 (en) * 2017-09-15 2019-11-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded die substrate, and system-in-package modules with the same
US10707257B2 (en) * 2018-08-14 2020-07-07 Semiconductor Components Industries, Llc Multi-chip packaging structure for an image sensor

Also Published As

Publication number Publication date
EP4044228A1 (en) 2022-08-17
US20220254765A1 (en) 2022-08-11
WO2022170775A1 (zh) 2022-08-18

Similar Documents

Publication Publication Date Title
US10854575B2 (en) Three-dimensional (3D) package structure having an epoxy molding compound layer between a discrete inductor and an encapsulating connecting structure
CN108022899B (zh) 具有引线部件的电源模块及其制造方法
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US20150054159A1 (en) Semiconductor Module and a Method for Fabrication Thereof By Extended Embedding Technologies
CN110021590B (zh) 电源芯片集成模块、其制造方法及双面散热电源模块封装
TW201215261A (en) Power-converting module
CN104681525B (zh) 一种多芯片叠层的封装结构及其封装方法
CN112448561B (zh) 电源模块及电源模块的制备方法
JP4075204B2 (ja) 積層型半導体装置
US20070257377A1 (en) Package structure
US20230238315A1 (en) Semiconductor packaged structure and manufacturing method thereof, and semiconductor device
CN106298724B (zh) 塑封型功率模块
CN111599696A (zh) 半导体模块封装方法及半导体模块
JP3251323B2 (ja) 電子回路デバイス
CN114449739A (zh) 封装模组及其制备方法、电子设备
JPH1022435A (ja) 半導体装置及びその製造方法
CN111128994A (zh) 一种系统级封装结构及其封装方法
CN114914234A (zh) 一种功率结构体和制备方法以及设备
CN114899182A (zh) 微型led器件的封装结构及方法以及显示装置
US20240112977A1 (en) Isolated power packaging with flexible connectivity
CN214705927U (zh) 智能功率模块
JP2012238737A (ja) 半導体モジュール及びその製造方法
CN117135823A (zh) 一种封装结构、封装方法以及电子设备
CN114242713A (zh) 一种具有低寄生参数的功率半导体模块以及封装方法
CN117913063A (zh) 半桥封装功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination