CN114242713A - 一种具有低寄生参数的功率半导体模块以及封装方法 - Google Patents
一种具有低寄生参数的功率半导体模块以及封装方法 Download PDFInfo
- Publication number
- CN114242713A CN114242713A CN202111482201.6A CN202111482201A CN114242713A CN 114242713 A CN114242713 A CN 114242713A CN 202111482201 A CN202111482201 A CN 202111482201A CN 114242713 A CN114242713 A CN 114242713A
- Authority
- CN
- China
- Prior art keywords
- substrate
- top cover
- dbc
- chip
- main heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000003071 parasitic effect Effects 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 238000010438 heat treatment Methods 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 238000003466 welding Methods 0.000 claims description 13
- 238000004382 potting Methods 0.000 claims description 8
- 238000005476 soldering Methods 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 238000005452 bending Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000010330 laser marking Methods 0.000 claims description 3
- 229920001296 polysiloxane Polymers 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 238000005245 sintering Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 15
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 230000006872 improvement Effects 0.000 abstract description 2
- 238000011161 development Methods 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/54—Providing fillings in containers, e.g. gas fillings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Inverter Devices (AREA)
Abstract
本发明公开了一种具有低寄生参数的功率半导体模块以及封装方法。本发明的功率模块包括两个基板,其以顶盖作为第二基板,第二基板的内部贴装二极管或电阻元件;本发明的功率模块通过在传统封装的固晶键合工艺步骤之前将顶盖作为第二基板对需要固定的元件位置标定进而封装获得。本发明采用将二极管或者电阻元件等非主要发热元件固定于顶盖的设计,这一结构设计上的改进有助于减小功率模块高频工作下的寄生参数和其他电学损耗。同时本发明在现有的结构上无需添加新材料新结构,不需要引入新的工艺方案,在已有的制造流程下即可实现,便于推广应用。
Description
技术领域
本发明属于集成电路技术领域,具体的说,涉及一种具有低寄生参数的功率半导体模块以及封装方法。
背景技术
功率半导体器件作为轨道交通装备、电力装备与新能源汽车中的核心器件,在近年来得到了长足发展。尤其在新能源车领域,随着其产业以及配套的充电桩建设的快速发展,功率半导体器件产业也迎来了黄金发展期,越来越多的高功率器件和模块投入市场,在一定程度上推动了功率半导体的研发进度,能源设备应用领域正朝着高开关频率,高功率密度的方向发展,功率半导体器件的高频性能逐渐成为重要的参量,高频的器件对整模块的发展带来了挑战。在半导体领域,封装是连接功率器件和其应用的桥梁,由于封装的限制,芯片性能的优势不能在同样规格下的功率器件中体现出来。
高功率的器件具有结电容小,栅极电荷低的特性,在实现高开关频率低开关损耗的同时,极高的di/dt状态下会产生更大的电压过冲以及振荡,引起器件电压应力、损耗的增加以及电磁干扰问题。同样,在相同杂散电容情况下,更高的dv/dt也会增加共模电流。高开关速度增加了寄生对称性的灵敏度,使得难以在高开关速度下保持电流平衡。除此之外,器件、模块的封装将需要承受更高的电场,这一特性导致亟需新的绝缘封装材料来兼容各种高功率工况。以上这些电损耗问题在芯片使用量大的功率模块中变得尤为棘手。
一直以来,传统封装结构功率模块的电路拓扑结构都在一个二维平面上,功率芯片、二极管、电阻等元件被贴装在直接铜键合衬底(DBC)上,这类封装方法经过数年的发展已经具有成熟的封装技术,然而对于往高频领域发展的功率模块,传统的封装方式将面临高功率模块封装中寄生参数以及电磁屏蔽诸多电学挑战。在功率模块封装发展的过程中,出现了新型的多基板封装方法,这种方法在原本电路拓扑不变的基础上,利用了三维多层基板的概念,多基板能够实现分离器件和电流换向通道的作用,例如,在原先DBC基板纵向高度上再设置一个“基板”,模块在工作时,电流能够在上层基板和下层基板之间换向,电源环路电流在不同层之间垂直流动,这一先进结构大大减小了电流回路面积,同时能显著减小寄生电感。常见的设计是在DBC基板上通过设置金属支撑柱的方案建立新的基板,第二基板使用技术成熟的印制电路板(PCB),这一方法工艺成熟具有较高的可行性,但是实际生产中出现大量的产品良率的问题,尤其是在支撑柱的可靠性上。
发明内容
针对现有技术的不足,为了应对高功率模块封装中寄生参数以及电磁屏蔽等挑战,为了控制封装的成本,减少工艺的复杂性,本发明提出了一种具有新型封装布局的具有低寄生参数的功率模块及其封装方法。
本发明的技术方案具体介绍如下。
本发明提供一种具有低寄生参数的功率半导体模块,其包括底板、DBC基板、芯片、功率端子、非主要发热元件和外壳,其采用双基板结构,底板上焊接DBC基板,DBC基板为第一基板, DBC基板的铜层上贴装芯片,DBC基板上焊接功率端子,外壳封装在底板上,外壳的顶盖为第二基板,顶盖内侧通过第一金属贴片贴装非主要发热元件,非主要发热元件通过顶盖上设置的第二金属贴片和功率端子实现电互联。
本发明中,非主要发热元件包括电阻和续流二极管。
本发明中,第一金属贴片为铜片。
本发明中,非主要发热元件和DBC基板上的芯片通过带状键合线柔性键合。
本发明还提供一种上述的功率半导体模块的封装方法,具体步骤如下:
第一步,首先准备用于功率模块封装的底板,同时在旁边加设一个临时基板,在临时基板上放置顶盖,顶盖使用螺栓固定于临时基板;
第二步,将DBC基板焊接固定于底板上,在顶盖上加装第一金属贴片,第一金属贴片用作焊接的承载板,同时起到电气连接的作用;
第三步,将芯片经过回流焊接贴装在DBC基板上,将非主要发热元件经回流焊接贴装在顶盖上;
第四步,将功率端子通过超声焊接方式固定在DBC基板上,同时完成DBC基板上电子元件之间的引线键合,之后,在DBC基板上焊接外壳框架,同时通过带状键合线将顶盖上的非主要发热元件和DBC基板上的芯片进行柔性键合;
第五步,在顶盖处安装第二金属贴片,将功率端子和非主要发热元件通过第二金属贴片进行电互联,将顶盖安装到外壳框架上,通过注入的方式加入灌封材料;
第六步,进行模块成型及端子打弯、激光打标工艺。
本发明中,第二步中,第一金属贴片为铜片;第三步中,非主要发热元件包括电阻和续流二极管;第五步中,灌封材料为环氧树脂基灌料或者硅凝胶。
本发明中,第三步中若使用烧结银有压烧结芯片,则先完成芯片烧结后再对DBC基板进行贴装。
和现有技术相比,本发明的有益效果在于:
本发明提出的功率模块封装设计采用3D双基板贴顶封装设计,其利用了利用多层基板的概念,上下各放置一个“基板”共两个,模块在工作时,电流能够在顶部基板和底部基板之间换向,电源环路电流在不同层之间垂直流动,利用这一结构设计的模块,大大减小了电流回路面积,同时能显著减小寄生电感。
本发明将二极管或者电阻元件等非主要发热元件固定于顶盖的设计,这一结构设计上的改进有助于减小功率模块高频工作下的寄生参数和其他电学损耗。同时,这些元件位置的改动并不会影响模块主要散热通道的工作,与先前的多基板封装对比,本发明在现有的结构上无需添加新材料新结构,不需要引入新的工艺方案,并且在已有的制造流程下即可实现。
附图说明
图1为传统封装和3D多基板封装的截面示意图。
图2为本发明的3D双基板贴顶封装设计的截面示意图。
图3为本发明封装设计的顶盖俯视图。
图4为3D双基板贴顶封装设计工艺流程图。
图5为三类封装设计工艺流程对比。
具体实施方式
下面结合附图和实施例对本发明的技术方案进行详细介绍。
实施例1
实施例中,提供一种具有新型封装布局的具有低寄生参数的功率模块封装设计,其与传统的模块电路拓扑近似,利用多层基板的概念,多基板能够实现分离器件和电流换向通道的作用,例如,假设此时上下各放置一个“基板”共两个,模块在工作时,电流能够在顶部基板和底部基板之间换向,电源环路电流在不同层之间垂直流动,利用这一结构设计的模块,大大减小了电流回路面积,同时能显著减小寄生电感。
本发明的封装设计,不使用新的DBC基板,而是将电阻或者续流二极管等非主要发热元件转移固定到封装外壳的内顶部,顶盖为有机高分子材料,用以维持模块的机械稳定性,所以具有足够的可靠性作为第二基板,这样的结构在保留了多基板优势的前提下,不增加对新物料的需求,仅改变工艺步骤能够实现。图2为本发明的3D双基板贴顶封装设计的截面示意图,与传统封装不同的是,非主要发热元件如电阻、二极管等器件被置于顶盖,顶盖贴装有铜片,用于电子元件的承载,同一水平面的元件由铝引线键合实现连接,顶盖与DBC之间的互连由柔型键合实现。图3为本发明封装设计的顶盖俯视图,框线部分指示出金属贴片的位置,通过在顶盖加装金属片实现顶盖处电子元件与母线的电气连接,从而避免与DBC基板建立额外的互连,增加工序提高工艺难度。
实施例中,电阻以及二极管等非主要发热元件被转移到原先的封装顶盖上,此时顶盖成为了第二基板,其中顶部底部双基板之间的距离大约为10-20mm,由于顶盖为环氧树脂基有机聚合物为了使电子元件能够被稳固地贴装到顶盖处,顶盖应当加装类DBC铜板作为元件焊接的承载板,元件与底部第一基板间的电信号互联通过柔性键合实现,这一步能够在传统键合步骤同时完成,避免了对之后外壳组装步骤的影响。如图3所示,功率端子具有将工作电流导入模块的功能,通常情况下直接连接到模块的第一基板,这里考虑到贴顶元件为续流二极管等有源器件时需要负载电流通路的情况下,在顶盖处设置金属贴片能够实现与功率端子直接连接,实现电流供应,无需从第一基板引出电流连接接口。同理,对于栅极保护电阻等元件需要和信号端子实现互联,即在顶盖的端子对应位置设置金属贴片实现连接,避免从第一基板键合连接的复杂工序。
实施例中,顶盖与贴合器件之间应该预设金属层,例如DBC基板上相同规格的铜板,以助于利用金属钎焊材料将二极管、电阻贴合于顶盖。顶盖处部件与DBC基板上部件实现电气互联可以通过预设带状键合线,如图2所示,带状键合能承载更大电流并且具有更高的可靠性,可以避免工作、加工过程时出现的实效问题。具体地,封装流程如图4所示,具体步骤如下:
第一步,基于传统功率模块封装的过程,首先准备用于功率模块封装的底板,底板选用镀铝铜板,同时在旁边加设一个临时基板,临时基板材料不限,优先选用机械、热性能良好的合金材料,主要功能为顶盖封装过程的机械支撑,在临时基板上放置顶盖,顶盖使用螺栓固定于临时基板;
第二步,将DBC基板焊接固定于底板上,在顶盖上加装与DBC基板上相同工艺的铜片,铜片用作电子元件焊接的承载板,同时起到电气连接的作用;
第三步,进行芯片焊接,若固晶过程基于无铅合金焊料,将芯片经过回流焊接贴装在DBC基板上,若电子元件使用烧结银等有压烧结,这一步骤应当提前在DBC贴装前完成,再进行DBC贴装步骤,即完成芯片烧结后的DBC进行贴装。将非主要发热元件经回流焊焊接贴装在顶盖上,非主要发热元件包括电阻和续流二极管;
第四步,功率端子使用超声焊接固定于DBC基板,同时完成元件之间的引线键合,之后,在DBC基板上焊接外壳框架,同时通过带状键合线(聚酰亚胺包覆铝丝)将顶盖上的非主要发热元件和DBC基板上的芯片进行柔性键合;
第五步,在顶盖处安装第二金属贴片,将功率端子和非主要发热元件通过第二金属贴片进行电互联,将顶盖安装到模块外壳上,通过注入的方式加入灌封材料,使用环氧树脂基灌料或者硅凝胶;
第六步,进行模块成型及端子打弯、激光打标等后续工艺。
图5为三类封装设计工艺流程对比,可以看出,新型封装方案不会增加多余的工艺步骤,通过改进部分制造顺序实现。相较于传统封装过程,在固晶键合的工艺步骤之前将“第二基板”位置需要固定的元件位置标定,做好焊接准备。预设一个临时基板用于顶盖处的元件贴装,临时基板略高于原始模块,为了减小柔型键合距离,简化后续封盖步骤的难度。顶盖上同样需要类DBC的铜板用于元件的焊接承载。其余键合步骤与传统方法相同。后续完成整体的电路连接后便可以闭合封装并完成最后的灌封步骤。
Claims (7)
1.一种具有低寄生参数的功率半导体模块,其包括底板、DBC基板、芯片、功率端子、
非主要发热元件和外壳,其特征在于,其采用双基板结构,底板上焊接DBC基板,DBC基板为第一基板, DBC基板的铜层上贴装芯片,DBC基板上焊接功率端子,外壳封装在底板上,外壳的顶盖为第二基板,顶盖内侧通过第一金属贴片贴装非主要发热元件,非主要发热元件通过顶盖上设置的第二金属贴片和功率端子实现电互联。
2.根据权利要求1所述的功率半导体模块,其特征在于,非主要发热元件包括电阻和续
流二极管。
3.根据权利要求1所述的功率半导体模块,其特征在于,第一金属贴片为铜片。
4.根据权利要求1所述的功率半导体模块,其特征在于,非主要发热元件和DBC基板上
的芯片通过带状键合线柔性键合。
5.一种根据权利要求1-4之一所述的功率半导体模块的封装方法,具体步骤如下:
第一步,首先准备用于功率模块封装的底板,同时在旁边加设一个临时基板,在临时基板上放置顶盖,顶盖使用螺栓固定于临时基板;
第二步,将DBC基板焊接固定于底板上,在顶盖上加装第一金属贴片,第一金属贴片用作焊接的承载板,同时起到电气连接的作用;
第三步,将芯片经过回流焊接贴装在DBC基板上,将非主要发热元件经回流焊接贴装在顶盖上;
第四步,将功率端子通过超声焊接方式固定在DBC基板上,同时完成DBC基板上电子元件之间的引线键合,之后,在DBC基板上焊接外壳框架,同时通过带状键合线将顶盖上的非主要发热元件和DBC基板上的芯片进行柔性键合;
第五步,在顶盖处安装第二金属贴片,将功率端子和非主要发热元件通过第二金属贴片进行电互联,将顶盖安装到外壳框架上,通过注入的方式加入灌封材料;
第六步,进行模块成型及端子打弯、激光打标工艺。
6.根据权利要求5所述的封装方法,其特征在于,第二步中,第一金属贴片为铜片;第
三步中,非主要发热元件包括电阻和续流二极管;第五步中,灌封材料为环氧树脂基灌料或者硅凝胶。
7.根据权利要求5所述的封装方法,其特征在于,第三步中若使用烧结银有压烧结芯片,则先完成芯片烧结后再对DBC基板进行贴装。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111482201.6A CN114242713A (zh) | 2021-12-07 | 2021-12-07 | 一种具有低寄生参数的功率半导体模块以及封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111482201.6A CN114242713A (zh) | 2021-12-07 | 2021-12-07 | 一种具有低寄生参数的功率半导体模块以及封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114242713A true CN114242713A (zh) | 2022-03-25 |
Family
ID=80753501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111482201.6A Pending CN114242713A (zh) | 2021-12-07 | 2021-12-07 | 一种具有低寄生参数的功率半导体模块以及封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114242713A (zh) |
-
2021
- 2021-12-07 CN CN202111482201.6A patent/CN114242713A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9955582B2 (en) | 3-D stacking of active devices over passive devices | |
US20070181908A1 (en) | Electronic module and method of producing the electronic module | |
US20070053167A1 (en) | Electronic circuit module and manufacturing method thereof | |
US20150055315A1 (en) | Electronic package structure and method for making the same | |
US10879222B2 (en) | Power chip integration module, manufacturing method thereof, and double-sided cooling power module package | |
CN103872027A (zh) | 堆栈式功率元件模块 | |
CN102790513A (zh) | 电源模块和电源模块的封装方法 | |
CN114267598B (zh) | 一种射频前端集成电路的封装结构以及封装方法 | |
CN114743947B (zh) | 基于to形式的功率器件封装结构及封装方法 | |
CN114388490A (zh) | 智能功率模块的封装结构及其封装方法 | |
CN116798967A (zh) | 一种高频大功率封装模组、模组的制作方法及混合基板 | |
CN110268520A (zh) | 用于集成功率芯片以及形成散热器的汇流条的方法 | |
CN107146775A (zh) | 一种低寄生电感双面散热功率模块 | |
CN202034361U (zh) | 一种半导体封装结构 | |
CN114242713A (zh) | 一种具有低寄生参数的功率半导体模块以及封装方法 | |
CN115425016A (zh) | 功率模块及其制备方法、封装结构 | |
CN113707643A (zh) | 一种高集成高可靠igbt功率模块及其制造方法 | |
CN213635958U (zh) | 复合封装结构及复合封装结构模块 | |
CN104766833B (zh) | 一种ltcc基板正反面布置电路的微波电路三维封装结构 | |
CN107527899B (zh) | 功率组件、功率组件的制造方法及氮化镓智能功率模块 | |
CN210429794U (zh) | 一种半导体模块及封装结构 | |
Ostmann et al. | The Opportunities of Integration Technologies for Active and Passive Components | |
CN116581110B (zh) | 一种基于氮化镓芯片封装的全桥功率模块 | |
CN216905459U (zh) | 一种电路板及应用其的功率模块 | |
CN115732450B (zh) | 一种新型功率模块高密度封装结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |