CN105027276B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105027276B
CN105027276B CN201480011870.7A CN201480011870A CN105027276B CN 105027276 B CN105027276 B CN 105027276B CN 201480011870 A CN201480011870 A CN 201480011870A CN 105027276 B CN105027276 B CN 105027276B
Authority
CN
China
Prior art keywords
terminal
cavity
ceramic shell
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480011870.7A
Other languages
English (en)
Other versions
CN105027276A (zh
Inventor
稻叶哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105027276A publication Critical patent/CN105027276A/zh
Application granted granted Critical
Publication of CN105027276B publication Critical patent/CN105027276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Thermistors And Varistors (AREA)

Abstract

提供一种组装工序少、制造成本低、可靠性高、小型的半导体装置。通过在陶瓷壳体(11)的腔体(9、10)容纳半导体芯片(2)和导电板(1)，从而能够减小功率半导体装置(100)的占有面积，另外，通过使端子(6、7、8)埋设于陶瓷壳体(11)，将端子(6、7、8)连接于半导体芯片(2)、导电板(1)，从而能够减薄功率半导体装置(100)的厚度。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
图19是功率半导体装置的主要部分的剖视图。在此，作为功率半导体装置1000，可举出搭载有多个(例如为20个等)半导体芯片的功率半导体装置的例子。但是，在图19中，半导体芯片以1个为代表。
该功率半导体装置1000具备绝缘基板64、半导体芯片66、底板70以及壳体68。
绝缘基板64是层叠绝缘板61、电路板62以及金属板63而构成，在电路板62通过焊料等接合材料65而固定有半导体芯片66。另外，半导体芯片66是IGBT(绝缘栅双极型晶体管)芯片或二极管芯片等功率半导体芯片。
使用键合线67，在该半导体芯片66与壳体68的外部端子69之间布线。绝缘基板64的背面使用接合材料65固定于底板70。壳体68的内部被凝胶等密封树脂71而填充，壳体68的开口部由上盖72覆盖。
另外，近年来，在具有腔体的陶瓷壳体内容纳IC(Integrated Circuit)芯片，实现集成电路装置的小型化。该集成电路装置由埋设有端子且具有腔体的陶瓷壳体和容纳于该腔体的IC芯片构成，被称为腔体封装(cavity package)。由于IC芯片的通电电流小，所以通常埋设于腔体封装内的端子的厚度为10μm～20μm程度。
另外，在专利文献1中，记载了在具有阶梯差的电路基板的阶梯部配置有功率半导体芯片，在与阶梯部相反一侧的表面设置有电路元件。
现有技术文献
专利文献
专利文献1：日本专利第4954356号公报
发明内容
技术问题
在功率半导体装置1000中，存在下述的问题。
(1)难以将外部端子69配置于半导体芯片66的上部，且不能配置于壳体68等外周部，难以使箱体小型化。
(2)由于密封树脂71通常为凝胶，所以为了维持外形，额外需要壳体68和/或上盖72。
(3)若半导体芯片66的搭载数量为20个左右，则为了在各半导体芯片66上分别布置10根左右的键合线67，键合线67的数量为相当多的根数，布线工序较为耗时。
另外，没有看到在腔体封装中容纳功率半导体芯片而不容纳IC芯片的例子。推测其原因是，在功率半导体芯片中考虑到电流容量的规格，需要将端子的厚度设为100μm以上，但是难以制造埋设了这样厚的端子的腔体封装件。
并且，在专利文献1中，没有记载仅由电路基板形成功率半导体装置的箱体。在专利文献1中，也没有记载将与功率半导体芯片的背面电极对应的端子从箱体上表面引出等。
本发明为了解决这样的课题，目的在于提供一种组装工序少、制造成本低、可靠性高、小型的半导体装置。
技术方案
本发明的半导体装置的第一形态是，具备：半导体芯片，具有正面电极和背面电极；导电板，在主表面连接有上述半导体芯片的背面电极；绝缘板，固定于上述导电板的与上述主表面相反一侧的表面；以及陶瓷壳体，具有被埋设的第一端子和第二端子，容纳有上述半导体芯片、上述导电板以及上述绝缘板的腔体，以及位于与上述腔体的开口部相反一侧的电极面，其中，上述第一端子的一端与上述半导体芯片的正面电极连接，并且上述第一端子的另一端从上述电极面露出，上述第二端子的一端与上述导电板的上述主表面连接，并且上述第二端子的另一端从上述电极面露出，由上述陶瓷壳体和上述绝缘板构成箱体。
另外，本发明的半导体装置的另一形态是，具备：半导体芯片，具有正面电极和背面电极；布线基板，具有被埋设的导电性的布线板，且在上述布线板的露出面连接有上述半导体芯片的背面电极；以及陶瓷壳体，具有被埋设的第一端子和第二端子，容纳有上述半导体芯片的腔体，以及位于与上述腔体的开口部相反一侧的电极面的陶瓷壳体，其中，上述第一端子的一端与上述半导体芯片的正面电极连接，并且上述第一端子的另一端从上述电极面露出，上述第二端子的一端与上述布线板的露出面连接，并且上述第二端子的另一端从上述电极面露出，由上述陶瓷壳体和上述布线基板构成箱体。
另外，本发明的半导体装置的的另一形态是，具备：半导体芯片，具有正面电极和背面电极；布线基板，具有被埋设的导电性的布线板，且在上述布线板的露出面连接有上述半导体芯片的背面电极；以及陶瓷壳体，具有被埋设的第一端子和第二端子，容纳有上述半导体芯片的腔体，以及位于与上述腔体的开口部相反一侧的电极面，其中，上述第一端子的一端与上述半导体芯片的正面电极连接，并且上述第一端子的另一端从上述电极面露出，上述第二端子的一端与上述布线板的露出面连接，并且上述第二端子的另一端从陶瓷壳体的与上述电极面正交的表面突出，由上述陶瓷壳体和上述布线基板构成箱体。
有益效果
根据本发明，提供一种组装工序少、制造成本低、可靠性高、小型的半导体装置。
本发明的上述以及其它的目的、特征和优点通过作为本发明的例子而示出优选的实施方式的附图和相关的下述说明而更加清楚。
附图说明
图1是第一实施例的功率半导体装置的结构图。
图2是表示具有第一实施例的腔体和端子的陶瓷壳体的制造方法的图。
图3是第一变形例的功率半导体装置的剖视图。
图4是第二变形例的功率半导体装置的剖视图。
图5是第三变形例的功率半导体装置的剖视图。
图6是表示第二实施例的功率半导体装置的制造工序的图(其1)。
图7是表示第二实施例的功率半导体装置的制造工序的图(其2)。
图8是表示第二实施例的功率半导体装置的制造工序的图(其3)。
图9是表示第二实施例的功率半导体装置的制造工序的图(其4)。
图10是表示第二实施例的功率半导体装置的注入密封材料的注入口的图。
图11是第三实施例的功率半导体装置的剖视图。
图12是第四实施例的功率半导体装置的剖视图。
图13是第五实施例的功率半导体装置的剖视图。
图14是第六实施例的功率半导体装置的剖视图。
图15是第四变形例的功率半导体装置的剖视图。
图16是第五变形例的功率半导体装置的剖视图。
图17是第七实施例的功率半导体装置的结构图。
图18是第八实施例的功率半导体装置的剖视图。
图19是功率半导体装置的主要部分的剖视图。
符号说明
1：导电板
1a：主表面
1b：与主表面相反一侧的表面
2：半导体芯片
2a：正面电极
2b：背面电极
3、123、12a：接合材料
4：绝缘板
4b：背面
5：金属板
6、39：第二端子
6a、6b、7a、7b、8a、8b：端面
7、8：第一端子
9：第一腔体
9a、10a：开口部
10：第二腔体
11、31：陶瓷壳体
11a、31a：电极面
11b：底面
13：回流焊炉
14：间隙
15：密封材料
16：分配器
17：注入口
18：DCB基板
19：配件
19a：导体
20：陶瓷
21～24：片材
25：第一开口部
26：第二开口部
27：第三开口部
28：第四开口部
29：第五开口部
30：导电膏
31c：侧面
32：布线基板
33：布线板
33a：露出面
34：虚设导电膜
35：凹部
36：凸部
37：界面
38：腔体
40：支撑台
100、101、102、103、200、300、400、500、501、502、600、700：功率半导体装置
具体实施方式
通过以下的实施例说明实施方式。
应予说明，以下所使用的“电气且机械连接”这样的用语并不限于对象物彼此通过直接接合而连接的情况，还包括对象物彼此通过焊料和/或金属烧结材料等导电性的接合材料而接合的情况。
＜第一实施例＞
图1是第一实施例的功率半导体装置的结构图。图1(a)是平面图，图1(b)是沿图1(a)的X－X线剖切而得到的剖视图。另外，图1(a)是从图1(b)的箭头A方向观察的透视平面图。
该功率半导体装置100具备半导体芯片2、导电板1、绝缘板4以及陶瓷壳体11，由陶瓷壳体11和绝缘板4构成箱体。进而，还具备密封材料15。
半导体芯片2例如为IGBT和/或功率MOSFET(Metal Oxide Semiconductor FieldEffect Transistor：金属氧化物半导体场效应晶体管)之类的纵型的开关元件，具有正面电极2a和背面电极2b。并且，使用焊料等导电性的接合材料3，将半导体芯片2的背面电极2b电气且机械地连接于导电板1的主表面1a。另外，在导电板1的与主表面1a相反一侧的表面1b，固定有绝缘板4。
陶瓷壳体11具备陶瓷20，埋设有第二端子6和第一端子7、8。另外，陶瓷壳体11具有为凹状的第一腔体9和第二腔体10。与第一腔体9的开口部9a相比，第二腔体10的开口部10a较小。进一步地，陶瓷壳体11具有位于与第一腔体9的开口部9a和第二腔体10的开口部10a相反一侧的电极面11a。
并且，在第一腔体9容纳有导电板1和绝缘板4，在第二腔体10容纳有半导体芯片2。并且，在它们之间的间隙14，配置有密封材料15。
间隙14的宽度能够良好地定位所容纳的对象，并且，设定为密封材料15能够渗入的大小。由于当间隙14的宽度小于50μm时，密封材料15难以渗入，所以优选避免间隙14的宽度小于50μm。作为间隙14的宽度，优选为0.1mm～0.2mm程度。
并且，容纳于第二腔体10的半导体芯片2的正面电极2a和埋设于陶瓷壳体11的第一端子7、8的一端(端面7a、8a)使用导电性的接合材料12进行电气且机械连接。例如，半导体芯片2为IGBT的情况下，第一端子7与发射极连接，第一端子8与栅极连接。另外，第一端子7、8的另一端(端面7b、8b)从陶瓷壳体11的电极面11a露出。
另外，容纳于第一腔体9的导电板1的主表面1a和埋设于陶瓷壳体11的第二端子6的一端(端面6a)使用导电性的接合材料12进行电气且机械连接。即，第二端子6和半导体芯片2的背面电极(为IGBT的情况下是集电极)电连接。并且，第二端子6的另一端(端面6b)从陶瓷壳体11的电极面11a露出。
埋设于陶瓷壳体11的第一端子7、8以及第二端子6存在沿垂直方向配置的情况和沿水平方向配置的情况。虽然在图1中示出了沿水平方向配置的第一端子8为1层的情况，但也可以配置成多层。第一端子8的沿水平配置的部分厚度为数百μm左右，宽度为数mm左右。
利用接合材料12将第一端子7、8与半导体芯片2之间、以及第二端子6与导电板1之间进行固定后，密封材料15从设置于陶瓷壳体11的注入口17，被注入到间隙14。注入的密封材料15通过毛细管现象渗入到间隙14的全部区域，覆盖半导体芯片2和导电板1的周围。
密封材料15具有密封和电绝缘半导体芯片2和导电板1、以及保护表面的功能。另外，密封材料15具有防止湿气向接合材料3、12渗入，防止接合材料3、12的劣化的功能。还具有固定陶瓷壳体11与半导体芯片2、导电板1之间的间隙的功能。因此，对于密封材料15而言，选定电绝缘性、粘接性优异，固化前的粘性高、通过毛细管现象易于进入间隙14的材质。作为密封材料15，例如优选为环氧树脂。
另外，可以以通过密封材料15能够可靠地覆盖半导体芯片2和导电板1的方式，在第一腔体9和/或第二腔体10的内壁设置0.1mm～0.2mm程度的未图示的突起来确保间隙14。
另外，导电板1具有从半导体芯片2的背面电极2b向第二端子6流通电流的功能，有效地使在半导体芯片2中产生的热经由绝缘板4向外部(未图示的放热基底等)散出的功能以及支撑半导体芯片2的功能。导电板1的材质为铜和/或铝等。另外，在导电板1为铜板的情况下，可以实施镀镍而防止氧化。
对于绝缘板4而言，可以为电绝缘性和导热性优良的材质，例如应用0.2mm左右的厚度的氧化铝、氮化硅和/或氮化铝等陶瓷板。另外，也可以使用聚酰亚胺等绝缘树脂。
另外，通过使陶瓷壳体11的底面11b和绝缘板4的背面4b大致在同一平面上，从而能够良好地确保绝缘板4与配置于其背面4b的底板之间的密合性。
对于本实施例的功率半导体装置100而言，通过在容纳有半导体芯片2的陶瓷壳体11上配置第一端子7、8和第二端子6，从而能够将与外部连接的连接端子配置在半导体芯片2的正上方。并且，由于将半导体芯片2和导电板1容纳于陶瓷壳体11的第一腔体9和第二腔体10，所以能够减小功率半导体装置100的占有面积。另外，使第一端子7、8和第二端子6埋设于陶瓷壳体11，将该第一端子7、8和第二端子6直接与半导体芯片2和/或导电板1电气且机械连接。因此，能够将功率半导体装置100的厚度减薄至数mm程度。由此，能够实现功率半导体装置100的小型化。
在功率半导体装置1000(图19)中，将与外部连接的连接端子配置在壳体68的外周上。另一方面，在功率半导体装置100中，能够在陶瓷壳体11的电极面11a的任意的位置，设置用于与外部连接的第一端子7、8和第二端子6的端部(端面7b、8b、6b)。由此，能够使功率半导体装置100小型化，大幅缩小布线长度。进一步地，与键合线67(图19)相比，也能够增大布线的截面积。其结果，能够减小布线的电感，并且大幅减小布线中产生的焦耳热。
接着，对于陶瓷壳体11的制造方法，使用图2进行说明。
图2是表示具有第一实施例的腔体和端子的陶瓷壳体的制造方法的图。
陶瓷壳体11可以通过例如层叠低温共烧陶瓷(Low Temperature CofiredCeramic)片材(以下，简称为片材)，用导电膏填充预定的开口部进行烧结而得到。应予说明，低温共烧陶瓷是指同时烧结玻璃和氧化铝，将烧结温度设为1000℃以下的低温而成的陶瓷。
首先，在多张(例如4张)的片材21～24，形成开口面积不同的第一开口部25～第五开口部29(图2(a))。这里，在片材21和片材22形成的第一开口部25成为第一腔体9，在片材23形成的第二开口部26成为第二腔体10。并且，第三开口部27～第五开口部29被导电膏30填充，成为第一端子7、8和第二端子6。开口部25～29例如能够通过铸型中的冲裁等而形成。
接着，在第三开口部27～第五开口部29填充铜膏和/或银膏等导电膏30(图2(b))。其也可以使用印刷工序等。
接着，层叠片材21～24(图2(c))。
接着，对层叠的片材21～24进行烧结(图2(d))。由此，在片材彼此固定的同时，导电膏30被烧结而形成第一端子7、8和第二端子6。这样，埋设第一端子7、8和第二端子6，完成具有第一腔体9、第二腔体10的陶瓷壳体11。
该陶瓷壳体11的大小、厚度可以任意决定。另外，第一端子7、8和第二端子6通过变更片材的厚度和层叠的片材的张数，而能够形成各种形状。从电流容量的方面出发，沿水平方向设置在陶瓷壳体11内的第一端子8的水平方向的厚度可以例如为0.2mm～1mm程度。
接着，对第一实施例的功率半导体装置100的变形例进行说明。
(第一变形例)
图3是作为第一变形例的功率半导体装置的剖视图。
功率半导体装置101与功率半导体装置100的不同点在于，第一腔体9的深度浅，绝缘板4的背面4b从陶瓷壳体11稍微突出。通过使其稍微(例如，0.1mm左右)突出，从而能够增加绝缘板4与配置于其背面4b的底板之间的密合性，减小接触热阻。因此，能够改善从半导体芯片2放热的放热特性。
(第二变形例)
图4是作为第二变形例的功率半导体装置的剖视图。
功率半导体装置102与功率半导体装置100的不同点在于，不形成第二腔体10，且加深第一腔体9而成为单段的腔体。通过使腔体为单段，能够减少腔体形成用的片材张数，从而减少制造成本。
在单段的较深的第一腔体9的内部，容纳有半导体芯片2、导电板1以及绝缘板4。因此，在导电板1的主表面1a与第二端子6的端面6a之间，能够得到与半导体芯片2的厚度相当的较大的间隙P。因此，可以配置厚的接合材料12a，或配置额外的导电块等。
(第三变形例)
图5是作为第三变形例的功率半导体装置的剖视图。
功率半导体装置103与功率半导体装置100的不同点在于，在第一腔体9内的绝缘板4进一步追加设置铜等金属板5。即，能够将导电板1、绝缘板4以及金属板5替换为DCB(Direct Copper Bonding：直接铜键合)基板18。通过增加金属板5，从而能够在金属板5与配置于其底面的底板之间的接合使用焊料，因此能够进一步减少热电阻。
＜第二实施例＞
图6～图9是表示第二实施例的功率半导体装置的制造工序的图。
首先，通过导电性的接合材料3将导电板1的主表面1a和半导体芯片2的背面电极2b接合。另外，在导电板1的与主表面1a相反一侧的表面1b接合绝缘板4(图6(a))。另外，利用图2中所示的制造方法，准备陶瓷壳体11(图6(b))。
接着，在支撑台40上，以使第一腔体9的开口部9a朝上的方式载置陶瓷壳体11。然后，在从第一腔体9、第二腔体10内露出的第一端子7、8的端面7a、8a和第二端子6的端面6a的表面，载置焊料板等的接合材料12(图7)。
接着，将图6(a)的由半导体芯片2、导电板1、绝缘板4构成的单元倒置并嵌合到陶瓷壳体11的第一腔体9、第二腔体10(图8)。此时，前述的间隙14为0.1mm～0.2mm程度。并且，此时，使第二端子6的端面6a和导电板1的主表面1a隔着接合材料12抵接。进而，将第一端子7、8的端面7a、8a与半导体芯片2的正面电极(省略图示)隔着接合材料12分别抵接。接着，将上述构成部件整体放入回流焊炉13，在消泡气氛中进行回流焊处理，通过接合材料12接合各抵接位置。
接着，在上述单元与陶瓷壳体11之间的间隙14，使用分配器16使密封材料15从注入口17流入(图9)。最后，通过热处理等使埋入间隙14的密封材料15固化，完成如图1所示的功率半导体装置100。
图10是表示第二实施例的功率半导体装置的注入密封材料的注入口的图。该图是从陶瓷壳体11的底面11b观察而得到的平面图。
在功率半导体装置1000(图19)中，由于产生焦耳热较多，所以在半导体芯片66的正面电极配置多根键合线67。另一方面，在本实施例的功率半导体装置100中，由于能够增大第一端子7、8和第二端子6的截面积，所以只要在半导体芯片2的正面电极2a设置一个端子即可，能够使组装简单化。因此，能够实现组装时间的短缩、成品率的改善、品质管理项目的削减等，能够实现功率半导体装置100的低成本化。
＜第三实施例＞
图11是第三实施例的功率半导体装置的剖视图。
功率半导体装置200与功率半导体装置100的不同点在于，在一个导电板固定有两个半导体芯片2。
两个半导体芯片2例如为IGBT芯片和续流二极管(FWD)芯片。IGBT芯片的集电极和FWD芯片的阴极与导电板1电气且机械连接。另外，IGBT芯片的发射极和FWD芯片的阳极分别与埋设于陶瓷壳体11的两根第一端子7的一端电气且机械连接。然后，通过对两根第一端子7的另一端进行电连接，从而能够构成IGBT和FWD的反向并联电路。
＜第四实施例＞
图12是第四实施例的功率半导体装置的剖视图。
功率半导体装置300具备具有两组第一腔体9、第二腔体10的陶瓷壳体11和容纳于各自的第一腔体9、第二腔体10的上述的单元。此处，虽然示出了第一腔体9、第二腔体10为两组的情况，但并限于此。另外，在图12中，示出了在一个导电板1固定有一个半导体芯片2，在另一个导电板1固定有两个半导体芯片2的情况。
如本实施例那样，通过在一个陶瓷壳体11设置多组第一腔体9、第二腔体10，并且搭载多组单元，从而能够紧凑且低廉地提供复杂的电路结构的功率半导体装置300。
＜第五实施例＞
图13是第五实施例的功率半导体装置的剖视图。
对于功率半导体装置400而言，通过利用配件19连结两个功率半导体装置100的陶瓷壳体11，从而使两个功率半导体装置100一体化。虽然配件19的主体为绝缘体，但埋设有与第一端子7、8和第二端子6电连接的导体19a。这里示出了使两个功率半导体装置100一体化的例子，但一体化的功率半导体装置100的数量为任意值。由此，能够在不增加系统数量的情况下，实现各种规格的功率半导体装置400。
＜第六实施例＞
图14是第六实施例的功率半导体装置的剖视图。对与图1中所示的功率半导体装置100相同的部件标记相同的符号，以下，省略重复的记载。
功率半导体装置500具备半导体芯片2、布线基板32和陶瓷壳体31，由陶瓷壳体31和布线基板32构成箱体。还具备密封材料15。
布线基板32具有埋设的导电性的布线板33。并且，在布线板33的露出面33a，电气并且机械连接有半导体芯片2的背面电极2b。
陶瓷壳体31具备陶瓷20，埋设有第一端子7、8和第二端子6。另外，陶瓷壳体31具有凹状的第二腔体10。进一步地，陶瓷壳体31具有位于与第二腔体10的开口部相反一侧的电极面31a。
并且，在第二腔体10容纳有半导体芯片2。并且，在它们之间的间隙14，配置有密封材料15。
并且，容纳于第二腔体10的半导体芯片2的正面电极2a和埋设于陶瓷壳体31的第一端子7、8的一端(端面7a、8a)进行电气且机械连接。另外，第一端子7、8的另一端从陶瓷壳体31的电极面31a露出。
另外，布线板33的露出面33a和埋设于陶瓷壳体31的第二端子6的一端(端面6a)进行电气且机械连接。即，第二端子6和半导体芯片2的背面电极电连接。并且，第二端子6的另一端从陶瓷壳体31的电极面31a露出。
密封材料15从配置于陶瓷壳体31的注入口17注入，填埋整个间隙14。并且，陶瓷壳体31和布线基板32的固定也使用密封材料15。应予说明，陶瓷壳体31和布线基板32的固定也可以使用与密封材料15不同的粘接剂。另外，密封材料15的注入口17也可以设置于布线基板32。
如本实施方式那样，通过将布线基板32用于半导体芯片2的背面电极2b侧的布线，从而能够进一步应对高电压。
接着，对功率半导体装置500的变形例进行说明。
(第四变形例)
图15是作为第四变形例的功率半导体装置的剖视图。
功率半导体装置501与功率半导体装置500的不同点在于，在陶瓷壳体31和布线基板32配置虚设(ダミー)导电膜34，将该虚设导电膜34之间通过焊料等接合材料12进行接合。
在本变形例中，虚设导电膜34的埋设工序可以在进行第一端子7、8以及第二端子6和/或布线板33的埋设工序的同时进行，并且在上述回流焊工序中一并形成接合材料12，所以无需追加的工序。并且，由于能够提高陶瓷壳体31与布线基板32的接合强度，因此能够提高可靠性。
(第五变形例)
图16是作为第五变形例的功率半导体装置的剖视图。
功率半导体装置502与功率半导体装置500的不同点在于，在陶瓷壳体31设置凹部35，在布线基板32设置与凹部35对应的凸部36，在将它们相互嵌合的同时固定陶瓷壳体31和布线基板32。例如，通过以包围半导体芯片2的方式将凹部35、凸部36设置成环状，从而能够增加陶瓷壳体31与布线基板32接触的界面37的长度。其结果，能够强化阻止湿气和/或异物从界面37渗入的功能。另外，也有减弱界面37上的沿面放电的效果。
＜第七实施例＞
图17是第七实施例的功率半导体装置的结构图。图17(a)为平面图，图17(b)为沿图17(a)的X－X线剖切而得到的剖视图。图17(a)为从箭头A观察图17(b)的平面图。
功率半导体装置600具备：具有腔体10的陶瓷壳体31、具有腔体38的布线基板32、以及容纳于腔体38和第二腔体10的半导体芯片2。就埋设于布线基板32的布线板33而言，其露出面33a从腔体38的底面露出。
＜第八实施例＞
图18是第八实施例的功率半导体装置的剖视图。
功率半导体装置700与功率半导体装置500的不同点在于，配置了埋设于陶瓷壳体31、且从陶瓷壳体31的与电极面31a正交的侧面31c突出的第二端子39。并且，第二端子39与布线基板32的布线板33使用焊料等接合材料12进行电气且机械连接。
通过使第二端子39从陶瓷壳体31的侧面31c突出，从而使用功率半导体装置700的电力变换装置的组装会变得容易。从电流容量的观点出发，该第二端子39的厚度W可以为1mm以上程度的厚度。
上述仅示出了本发明的原理。进而，对于本领域技术人员而言，可以进行多种变形、变更，本发明并不限于上述所示、说明的正确的构成和应用例，对应的全部的变形例和等价物均被视为在由附上的权利要求及其等价物所限定的本发明的范围内。

Claims (12)

1.一种半导体装置，具备：
半导体芯片，具有正面电极和背面电极；
导电板，在主表面连接有所述半导体芯片的背面电极；
绝缘板，固定于所述导电板的与所述主表面相反一侧的表面；以及
陶瓷壳体，具有被埋设的第一端子和第二端子，容纳有所述半导体芯片、所述导电板以及所述绝缘板的腔体，以及位于与所述腔体的开口部相反一侧的电极面，其中，
在所述陶瓷壳体，设置有用于注入密封材料的注入口，
所述第一端子的一端与所述半导体芯片的正面电极连接，并且所述第一端子的另一端从所述电极面露出，
所述第二端子的一端与所述导电板的所述主表面连接，并且所述第二端子的另一端从所述电极面露出，
由所述陶瓷壳体和所述绝缘板构成箱体。
2.根据权利要求1所述的半导体装置，其中，
所述腔体由第一腔体和第二腔体构成，所述第一腔体容纳有所述导电板，所述第二腔体与所述第一腔体连接，且容纳有所述半导体芯片，并且所述第二腔体的开口部比所述第一腔体小。
3.根据权利要求1所述的半导体装置，其中，
在所述绝缘板的固定有所述导电板的表面的相反一侧的表面，进一步具有金属板。
4.根据权利要求1所述的半导体装置，其中，
在所述陶瓷壳体具有多个所述腔体。
5.根据权利要求1所述的半导体装置，其中，
所述陶瓷壳体由低温共烧陶瓷构成。
6.根据权利要求1所述的半导体装置，其中，
所述半导体芯片与所述陶瓷壳体之间由密封材料填埋。
7.根据权利要求6所述的半导体装置，其中，
所述密封材料是环氧树脂。
8.根据权利要求1所述的半导体装置，其中，
所述第一端子和所述第二端子的厚度均为100μm以上。
9.一种半导体装置，具备：
半导体芯片，具有正面电极和背面电极；
布线基板，具有被埋设的导电性的布线板，且在所述布线板的露出面连接有所述半导体芯片的背面电极；以及
陶瓷壳体，具有被埋设的第一端子和第二端子，容纳有所述半导体芯片的腔体，以及位于与所述腔体的开口部相反一侧的电极面，其中，
所述第一端子的一端与所述半导体芯片的正面电极连接，并且所述第一端子的另一端从所述电极面露出，
所述第二端子的一端与所述布线板的露出面连接，并且所述第二端子的另一端从所述电极面露出，
由所述陶瓷壳体和所述布线基板构成箱体。
10.根据权利要求9所述的半导体装置，其中，
在所述陶瓷壳体与所述布线基板的接合面具有凹凸。
11.根据权利要求9所述的半导体装置，其中，
所述布线板的露出面配置于所述布线基板所具备的腔体的底面。
12.一种半导体装置，具备：
半导体芯片，具有正面电极和背面电极；
布线基板，具有被埋设的导电性的布线板，且在所述布线板的露出面连接有所述半导体芯片的背面电极；以及
陶瓷壳体，具有被埋设的第一端子和第二端子，容纳有所述半导体芯片的腔体，以及位于与所述腔体的开口部相反一侧的电极面，其中，
所述第一端子的一端与所述半导体芯片的正面电极连接，并且所述第一端子的另一端从所述电极面露出，
所述第二端子的一端与所述布线板的露出面连接，并且所述第二端子的另一端从陶瓷壳体的与所述电极面正交的表面突出，
由所述陶瓷壳体和所述布线基板构成箱体。
CN201480011870.7A 2013-07-31 2014-07-08 半导体装置 Active CN105027276B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-159424 2013-07-31
JP2013159424 2013-07-31
PCT/JP2014/068174 WO2015016017A1 (ja) 2013-07-31 2014-07-08 半導体装置

Publications (2)

Publication Number Publication Date
CN105027276A CN105027276A (zh) 2015-11-04
CN105027276B true CN105027276B (zh) 2018-03-06

Family

ID=52431557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480011870.7A Active CN105027276B (zh) 2013-07-31 2014-07-08 半导体装置

Country Status (5)

Country Link
US (1) US9466542B2 (zh)
JP (1) JP6149932B2 (zh)
CN (1) CN105027276B (zh)
DE (1) DE112014000862T8 (zh)
WO (1) WO2015016017A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017104500A1 (ja) * 2015-12-16 2017-06-22 三菱電機株式会社 半導体装置及びその製造方法
JP2018049938A (ja) * 2016-09-21 2018-03-29 株式会社東芝 半導体装置
US11417591B2 (en) 2018-03-08 2022-08-16 Sumitomo Electric Industries, Ltd. Semiconductor module
DE102020205043B4 (de) * 2020-04-21 2024-07-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device
JP7161629B1 (ja) * 2021-03-05 2022-10-26 株式会社メイコー 部品内蔵基板、及びその製造方法
WO2024062633A1 (ja) * 2022-09-22 2024-03-28 株式会社レゾナック 積層体及び積層体の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703397A (en) * 1991-11-28 1997-12-30 Tokyo Shibaura Electric Co Semiconductor package having an aluminum nitride substrate
CN1489201A (zh) * 2002-08-28 2004-04-14 松下电器产业株式会社 半导体器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63147339A (ja) * 1986-12-11 1988-06-20 Nec Ic Microcomput Syst Ltd 半導体装置
JP2501279B2 (ja) * 1991-11-29 1996-05-29 株式会社東芝 半導体パッケ―ジ
JP3246826B2 (ja) * 1994-03-30 2002-01-15 株式会社東芝 半導体パッケージ
JP2002329803A (ja) * 2001-04-27 2002-11-15 Mitsubishi Electric Corp 電子回路モジュールおよびその製造方法
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
JP2007201517A (ja) * 2002-08-28 2007-08-09 Matsushita Electric Ind Co Ltd 半導体装置
JP5142103B2 (ja) * 2008-03-14 2013-02-13 住友ベークライト株式会社 回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法
JP6033215B2 (ja) * 2011-03-29 2016-11-30 ローム株式会社 パワーモジュール半導体装置
JP5748336B2 (ja) * 2011-06-10 2015-07-15 富士機械製造株式会社 半導体装置の製造方法
CN103168355B (zh) 2011-10-12 2017-04-05 日本碍子株式会社 大容量模块的外围电路用的电路基板及包含使用该电路基板的外围电路的大容量模块

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703397A (en) * 1991-11-28 1997-12-30 Tokyo Shibaura Electric Co Semiconductor package having an aluminum nitride substrate
CN1489201A (zh) * 2002-08-28 2004-04-14 松下电器产业株式会社 半导体器件

Also Published As

Publication number Publication date
US9466542B2 (en) 2016-10-11
JP6149932B2 (ja) 2017-06-21
WO2015016017A1 (ja) 2015-02-05
JPWO2015016017A1 (ja) 2017-03-02
US20150380331A1 (en) 2015-12-31
DE112014000862T5 (de) 2015-11-19
CN105027276A (zh) 2015-11-04
DE112014000862T8 (de) 2016-01-07

Similar Documents

Publication Publication Date Title
CN105027276B (zh) 半导体装置
CN105765716B (zh) 功率半导体模块和复合模块
CN105612613B (zh) 半导体装置
CN108573880B (zh) 管芯嵌入
US10720373B2 (en) Semiconductor power device with corresponding package and related manufacturing process
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
CN110246807A (zh) 电子功率模块
CN104620372B (zh) 半导体装置
CN100461401C (zh) 半导体器件
US9888601B2 (en) Semiconductor module arrangement and method for producing a semiconductor module arrangement
CN105814682B (zh) 半导体装置
CN214043635U (zh) 一种智能功率模块及电力电子设备
CN107534040A (zh) 光电子器件装置和用于制造大量光电子器件装置的方法
JP2000294723A (ja) 積層型半導体装置およびその製造方法
JP2003197852A (ja) 半導体モジュール及び半導体モジュールを製造する方法
US9379088B2 (en) Stacked package of voltage regulator and method for fabricating the same
CN106449614A (zh) 半导体装置
JPH10242385A (ja) 電力用混合集積回路装置
CN106876350B (zh) 功率模块及其制造方法
CN115443531A (zh) 功率模组及其制造方法、转换器和电子设备
KR102225628B1 (ko) 고방열 플라스틱 큐에프엔 패키지
JP2012238737A (ja) 半導体モジュール及びその製造方法
CN111564415A (zh) 具有填充的导电腔体的半导体封装
CN108735614A (zh) 半导体装置及半导体装置的制造方法
TW201603201A (zh) 嵌入式封裝及封裝方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant