JPWO2015016017A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2015016017A1
JPWO2015016017A1 JP2015529486A JP2015529486A JPWO2015016017A1 JP WO2015016017 A1 JPWO2015016017 A1 JP WO2015016017A1 JP 2015529486 A JP2015529486 A JP 2015529486A JP 2015529486 A JP2015529486 A JP 2015529486A JP WO2015016017 A1 JPWO2015016017 A1 JP WO2015016017A1
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
terminal
semiconductor chip
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015529486A
Other languages
English (en)
Other versions
JP6149932B2 (ja
Inventor
稲葉　哲也
哲也 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2015016017A1 publication Critical patent/JPWO2015016017A1/ja
Application granted granted Critical
Publication of JP6149932B2 publication Critical patent/JP6149932B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Thermistors And Varistors (AREA)

Abstract

組立工程が少なく、製造コストが安く、信頼性の高い、小型の半導体装置を提供する。セラミックケース（１１）のキャビティ（９，１０）に半導体チップ（２）と導電板（１）を格納することで、パワー半導体装置（１００）の占有面積を小さくすることができ、また、セラミックケース（１１）に端子（６，７，８）を埋設させて、端子（６，７，８）を半導体チップ（２）、導電板（１）に接続することで、パワー半導体装置（１００）の厚さを薄くすることができる。

Description

この発明は、半導体装置に関する。
図１９は、パワー半導体装置の要部断面図である。ここではパワー半導体装置１０００として、多数（例えば、２０個など）の半導体チップが搭載されたパワー半導体装置の例を挙げた。但し、図１９では、半導体チップは１個で代表させている。
このパワー半導体装置１０００は、絶縁基板６４、半導体チップ６６、ベース板７０およびケース６８を備えている。
絶縁基板６４は、絶縁板６１、回路板６２および金属板６３が積層されて構成されており、回路板６２にハンダなどの接合材６５を介して半導体チップ６６が固定されている。また、半導体チップ６６は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）チップやダイオードチップなどのパワー半導体チップである。
この半導体チップ６６にはボンディングワイヤ６７を用いて、ケース６８の外部端子６９が配線されている。絶縁基板６４の裏面は接合材６５を用いてベース板７０に固定されている。ケース６８の内部はゲルなどの封止樹脂７１が充填され、ケース６８の開口部は上蓋７２で覆われている。
また、近年、キャビティを有するセラミックケースにＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップを格納して、集積回路装置の小型化が図られている。この集積回路装置は、端子が埋設されキャビティを有するセラミックケースと、このキャビティに格納されたＩＣチップで構成され、キャビティパッケージと呼ばれている。ＩＣチップの通電電流は小さいため、通常、キャビティパッケージ内に埋設される端子の厚さは１０μｍ〜２０μｍ程度である。
また、特許文献１には、段差を有する回路基板の段差部にパワー半導体チップが配置され、段差部とは反対側の面に回路素子が設けられることが記載されている。
特許第４９５４３５６号公報
パワー半導体装置１０００では、つぎの課題があった。
（１）外部端子６９は半導体チップ６６の上部に配置するのが困難であり、ケース６８など外周部に配置せざるを得ず、筐体の小型化が困難である。
（２）封止樹脂７１は通常ゲルであることから、外形維持のため、ケース６８や上蓋７２が別途必要になる。
（３）半導体チップ６６の搭載数が２０個程度であるとすると、各半導体チップ６６にそれぞれ１０本程度のボンディングワイヤ６７を配線するには、ボンディングワイヤ６７の数は相当な本数になり、配線工程に時間がかかる。
また、キャビティパッケージにＩＣチップではなく、パワー半導体チップを格納した例は見当たらない。これは、パワー半導体チップでは電流容量の仕様上、端子の厚さを１００μｍ以上にする必要があるが、このような厚い端子を埋設したキャビティパッケージを製造することが困難であるためと推測される。
また、特許文献１には、回路基板のみでパワー半導体装置の筐体とすることは記載されていない。さらに特許文献１には、パワー半導体チップの裏面電極に対応した端子を筐体上面に引き出すことなどについても記載されていない。
この発明は、このような課題を解決して、組立工程が少なく、製造コストが安く、信頼性の高い、小型の半導体装置を提供することを目的とする。
本発明に係る半導体装置の一態様は、おもて面電極および裏面電極を有する半導体チップと、主面に前記半導体チップの裏面電極が接続される導電板と、前記導電板の前記主面と反対側の面に固定される絶縁板と、埋設された第１端子および第２端子と、前記半導体チップ、前記導電板および前記絶縁板が格納されるキャビティと、前記キャビティの開口部と反対側に位置する電極面を有するセラミックケースと、を備え、前記第１端子の一端が前記半導体チップのおもて面電極と接続されるとともに、他端が前記電極面から露出し、前記第２端子の一端が前記導電板の前記主面と接続されるとともに、他端が前記電極面から露出し、前記セラミックケースおよび前記絶縁板で筐体を構成する。
また、本発明に係る半導体装置の別の一態様は、おもて面電極および裏面電極を有する半導体チップと、埋設された導電性の配線板を有し、前記配線板の露出面に前記半導体チップの裏面電極が接続される配線基板と、埋設された第１端子および第２端子と、前記半導体チップが格納されるキャビティと、前記キャビティの開口部と反対側に位置する電極面を有するセラミックケースと、を備え、前記第１端子の一端が前記半導体チップのおもて面電極と接続されるとともに、他端が前記電極面から露出し、前記第２端子の一端が前記配線板の露出面と接続されるとともに、他端が前記電極面から露出し、前記セラミックケースおよび前記配線基板で筐体を構成する。
また、本発明に係る半導体装置の別の一態様は、おもて面電極および裏面電極を有する半導体チップと、埋設された導電性の配線板を有し、前記配線板の露出面に前記半導体チップの裏面電極が接続される配線基板と、埋設された第１端子および第２端子と、前記半導体チップが格納されるキャビティと、前記キャビティの開口部と反対側に位置する電極面を有するセラミックケースと、を備え、前記第１端子の一端が前記半導体チップのおもて面電極と接続されるとともに、他端が前記電極面から露出し、前記第２端子の一端が前記配線板の露出面と接続されるとともに、他端が前記電極面と直交する面から突出し、前記セラミックケースおよび前記配線基板で筐体を構成する。
この発明により、組立工程が少なく、製造コストが安く、信頼性の高い、小型の半導体装置を提供する。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
第１実施例のパワー半導体装置の構成図である。 第１実施例のキャビティおよび端子を有するセラミックケースの製造方法を示す図である。 第１変形例のパワー半導体装置の断面図である。 第２変形例のパワー半導体装置の断面図である。 第３変形例のパワー半導体装置の断面図である。 第２実施例のパワー半導体装置の製造工程を示す図（その１）である。 第２実施例のパワー半導体装置の製造工程を示す図（その２）である。 第２実施例のパワー半導体装置の製造工程を示す図（その３）である。 第２実施例のパワー半導体装置の製造工程を示す図（その４）である。 第２実施例のパワー半導体装置の封止材を注入する注入口を示す図である。 第３実施例のパワー半導体装置の断面図である。 第４実施例のパワー半導体装置の断面図である。 第５実施例のパワー半導体装置の断面図である。 第６実施例のパワー半導体装置の断面図である。 第４変形例のパワー半導体装置の断面図である。 第５変形例のパワー半導体装置の断面図である。 第７実施例のパワー半導体装置の構成図である。 第８実施例のパワー半導体装置の断面図である。 パワー半導体装置の要部断面図である。
実施の形態を以下の実施例で説明する。
なお、以下に用いられる「電気的かつ機械的に接続されている」という用語は、対象物同士が直接接合により接続されている場合に限らず、ハンダや金属焼結材などの導電性の接合材を介して対象物同士が接続されている場合も含むものとする。
＜第１実施例＞
図１は、第１実施例のパワー半導体装置の構成図である。図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＸ−Ｘ線で切断した断面図である。また、図１（ａ）は、図１（ｂ）の矢印Ａ方向から見た透視平面図である。
このパワー半導体装置１００は、半導体チップ２と、導電板１と、絶縁板４と、セラミックケース１１とを備え、セラミックケース１１および絶縁板４で筐体を構成している。さらに、封止材１５も備えている。
半導体チップ２は、例えばＩＧＢＴやパワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）といった縦型のスイッチング素子であり、おもて面電極２ａおよび裏面電極２ｂを有している。そして半導体チップ２の裏面電極２ｂが導電板１の主面１ａに、ハンダなどの導電性の接合材３を用いて電気的かつ機械的に接続されている。また、導電板１の主面１ａと反対側の面１ｂに、絶縁板４が固定されている。
セラミックケース１１は、セラミック２０を備え、第２端子６および第１端子７，８が埋設されている。またセラミックケース１１は、凹形状である第１キャビティ９および第２キャビティ１０を有している。第１キャビティ９の開口部９ａに比べて、第２キャビティ１０は開口部１０ａが小さい。さらにセラミックケース１１は、第１キャビティ９および第２キャビティ１０の開口部９ａ，１０ａと反対側に位置する電極面１１ａを有する。
そして、第１キャビティ９には導電板１と絶縁板４が格納され、第２キャビティ１０には半導体チップ２が格納されている。そして、これらの間の隙間１４には、封止材１５が配置されている。
隙間１４の幅は、格納される対象を良好に位置合わせでき、また、封止材１５が侵入できる大きさにする。隙間１４の幅が５０μｍ未満になると、封止材１５が侵入し難くなるので、隙間１４の幅は５０μｍ未満になることは避けた方がよい。隙間１４の幅としては０．１ｍｍ〜０．２ｍｍ程度が好適である。
そして、第２キャビティ１０に格納された半導体チップ２のおもて面電極２ａと、セラミックケース１１に埋設された第１端子７，８の一端（端面７ａ，８ａ）が、導電性の接合材１２を用いて電気的かつ機械的に接続される。例えば半導体チップ２がＩＧＢＴである場合、第１端子７はエミッタ電極に接続され、第１端子８はゲート電極に接続される。また、第１端子７，８の他端（端面７ｂ，８ｂ）は、セラミックケース１１の電極面１１ａから露出している。
また、第１キャビティ９に格納された導電板１の主面１ａと、セラミックケース１１に埋設された第２端子６の一端（端面６ａ）が、導電性の接合材１２を用いて電気的かつ機械的に接続される。すなわち、第２端子６と、半導体チップ２の裏面電極（ＩＧＢＴの場合コレクタ電極）が電気的に接続される。また、第２端子６の他端（端面６ｂ）は、セラミックケース１１の電極面１１ａから露出している。
セラミックケース１１に埋設される第１端子７，８および第２端子６は、垂直方向に配置される場合と水平方向に配置される場合がある。水平方向にも配置される第１端子８は図１では１層の場合を示したが、多層に配置されることもある。第１端子８の水平に配置される部分は、数１００μｍ程度の厚さで、幅が数ｍｍ程度である。
第１端子７，８と半導体チップ２の間、および第２端子６と導電板１の間を接合材１２で固定した後、封止材１５がセラミックケース１１に設けられた注入口１７から、隙間１４に注入される。注入された封止材１５は、毛細管現象により隙間１４の全域に侵入して、半導体チップ２や導電板１の周囲を被覆する。
封止材１５は、半導体チップ２や導電板１の封止と電気的絶縁および表面保護の機能を有する。また、封止材１５は、接合材３，１２への湿気の侵入を防止し、接合材３，１２の劣化を防ぐ機能を有する。さらに、セラミックケース１１と、半導体チップ２、導電板１との間を固定する機能を有する。そのため、封止材１５は、電気的絶縁性や接着性に優れ、硬化前は粘性が高く、毛細管現象で隙間１４に入り込みやすい材質を選定する。封止材１５としては、例えば、エポキシ樹脂が好適である。
また、半導体チップ２や導電板１を封止材１５で確実に被覆できるように、第１キャビティ９や第２キャビティ１０の内壁に０．１ｍｍ〜０．２ｍｍ程度の図示しない突起を設け、隙間１４を確保するとよい。
また、導電板１は、半導体チップ２の裏面電極２ｂから第２端子６へ電流を流す機能と、半導体チップ２で発生した熱を絶縁板４を介して外部（図示しない放熱ベースなど）へ効果的に逃がす機能と、半導体チップ２を支持する機能を有する。導電板１の材質は、銅やアルミニウムなどである。また、導電板１が銅板の場合には、ニッケルめっきを施して酸化を防止するとよい。
絶縁板４は電気的絶縁性と熱伝導性に優れた材質がよく、例えば、０．２ｍｍ程度の厚さのアルミナや窒化珪素、窒化アルミなどのセラミック板が適している。また、ポリイミドなどの絶縁樹脂を用いてもよい。
また、セラミックケース１１の底面１１ｂと、絶縁板４の裏面４ｂを略同一平面にすることで、絶縁板４の裏面４ｂに配置されるベース板との密着性を良好に確保できる。
本実施例のパワー半導体装置１００は、半導体チップ２が格納されるセラミックケース１１に第１端子７，８および第２端子６を配置することで、外部との接続端子を半導体チップ２直上に配置することができる。また、セラミックケース１１の第１キャビティ９および第２キャビティ１０に半導体チップ２と導電板１を格納するため、パワー半導体装置１００の占有面積を小さくすることができる。また、セラミックケース１１に第１端子７，８および第２端子６を埋設させ、この第１端子７，８及び第２端子６を直接半導体チップ２や導電板１に電気的かつ機械的に接続している。そのため、パワー半導体装置１００の厚さを数ｍｍ程度に薄くすることができる。これらにより、パワー半導体装置１００の小型化を図ることができる。
パワー半導体装置１０００（図１９）では、外部との接続端子をケース６８の外周に配置している。一方、パワー半導体装置１００では、セラミックケース１１の電極面１１ａの任意の箇所に、外部との接続に用いる第１端子７，８および第２端子６の端部（端面７ｂ，８ｂ，６ｂ）を設けることができる。これにより、パワー半導体装置１００が小型化され、配線長を大幅に短縮することができる。またさらに、ボンディングワイヤ６７（図１９）に比べて、配線の断面積も大きくすることができる。その結果、配線のインダクタンスが低減され、また配線で発生するジュール熱を大幅に低減することができる。
つぎに、セラミックケース１１の製造方法について、図２を用いて説明する。
図２は、第１実施例のキャビティおよび端子を有するセラミックケースの製造方法を示す図である。
セラミックケース１１は、例えば、低温同時焼成セラミック（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃ）シート（以下、単にシートと称す）を積層し、所定の開口部を導電ペーストで充填し、焼結することで得られる。なお、低温同時焼成セラミックとは、ガラスとアルミナを同時に焼結して、焼結温度を１０００℃以下の低温にしたセラミックのことである。
まず、複数枚（例えば４枚）のシート２１〜２４に、開口面積の異なる第１〜第５開口部２５〜２９を形成する（図２（ａ））。ここで、シート２１とシート２２に形成される第１開口部２５は第１キャビティ９になり、シート２３に形成される第２開口部２６は第２キャビティ１０になる。また、第３〜第５開口部２７〜２９は導電ペースト３０が充填され、第１端子７，８および第２端子６になる。開口部２５〜２９は、例えば、型による打ち抜きなどで形成することができる。
つぎに、第３〜第５開口部２７〜２９に銅ペーストや銀ペーストなどの導電ペースト３０を充填する（図２（ｂ））。これは印刷工程などを用いてもよい。
つぎに、シート２１〜２４を積層する（図２（ｃ））。
つぎに、積層されたシート２１〜２４を焼結する（図２（ｄ））。これにより、シート同士が固着すると同時に、導電ペースト３０が焼結されて第１端子７，８および第２端子６が形成される。こうして第１端子７，８および第２端子６が埋設され、第１，第２キャビティ９，１０を有するセラミックケース１１が完成する。
このセラミックケース１１の大きさや厚さは任意に決定できる。また、第１端子７，８および第２端子６は、シートの厚さと積層するシートの枚数を変更することにより、様々な形状を形成可能である。セラミックケース１１内に水平方向に走る第１端子８の水平方向の厚さは、電流容量の点から、例えば、０．２ｍｍ〜１ｍｍ程度にするとよい。
つぎに、第１実施例のパワー半導体装置１００の変形例について説明する。
（第１変形例）
図３は、第１変形例であるパワー半導体装置の断面図である。
パワー半導体装置１０１のパワー半導体装置１００との違いは、第１キャビティ９の深さが浅く、絶縁板４の裏面４ｂがセラミックケース１１からわずかに突出している点である。わずかに（例えば、０．１ｍｍ程度）突出させることで、絶縁板４の裏面４ｂに配置されるベース板との密着性が高まり、接触熱抵抗を小さくすることができる。このため、半導体チップ２からの放熱特性を改善することができる。
（第２変形例）
図４は、第２変形例であるパワー半導体装置の断面図である。
パワー半導体装置１０２のパワー半導体装置１００との違いは、第２キャビティ１０を形成しないで、第１キャビティ９を深くして１段のキャビティにした点である。キャビティを１段にすることにより、キャビティ形成用のシート枚数が少なくて済むため、製造コストを低減することができる。
１段の深い第１キャビティ９の内部に、半導体チップ２、導電板１および絶縁板４が格納されている。そのため、導電板１の主面１ａと第２端子６の端面６ａとの間に、半導体チップ２の厚み分に相当する大きな隙間Ｐができる。そこで、厚くした接合材１２ａを配置するか、もしくは導電ブロックなど別途配置すればよい。
（第３変形例）
図５は、第３変形例であるパワー半導体装置の断面図である。
パワー半導体装置１０３のパワー半導体装置１００との違いは、第１キャビティ９内の絶縁板４に、さらに銅などの金属板５を追加した点である。すなわち、導電板１、絶縁板４および金属板５を、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板１８に置き換えることができる。金属板５を追加することにより、金属板５の底面に配置されるベース板との接合にハンダを用いることができるため、熱抵抗をさらに低減することができる。
＜第２実施例＞
図６〜図９は、第２実施例のパワー半導体装置の製造工程を示す図である。
まず、導電板１の主面１ａと、半導体チップ２の裏面電極２ｂとを導電性の接合材３で接合する。また、導電板１の主面１ａと反対側の面１ｂに絶縁板４を接合する（図６（ａ））。また、図２で示した製造方法で、セラミックケース１１を準備する（図６（ｂ））。
つぎに、支持台４０上にセラミックケース１１を第１キャビティ９の開口部９ａを上にして載置する。そして、第１，第２キャビティ９，１０内に露出した第１端子７，８の端面７ａ，８ａおよび第２端子６の端面６ａの表面に、ハンダ板などの接合材１２を載置する（図７）。
つぎに、図６（ａ）の半導体チップ２、導電板１、絶縁板４からなるユニットを裏返してセラミックケース１１の第１，第２キャビティ９，１０に嵌合する（図８）。この際、前述の隙間１４が０．１ｍｍ〜０．２ｍｍ程度になるようにする。また、この際、第２端子６の端面６ａと、導電板１の主面１ａを、接合材１２を介して当接させる。さらに、第１端子７，８の端面７ａ，８ａと、半導体チップ２のおもて面電極（図示を省略）を、接合材１２を介してそれぞれ当接させる。続いて、上記構成部材の全体をリフロー炉１３に入れて、脱泡雰囲気の中でリフロー処理し、各当接箇所を接合材１２で接合する。
つぎに、上記ユニットとセラミックケース１１の間の隙間１４に、ディスペンサ１６を用いて、封止材１５を注入口１７から流し込む（図９）。最後に、隙間１４を埋めた封止材１５を熱処理などにより硬化させて、図１に示すパワー半導体装置１００が完成する。
図１０は、第２実施例のパワー半導体装置の封止材を注入する注入口を示す図である。この図は、セラミックケース１１の底面１１ｂからみた平面図である。
パワー半導体装置１０００（図１９）では、ジュール熱の発生が大きくなるため、半導体チップ６６のおもて面電極に複数本のボンディングワイヤ６７を配置していた。一方、本実施例のパワー半導体装置１００では、第１端子７，８および第２端子６の断面積を大きくできるため、半導体チップ２のおもて面電極２ａに１つの端子を設ければよく、組み立てを単純化することができる。このため、組立時間の短縮、歩留まりの改善、品質管理項目の削減などを図ることができ、パワー半導体装置１００の低コスト化を実現できる。
＜第３実施例＞
図１１は、第３実施例のパワー半導体装置の断面図である。
パワー半導体装置２００のパワー半導体装置１００との違いは、１つの導電板に２つの半導体チップ２が固定されている点である。
２つの半導体チップ２は、例えば、ＩＧＢＴチップと還流ダイオード（ＦＷＤ）チップである。ＩＧＢＴチップのコレクタ電極とＦＷＤチップのカソード電極は導電板１に電気的かつ機械的に接続されている。また、ＩＧＢＴチップのエミッタ電極とＦＷＤのアノード電極は、セラミックケース１１に埋設された２本の第１端子７の一端にそれぞれ電気的かつ機械的に接続されている。そして、２本の第１端子７の他端を電気的に接続することにより、ＩＧＢＴとＦＷＤの逆並列回路を構成することができる。
＜第４実施例＞
図１２は、第４実施例のパワー半導体装置の断面図である。
パワー半導体装置３００は、２組の第１，第２キャビティ９，１０を有するセラミックケース１１と、それぞれの第１，第２キャビティ９，１０に格納される上記のユニットを備える。ここでは第１，第２キャビティ９，１０が２組の場合を示したが、これに限ることはない。また、図１２では、一方の導電板１には１つの半導体チップ２、他方の導電板１には２つの半導体チップ２が固着した場合を示している。
本実施例のように一つのセラミックケース１１に複数組の第１，第２キャビティ９，１０を設け、複数組のユニットを搭載することにより、複雑な回路構成のパワー半導体装置３００を、コンパクトかつ安価に提供することができる。
＜第５実施例＞
図１３は、第５実施例のパワー半導体装置の断面図である。
パワー半導体装置４００は、２つのパワー半導体装置１００のセラミックケース１１をアタッチメント１９で連結することで、２つのパワー半導体装置１００が一体化されている。アタッチメント１９の本体は絶縁体であるが、第１端子７，８および第２端子６と電気的に接続する導体１９ａが埋設されている。ここでは２つのパワー半導体装置１００を一体化した例を示したが、一体化するパワー半導体装置１００の数は任意である。これにより、系列数を増やすことなく、様々な定格のパワー半導体装置４００が可能となる。
＜第６実施例＞
図１４は、第６実施例のパワー半導体装置の断面図である。図１に示したパワー半導体装置１００と同一の部材については同一の符号を付しており、以下では重複する記載を省略する。
パワー半導体装置５００は、半導体チップ２と、配線基板３２と、セラミックケース３１とを備え、セラミックケース３１および配線基板３２で筐体を構成している。さらに、封止材１５も備えている。
配線基板３２は、埋設された導電性の配線板３３を有している。そして、配線板３３の露出面３３ａに、半導体チップ２の裏面電極２ｂが電気的かつ機械的に接続されている。
セラミックケース３１は、セラミック２０を備え、第１端子７，８および第２端子６が埋設されている。また、セラミックケース３１は、凹形状である第２キャビティ１０を有している。さらにセラミックケース３１は、第２キャビティ１０の開口部と反対側に位置する電極面３１ａを有する。
そして、第２キャビティ１０には半導体チップ２が格納されている。そして、これらの間の隙間１４には、封止材１５が配置されている。
そして、第２キャビティ１０に格納された半導体チップ２のおもて面電極２ａと、セラミックケース３１に埋設された第１端子７，８の一端（端面７ａ，８ａ）が、電気的かつ機械的に接続されている。また、第１端子７，８の他端は、セラミックケース３１の電極面３１ａから露出している。
また、配線板３３の露出面３３ａと、セラミックケース３１に埋設された第２端子６の一端（端面６ａ）が、電気的かつ機械的に接続される。すなわち、第２端子６と、半導体チップ２の裏面電極が電気的に接続される。また、第２端子６の他端は、セラミックケース３１の電極面３１ａから露出している。
封止材１５はセラミックケース３１に配置された注入口１７から注入され、全域の隙間１４を埋めている。そして、セラミックケース３１と配線基板３２の固定にも、封止材１５が用いられている。なお、セラミックケース３１と配線基板３２の固定には、封止材１５とは異なる接着剤を用いても構わない。また、封止材１５の注入口１７は、配線基板３２に設けてもよい。
本実施形態のように、半導体チップ２の裏面電極２ｂ側の配線に配線基板３２を用いることにより、さらに高い電圧にも対応することができる。
つぎに、パワー半導体装置５００の変形例について説明する。
（第４変形例）
図１５は、第４変形例であるパワー半導体装置の断面図である。
パワー半導体装置５０１のパワー半導体装置５００との違いは、セラミックケース３１と配線基板３２にダミー導電膜３４を配置し、このダミー導電膜３４の間をハンダなどの接合材１２を介して接合した点である。
本変形例においては、ダミー導電膜３４の埋設工程は、第１端子７，８および第２端子６や配線板３３の埋設工程と同時に行うことができ、また上記リフロー工程で接合材１２を一括して形成できるため、追加の工程は必要無い。しかも、セラミックケース３１と配線基板３２の接合強度を高めることができるので、信頼性を向上させることができる。
（第５変形例）
図１６は、第５変形例であるパワー半導体装置の断面図である。
パワー半導体装置５０２のパワー半導体装置５００との違いは、セラミックケース３１に凹部３５を設け、配線基板３２に凹部３５に対応する凸部３６を設け、それらを互いに嵌合しながらセラミックケース３１と配線基板３２を固定した点である。例えば、半導体チップ２を取り囲むように凹部３５、凸部３６を環状に設けることで、セラミックケース３１と配線基板３２が接触する界面３７の長さを長くできる。その結果、界面３７からの湿気や異物の侵入を阻止する機能を強化することができる。また界面３７での沿面放電を弱める効果もある。
＜第７実施例＞
図１７は、第７実施例のパワー半導体装置の構成図である。図１７（ａ）は平面図、図１７（ｂ）は図１７（ａ）のＸ−Ｘ線で切断した断面図である。図１７（ａ）は図１７（ｂ）を矢印Ａから見た平面図である。
パワー半導体装置６００は、キャビティ１０を有するセラミックケース３１と、キャビティ３８を有する配線基板３２と、キャビティ３８および第２キャビティ１０に格納される半導体チップ２とを備える。配線基板３２に埋設された配線板３３は、キャビティ３８の底面から露出面３３ａが露出している。
＜第８実施例＞
図１８は、第８実施例のパワー半導体装置の断面図である。
パワー半導体装置７００のパワー半導体装置５００との違いは、セラミックケース３１に埋設され、セラミックケース３１の電極面３１ａと直交する側面３１ｃから突出させた第２端子３９を配置した点である。そして第２端子３９は、配線基板３２の配線板３３と、ハンダなどの接合材１２を用いて電気的かつ機械的に接続されている。
第２端子３９をセラミックケース３１の側面３１ｃから突出させることで、パワー半導体装置７００が用いられる電力変換装置が組立易くなる場合がある。この第２端子３９の厚みＷは電流容量の観点から１ｍｍ程度以上の厚さにするとよい。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
１ 導電板
１ａ 主面
１ｂ 主面と反対側の面
２ 半導体チップ
２ａ おもて面電極
２ｂ 裏面電極
３，１２，１２ａ 接合材
４ 絶縁板
４ｂ 裏面
５ 金属板
６，３９ 第２端子
６ａ，６ｂ，７ａ，７ｂ，８ａ，８ｂ 端面
７，８ 第１端子
９ 第１キャビティ
９ａ，１０ａ 開口部
１０ 第２キャビティ
１１，３１ セラミックケース
１１ａ，３１ａ 電極面
１１ｂ 底面
１３ リフロー炉
１４ 隙間
１５ 封止材
１６ ディスペンサ
１７ 注入口
１８ ＤＣＢ基板
１９ アタッチメント
１９ａ 導体
２０ セラミック
２１〜２４ シート
２５ 第１開口部
２６ 第２開口部
２７ 第３開口部
２８ 第４開口部
２９ 第５開口部
３０ 導電ペースト
３１ｃ 側面
３２ 配線基板
３３ 配線板
３３ａ 露出面
３４ ダミー導電膜
３５ 凹部
３６ 凸部
３７ 界面
３８ キャビティ
４０ 支持台
１００，１０１，１０２，１０３，２００，３００，４００，５００，５０１，５０２，６００，７００ パワー半導体装置
パワー半導体装置２００のパワー半導体装置１００との違いは、１つの導電板に２つの半導体チップ２が固定されている点である。
２つの半導体チップ２は、例えば、ＩＧＢＴチップと還流ダイオード（ＦＷＤ）チップである。ＩＧＢＴチップのコレクタ電極とＦＷＤチップのカソード電極は導電板１に電気的かつ機械的に接続されている。また、ＩＧＢＴチップのエミッタ電極とＦＷＤチップのアノード電極は、セラミックケース１１に埋設された２本の第１端子７の一端にそれぞれ電気的かつ機械的に接続されている。そして、２本の第１端子７の他端を電気的に接続することにより、ＩＧＢＴとＦＷＤの逆並列回路を構成することができる。
本発明に係る半導体装置の一態様は、おもて面電極および裏面電極を有する半導体チップと、主面に前記裏面電極が接続される導電板と、前記主面と反対側の面に固定される絶縁板と、埋設された第１端子および第２端子と、前記半導体チップ、前記導電板および前記絶縁板が格納されるキャビティと、前記キャビティの開口部と反対側に位置する電極面を有するセラミックケースと、を備え、前記第１端子の一端が前記おもて面電極と接続されるとともに、他端が前記電極面から露出し、前記第２端子の一端が前記主面と接続されるとともに、他端が前記電極面から露出し、前記キャビティ内における前記半導体チップ、前記導電板および前記絶縁板と、前記セラミックケースとの隙間と、前記開口部の開口端に形成されて、前記隙間に通じる注入口とが封止材で埋められて、前記セラミックケースおよび前記絶縁板で筐体を構成する。
また、本発明に係る半導体装置の別の一態様は、おもて面電極および裏面電極を有する半導体チップと、導電性の配線板がおもて面から露出する、前記配線板の露出面と、前記おもて面であって前記配線板を取り囲む主面とが同一平面となるように埋設され、前記露出面に前記裏面電極が接続される配線基板と、前記主面上に配置され、埋設された第１端子および第２端子と、前記半導体チップが格納されるキャビティと、前記キャビティの開口部と反対側に位置する電極面を有するセラミックケースと、を備え、前記第１端子の一端が前記おもて面電極と接続されるとともに、他端が前記電極面から露出し、前記第２端子の一端が前記露出面と接続されるとともに、他端が前記電極面から露出し、前記セラミックケースおよび前記配線基板で筐体を構成する。
また、本発明に係る半導体装置の別の一態様は、おもて面電極および裏面電極を有する半導体チップと、導電性の配線板がおもて面から露出する、前記配線板の露出面と、前記おもて面であって前記配線板を取り囲む主面とが同一平面になるように埋設され、前記露出面に前記裏面電極が接続される配線基板と、前記主面上に配置され、埋設された第１端子および第２端子と、前記半導体チップが格納されるキャビティと、前記キャビティの開口部と反対側に位置する電極面を有するセラミックケースと、を備え、前記第１端子の一端が前記おもて面電極と接続されるとともに、他端が前記電極面から露出し、前記第２端子の一端が前記露出面と接続されるとともに、他端が前記電極面と直交する面から突出し、前記セラミックケースおよび前記配線基板で筐体を構成する。

Claims (12)

  1. おもて面電極および裏面電極を有する半導体チップと、
    主面に前記半導体チップの裏面電極が接続される導電板と、
    前記導電板の前記主面と反対側の面に固定される絶縁板と、
    埋設された第１端子および第２端子と、前記半導体チップ、前記導電板および前記絶縁板が格納されるキャビティと、前記キャビティの開口部と反対側に位置する電極面を有するセラミックケースと、
    を備え、
    前記第１端子の一端が前記半導体チップのおもて面電極と接続されるとともに、他端が前記電極面から露出し、
    前記第２端子の一端が前記導電板の前記主面に接続されるとともに、他端が前記電極面から露出し、
    前記セラミックケースおよび前記絶縁板で筐体を構成する半導体装置。
  2. 前記キャビティが、前記導電板が格納される第１キャビティと、前記第１キャビティと繋がり前記半導体チップが格納され前記第１キャビティより開口部の小さな第２キャビティとから構成される請求項１記載の半導体装置。
  3. 前記絶縁板の前記導電板が固定された面の反対側の面に、さらに金属板を有する請求項１記載の半導体装置。
  4. 前記セラミックケースに複数の前記キャビティを有する請求項１記載の半導体装置。
  5. おもて面電極および裏面電極を有する半導体チップと、
    埋設された導電性の配線板を有し、前記配線板の露出面に前記半導体チップの裏面電極が接続される配線基板と、
    埋設された第１端子および第２端子と、前記半導体チップが格納されるキャビティと、前記キャビティの開口部と反対側に位置する電極面を有するセラミックケースと、
    を備え、
    前記第１端子の一端が前記半導体チップのおもて面電極と接続されるとともに、他端が前記電極面から露出し、
    前記第２端子の一端が前記配線板の露出面と接続されるとともに、他端が前記電極面から露出し、
    前記セラミックケースおよび前記配線基板で筐体を構成する半導体装置。
  6. おもて面電極および裏面電極を有する半導体チップと、
    埋設された導電性の配線板を有し、前記配線板の露出面に前記半導体チップの裏面電極が接続される配線基板と、
    埋設された第１端子および第２端子と、前記半導体チップが格納されるキャビティと、前記キャビティの開口部と反対側に位置する電極面を有するセラミックケースと、
    を備え、
    前記第１端子の一端が前記半導体チップのおもて面電極と接続されるとともに、他端が前記電極面から露出し、
    前記第２端子の一端が前記配線板の露出面と接続されるとともに、他端が前記電極面と直交する面から突出し、
    前記セラミックケースおよび前記配線基板で筐体を構成する半導体装置。
  7. 前記セラミックケースが、低温同時焼成セラミックで構成されている請求項１記載の半導体装置。
  8. 前記半導体チップと前記セラミックケースの間が封止材で埋められている請求項１記載の半導体装置。
  9. 前記封止材が、エポキシ樹脂である請求項８記載の半導体装置。
  10. 前記第１端子および前記第２端子の厚さが、１００μｍ以上である請求項１記載の半導体装置。
  11. 前記セラミックケースと前記配線基板の接合面に凹凸を有する請求項５記載の半導体装置。
  12. 前記配線板の露出面が、前記配線基板に備えられたキャビティの底面に配置されている請求項５記載の半導体装置。
JP2015529486A 2013-07-31 2014-07-08 半導体装置 Active JP6149932B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013159424 2013-07-31
JP2013159424 2013-07-31
PCT/JP2014/068174 WO2015016017A1 (ja) 2013-07-31 2014-07-08 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2015016017A1 true JPWO2015016017A1 (ja) 2017-03-02
JP6149932B2 JP6149932B2 (ja) 2017-06-21

Family

ID=52431557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015529486A Active JP6149932B2 (ja) 2013-07-31 2014-07-08 半導体装置

Country Status (5)

Country Link
US (1) US9466542B2 (ja)
JP (1) JP6149932B2 (ja)
CN (1) CN105027276B (ja)
DE (1) DE112014000862T8 (ja)
WO (1) WO2015016017A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108369933B (zh) * 2015-12-16 2021-06-29 三菱电机株式会社 半导体装置及其制造方法
JP2018049938A (ja) * 2016-09-21 2018-03-29 株式会社東芝 半導体装置
WO2019171795A1 (ja) * 2018-03-08 2019-09-12 住友電気工業株式会社 半導体モジュール
DE102020205043A1 (de) * 2020-04-21 2021-10-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device
JP7161629B1 (ja) * 2021-03-05 2022-10-26 株式会社メイコー 部品内蔵基板、及びその製造方法
WO2024062633A1 (ja) * 2022-09-22 2024-03-28 株式会社レゾナック 積層体及び積層体の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63147339A (ja) * 1986-12-11 1988-06-20 Nec Ic Microcomput Syst Ltd 半導体装置
JPH05243417A (ja) * 1991-11-29 1993-09-21 Toshiba Corp 半導体パッケージ
JPH07273244A (ja) * 1994-03-30 1995-10-20 Toshiba Corp 半導体パッケージ
JP2002329803A (ja) * 2001-04-27 2002-11-15 Mitsubishi Electric Corp 電子回路モジュールおよびその製造方法
JP2007201517A (ja) * 2002-08-28 2007-08-09 Matsushita Electric Ind Co Ltd 半導体装置
JP2009224522A (ja) * 2008-03-14 2009-10-01 Sumitomo Bakelite Co Ltd 回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法
WO2012132709A1 (ja) * 2011-03-29 2012-10-04 ローム株式会社 パワーモジュール半導体装置
JP2012256769A (ja) * 2011-06-10 2012-12-27 Fuji Mach Mfg Co Ltd 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69232912T2 (de) * 1991-11-28 2003-12-24 Toshiba Kawasaki Kk Halbleitergehäuse
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
EP1394857A3 (en) * 2002-08-28 2004-04-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device
EP2624294B1 (en) 2011-10-12 2017-12-06 NGK Insulators, Ltd. Circuit board for large-capacity module peripheral circuit and large-capacity module containing peripheral circuit using said circuit board

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63147339A (ja) * 1986-12-11 1988-06-20 Nec Ic Microcomput Syst Ltd 半導体装置
JPH05243417A (ja) * 1991-11-29 1993-09-21 Toshiba Corp 半導体パッケージ
JPH07273244A (ja) * 1994-03-30 1995-10-20 Toshiba Corp 半導体パッケージ
JP2002329803A (ja) * 2001-04-27 2002-11-15 Mitsubishi Electric Corp 電子回路モジュールおよびその製造方法
JP2007201517A (ja) * 2002-08-28 2007-08-09 Matsushita Electric Ind Co Ltd 半導体装置
JP2009224522A (ja) * 2008-03-14 2009-10-01 Sumitomo Bakelite Co Ltd 回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法
WO2012132709A1 (ja) * 2011-03-29 2012-10-04 ローム株式会社 パワーモジュール半導体装置
JP2012256769A (ja) * 2011-06-10 2012-12-27 Fuji Mach Mfg Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN105027276A (zh) 2015-11-04
JP6149932B2 (ja) 2017-06-21
CN105027276B (zh) 2018-03-06
US9466542B2 (en) 2016-10-11
DE112014000862T5 (de) 2015-11-19
DE112014000862T8 (de) 2016-01-07
WO2015016017A1 (ja) 2015-02-05
US20150380331A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
JP6149932B2 (ja) 半導体装置
JP4613077B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP6233507B2 (ja) パワー半導体モジュールおよび複合モジュール
CN105612613B (zh) 半导体装置
US20140029201A1 (en) Power package module and manufacturing method thereof
JP4254527B2 (ja) 半導体装置
JP5212417B2 (ja) パワー半導体モジュール
JP6439389B2 (ja) 半導体装置
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
JP2010034350A (ja) 半導体装置
CN104392985A (zh) 包括衬底的多芯片器件
JP2015162609A (ja) 半導体装置
JP6813259B2 (ja) 半導体装置
JP6248803B2 (ja) パワー半導体モジュール
JP2019201113A (ja) 半導体装置及び半導体装置の製造方法
KR101766082B1 (ko) 파워모듈
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
JP2019079967A (ja) 半導体装置および半導体装置の製造方法
KR101626534B1 (ko) 반도체 패키지 및 그 제조 방법
JP6769556B2 (ja) 半導体装置及び半導体モジュール
JP2004088022A (ja) 大電力用半導体装置
JP5485833B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP2019046839A (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170508

R150 Certificate of patent or registration of utility model

Ref document number: 6149932

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250