JP2003197852A - 半導体モジュール及び半導体モジュールを製造する方法 - Google Patents
半導体モジュール及び半導体モジュールを製造する方法Info
- Publication number
- JP2003197852A JP2003197852A JP2002364006A JP2002364006A JP2003197852A JP 2003197852 A JP2003197852 A JP 2003197852A JP 2002364006 A JP2002364006 A JP 2002364006A JP 2002364006 A JP2002364006 A JP 2002364006A JP 2003197852 A JP2003197852 A JP 2003197852A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- insulating
- contact
- semiconductor
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 238000001465 metallisation Methods 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 238000000576 coating method Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 6
- 239000012777 electrically insulating material Substances 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 239000008207 working material Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 9
- 238000005266 casting Methods 0.000 description 9
- 239000000499 gel Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910000962 AlSiC Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4875—Connection or disconnection of other leads to or from bases or plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
容易な半導体モジュールを提供する。 【解決手段】 半導体モジュールはベースエレメント
(1)と絶縁エレメント(2)とを備え、それは両側で
金属被覆され、2つの金属被覆のうちの1つにより前記
ベースエレメントにあり、少なくとも1つの半導体エレ
メント(6)は2つの金属被覆の他方に配置されてい
る。電気的な絶縁層(51)は絶縁エレメント(2)の
縁領域に配置され、この絶縁エレメント(2)の縁領域
は第2金属被覆の表面により共通平面を形成している。
完全に金属被覆された絶縁エレメントの水平埋め込みに
より金属被覆の縁部及び角部の鋭利性は重大な電界範囲
の領域の半導体モジュールの絶縁特性を改善する。さら
にその上、1平面での配置は単純で低コストの製造を可
能にする。
Description
クスの分野に関する。それは請求項1の予め特徴付けら
れた節による半導体モジュール及び請求項7の予め特徴
付けられた節による半導体モジュールを製造する方法に
関する。
ば、1998年のR.Zehringerらによる材料調査シンポ
ジウムの会報、第483巻の第369〜380頁の「パ
ワー半導体材料及び装置」により知られている。この刊
行物は、モジュールハウジング、金属製ベースプレート
及び複数の半導体エレメントを有する半導体モジュー
ル、この場合には、IGBT(絶縁ゲートバイポーラト
ランジスタ)チップ及びダイオードを説明し、前記ベー
スプレートに配置され、前記モジュールハウジングによ
り覆われている。通常、モジュールハウジングはシリコ
ーンゲル混合物で充填され、それは電気絶縁層及び腐食
保護として役立ち、接続ワイヤに作用する引張り力をも
減少させる。ベースプレートは水冷設備に接続され、半
導体エレメントにより発生する熱を放散する。金属被覆
のセラミックボードの形で基板はベースプレートに配置
されている。それは半導体エレメントとベースプレート
又は水冷設備の間に電気絶縁物を有し、さらにその上、
良好な熱伝導率を有し、ベースプレートに半導体エレメ
ントの熱を放散する。ベースプレート、セラミックボー
ド及び半導体エレメントはお互いにはんだ付けされ、セ
ラミックボードの金属層ははんだ付け接続を可能にす
る。
は材料で結合可能であり、比較的薄いが、例えば窒化ア
ルミニウム(AlN)から十分に熱を伝導し、良好な電
気絶縁容量を有する絶縁エレメントを製造するのは難し
くはない。例えば、1.5〜2mmの厚さは理論的に2
0kVを絶縁するのに十分である。
発生する縁効果は、特に1.2kV以上の高出力の半導
体モジュールの場合には、半導体モジュールの絶縁耐力
に反対の作用をする。金属層の縁部及び角部は均質でな
い強烈な電界を有している。この過度の電界は部分放電
に導き、全体構造の絶縁耐力を制限する。この場合に
は、縁部での電界強度は少なくとも電圧の二乗であり、
そのような部分放電を防止するためには非常に厚い電気
絶縁物が必要となる。ゲルがモジュールハウジングに充
填される時に縁部地域に正確に作られる気泡は部分放電
の助けとなり、半導体モジュールの機能性に関するさら
なる重要な要因となる。
なアプローチがある。DE 199 59 248では、隙間が電界
臨界領域に形成されると共にゲルにより充填され、その
結果として、放電の広がりを防止するさらなる界面を形
成する。EP 1 041 626では、電界は基板の3次元の円形
部分により臨界領域で減少される。両方の解決法は製造
するのが複雑且つ高価である。
絶縁耐力を有すると同時に製造が容易な、最初に述べた
タイプの半導体モジュールを提供することが本発明の目
的である。さらにその上、最初に述べたタイプの半導体
モジュールを製造する簡単でより信頼性のある方法を提
供することが本発明の目的である。
徴を有する半導体モジュール及び請求項7の特徴を有す
る方法により達成される。
エレメントとを有する本発明による半導体モジュールは
絶縁エレメントの反対表面に配置された2つの金属被覆
の第1によりベースエレメントにあり、2つの金属被覆
の第2に配置された少なくとも1つの半導体エレメント
を有し、絶縁エレメントの縁領域に電気絶縁層が配置さ
れ、絶縁層の表面が第2の金属被覆の表面を有する共通
平面を形成するという事実により識別される。
平埋め込みによる金属被覆の縁部及び角部の鋭利性は臨
界電界区域の領域の半導体モジュールの絶縁特性を改善
する。シリコーンゲルで充填された伝統的な半導体モジ
ュールとの比較により、平坦な金属被覆された絶縁エレ
メントの利点、特に良好な熱伝導率及び低い製造コスト
を保持しながら、電気絶縁物に関してかなりの改善が得
られる。
メントは絶縁層に凹まされ、接触エレメントは第2金属
被覆及びベースエレメントの両方から絶縁層により電気
的に絶縁される。接触エレメントは接触区域を有し、そ
れは絶縁層及び第2金属被覆の表面により共通平面を形
成する。
が共通平面を形成する事実は半導体エレメントの処理及
び取付けを簡素化する。
施例では、絶縁エレメントが配置される凹部はベースエ
レメントの表面に凹まされる。絶縁エレメントの第2金
属被覆は絶縁層によりベースエレメントから電気的に絶
縁される。第2金属被覆及びベースエレメントの絶縁エ
レメントの表面は共通平面を形成する。
の電子部品はお互いの隣りに配置可能であり、第2金属
被覆及びベースエレメント自身の両方から電気的に絶縁
可能である。特に、プレスパックモジュールとして公知
なものでは、2つの側に接触可能な半導体エレメントは
接触スタンプによって接触され、加圧力に晒され、これ
は関心のある可能性を作り出す。例えば、お互いの隣り
に配置された2つの半導体エレメントは、各接触スタン
プの外形が適合されることなく、電気的に直列に接続可
能である。
メント及び絶縁層の共通面は製造の各ステップを省略す
る。好ましくは絶縁エレメントとして使用される伝統的
な標準基板はプレスパックモジュールの使用ための平坦
の要求を満足しないので、それらは、例えば平削りによ
り、機械加工されなければならない。正確な平削りは、
絶縁層の平削り及び接触区域の準備と共に、本発明によ
る半導体モジュールの製造の間の1ステップで実行可能
である。
る方法の場合、少なくとも1つの絶縁エレメントは、絶
縁エレメントの反対表面に配置された2つの金属被覆の
第1により、ベースエレメント又はベースエレメントの
凹部に取付けられる。半導体エレメントは第2金属被覆
に、及び又は絶縁エレメントが凹部に配置されている場
合にはベースエレメントの表面に取付けられ、半導体エ
レメントの主要端子及び又は制御端子はワイヤ接続又は
他の電気導体により接触され、接触エレメントの接触区
域に接続される。
エレメントが取付けられる前に、ベースエレメント及び
少なくとも1つの絶縁エレメントが接触エレメントと共
に鋳型に導入され、ベースエレメント、絶縁エレメント
又は電気絶縁材料を有する接触エレメントにより、そし
て、その後に硬化される絶縁層及び絶縁層の表面が2つ
の金属被覆の第2の表面を有する共通平面を接触エレメ
ントの接触区域と、そして、絶縁エレメントが凹部に配
置されている場合にはベースエレメントの表面と形成す
る硬化した絶縁層から除去された十分な材料により取ら
れない鋳型の容量を充填することにより形成され、半導
体エレメントが取付けられた後に接触エレメントの移動
可能な接触片が絶縁層の表面に対して垂直に配置されて
いるという事実により、識別される。
前の共通表面に対応する動きは、半導体エレメントが複
雑でコストの強烈な方法ステップで取付けられると共に
接触される前に、全体の半導体モジュールが電気絶縁強
度に関して試験されることを可能にする。欠陥のない絶
縁物を有するレディフィットの半導体モジュールの数は
結果として著しく削減可能である。
では、鋳型は電気絶縁材料で充填する前に少なくとも部
分的に取り除かれることができる。これは絶縁層の構造
を改善し、特に、それは電気放電を促進し、気泡の形成
を防止させる。
て、好適な実施例に基づいて、より詳細に説明される。
なお、図中の同一符号は均等物を示している。
て説明され、それは本発明による半導体モジュールの第
1実施例を示している。
ト2はベースエレメント1に取付けられている。絶縁エ
レメントは、有利なことに2つの側に金属被覆された基
板であり、例えば、銅又はアルミニウムの金属被覆を与
えられたAlO3又はAlNセラミックボードを備えて
いる。例えば、ベースエレメントの材料、例えば、M
o、AlSiC又はアルミニウムグラファイト又は銅グ
ラファイトは、有利にも絶縁エレメントの材料に対する
熱膨張に関して適用される。絶縁エレメント2は第1金
属被覆21によりベースエレメントに直接、例えば半田
接続に又は低温度結合(LTB)として公知なものによ
って取付けられている。第2金属被覆22はお互いから
電気的に絶縁された複数の領域を備えていてもよい。
レメント3はこの目的のために意図されたベースエレメ
ント1の凹部に供給される。このために、ベースエレメ
ント1、絶縁エレメント2及び接触エレメント3は溝形
状の鋳型41に導入され、それが図1に示されている。
この場合、接触エレメント3は対応する案内エレメント
によりベースエレメント1に関して配置されていると共
に整列されている。鋳造エレメント41は第2鋳型部分
42により閉塞されている。
型に作られた開口部43を介して鋳型の内部の空洞部4
4に注がれる(矢印)。空洞部44は、ベースエレメン
ト1、絶縁エレメント2及び接触エレメント3により充
填されない鋳型の内部容量に対応している。しかし、空
洞部44は、主に、接触エレメント3とベースエレメン
ト1の間の領域に延びている。この方法で作られたこの
電気絶縁層51の材料は、有利にも十分硬化した容易に
流れるプラスチックであり、硬化した状態では、大きく
変形することなく、短時間で220℃以上に加熱可能で
ある。これは、特に半導体エレメントが絶縁エレメント
の金属被覆にはんだ付けされたそれらの半導体モジュー
ルの場合に重要である。さらにその上、プラスチックは
周囲の材料のそれに一致する熱膨張係数を有するべきで
ある。例えば、対応するプラスチックは、Stycast又はA
rathermという商品名のもとに入手可能なエポキシ樹脂
である。これらの物質は伝統的な半導体モジュールで使
用されるシリコーンゲルの範囲でほぼ降伏電圧にある
が、かなり改善された接着性及び高い誘電率を有し、そ
れに応じて電界を減少させる。半導体エレメントにはん
だ付けされていない半導体モジュールにとって、例え
ば、プレスパックモジュールにおいて、低コスト材料は
また、例えば注ぐことのできるポリウレタンを使用可能
であり、それは内部領域の絶縁物のために広く使用され
ている。機械的剛性についての大きな要求のない適用で
は、シリコーンゴムが使用されてもよい。これは非常に
高温に耐え、さらにその上、特にプライマーとして公知
なものとの組合せにおいてほとんどの材料に優れた接着
性を有する。膨張係数を減少させると共に熱伝導率を増
加させるため、鋳造樹脂フィラーは鋳造合成物の50%
以上まで絶縁層の材料と混合される。
絶縁層51の均質性を保証するため、鋳型は、有利にも
鋳造前に取り除かれる。この場合には、空気は開口部4
3又は特にこの目的のために意図された他の開口部を介
して鋳型の内部から吸い込まれる。真空下の処理は絶縁
層51の内部の気泡の形成を防止させる。気泡は放電の
発生を促進することがある。
型から取り除かれる。絶縁層51はそれが機械的に作動
可能な程度に硬化される。絶縁層51は、例えば、研削
により、1動作ステップにおいて第2金属被覆22の表
面で共通面に動かされる。接触エレメント31の接触区
域31は同様にこの平面にある。半導体エレメントのワ
イヤ又は電極がその後に取付けられる表面、特に接触区
域31及び第2金属被覆22の表面は相応じて前もって
処理されなければならない。
表面の接触圧及び性質により、鋳造中に生成されること
が避けられず、構成部品と鋳型の間を貫通する鋳造合成
物を含み、例えば数μmのように非常に薄い、鋳造外板
から除去することが必要である。
及び絶縁層51の、接触区域31の表面の準備は、1つ
のモールド及び1つの動作ステップで一緒に実行可能で
ある。結果として、処理コストはかなり削減可能であ
る。
その後、表面の変化を簡単な方法で、例えば接触区域3
1の改善又は維持させる。
方法ステップのため、第2金属被覆22への半導体エレ
メント6の適用を促進させる。半導体エレメントは、例
えば、金属被覆にはんだ付け又は低温度結合により取付
けられる。
して接触区域31に電導手段で、例えば、簡単な接触ワ
イヤ接続7によって、接続される。
実質的に平坦な形状となるまで、接触片32が絶縁層5
1の表面に対して垂直に突出するような方法で屈曲され
る。それに応じて、接触エレメント3は接触区域31の
領域を接触片から分離する所定の屈曲点を準備される。
接触エレメントは金属板から作られ、 それらの寸法及
び厚みは伝えられる電流に適応される。図面から分かる
ように、接触エレメントは上部領域の下で折曲される下
部領域を備えている。上部領域は接触区域31と接触片
32を備えている。上部領域だけが電流にあるから、下
部領域は電界遮蔽手段として役立つ。特に下部領域の接
触エレメントの角部及び縁部は、有利なことに、過度の
電界の増加を防止するため円形である。下部領域は上部
領域から機械的に分離され、折り目領域は絶縁層又はそ
の絶縁特性に反対の影響を与える機械的応力がない。接
触片32が上げられた時でさえ、この絶縁臨界領域は損
なわれない。接触エレメントは、金属板、例えば銀めっ
きの銅板から穴を明けられた場合、僅かに丸い表面は外
側が丸い金属板の適当な配置で穴明けにより得られ、前
記表面は折曲領域の電界の減少に寄与することができ
る。
バー9を供給され、それは図4に示されている。その上
さらに、ハウジング内部の空洞部は通例の半導体モジュ
ールの場合のようにシリコーンゲル52で充填される。
カバー9を介して半導体モジュールから導かれ、接触コ
ネクタ33によって接触される。
モジュールを作るため、本発明による同一方法が使用さ
れる。
メント2がベースエレメント1の凹部に配置され、ベー
スエレメントに取付けられる。
メント2は、接触エレメントと共に又はそれなしで、鋳
型に導入され、ベースエレメントと絶縁エレメントの間
の対応する空洞部は電気絶縁材料により充填される。
ント1及び絶縁層51の第2金属被覆22の表面は共通
平面にある。好ましくは絶縁エレメントとして使用され
る伝統的な標準基板はプレスパックモジュールでの使用
のための平坦の要求を満たさないので、それらは、例え
ば、平削り又は研削により機械加工されなければならな
い。共通平面の配置のため、本発明による半導体モジュ
ールの製造中の1ステップにおける絶縁層の平削りと共
に正確な平削りが実行可能である。すでに述べたよう
に、半導体エレメントの取付けの簡素化に加えて、この
配置はまた1つの及び同一の接触スタンプ8を使用する
ことを可能にし、それは接触スプリングを備え、半導体
エレメント6に十分な加圧力を供給する。
される前の、本発明による半導体モジュールの第1実施
例の簡略断面図を示している。
体モジュールを示している。
ュールを示している。
を示している。
簡略断面図を示している。
Claims (8)
- 【請求項1】 ベースエレメント(1)と、 少なくとも1つの絶縁エレメント(2)であって、該絶
縁エレメントの反対面に配置された2つの金属被覆(2
1)のうちの第1により前記ベースエレメントに支持さ
れる絶縁エレメントと、 前記2つの金属被覆(22)のうちの第2に配置された
少なくとも1つの半導体エレメント(6)とを有する半
導体モジュールであって、 電気絶縁層(51)は前記絶縁エレメント(2)の縁領
域に配置され、 前記絶縁層(51)の表面は前記第2金属被覆(22)
の表面により共通平面を形成していることを特徴とする
半導体モジュール。 - 【請求項2】 少なくとも1つの半導体エレメント
(6)の接触のため、少なくとも1つの接触エレメント
(3)は前記絶縁層(51)に凹まされ、前記接触エレ
メント(3)は前記絶縁層(51)により前記金属被覆
(21,22)及び又は前記ベースエレメント(1)か
ら電気的に絶縁され、 前記接触エレメント(3)は接触可能な区域(31)を
有し、前記絶縁層(51)の表面及び前記第2金属被覆
(22)の表面により共通平面を形成することを特徴と
する請求項1に記載の半導体モジュール。 - 【請求項3】 前記接触エレメント(3)は移動可能な
接触片(32)を備え、 予め組立てられた状態において、前記接触片(32)の
表面は前記絶縁層(51)の表面の平面内にあり、 予め組立てられた状態において、前記接触片(32)は
前記絶縁層(51)の表面に対して実質的に垂直である
ことを特徴とする請求項2に記載の半導体モジュール。 - 【請求項4】 前記ベースエレメント(1)は表面凹部
を有し、 前記絶縁エレメント(2)は前記凹部に配置され、前記
第2金属被覆(22)は前記絶縁層(51)により前記
ベースエレメント(1)から電気的に絶縁され、 前記絶縁層(51)の表面は前記第2金属被覆(22)
の表面及び前記ベースエレメント(1)の表面により共
通平面を形成していることを特徴とする請求項1〜3の
いずれか1の請求項に記載の半導体モジュール。 - 【請求項5】 少なくとも1つの半導体エレメント
(6)は前記ベースエレメント(1)の表面に配置され
ていることを特徴とする請求項4に記載の半導体モジュ
ール。 - 【請求項6】 前記絶縁層(51)は、数秒、特に5〜
10秒間、200℃以上、特に220℃以上、変形する
ことなく加熱可能な材料から構成されていることを特徴
とする請求項1〜5のいずれか1の請求項に記載の半導
体モジュール。 - 【請求項7】 少なくとも1つの絶縁層(2)はベース
エレメント(1)に取付けられ、又は2つの金属被覆
(21)のうちの第1により前記ベースエレメント
(1)の表面凹部において前記絶縁エレメントの反対面
に配置されるステップと、 半導体エレメント(6)は前記2つの金属被覆(22)
のうちの第2に取付けられ、及び又は、絶縁エレメント
(2)が凹部に配置されている場合には前記ベースエレ
メント(1)の表面に取付けられるステップと、 前記半導体エレメント(6)の主要な及び又は制御端子
はワイヤ接続(7)により又は他の電気導体により接触
され、接触エレメントの接触区域(31)に接続される
ステップと、を備えた半導体モジュールを製造する方法
であって、 前記半導体エレメント(6)が取付けられる前に、 前記接触エレメント(3)と共に前記ベースエレメント
(1)及び絶縁エレメント(2)が鋳型(41,42)
に導入され、 絶縁層(51)が前記ベースエレメント(1)、絶縁エ
レメント(2)又は電気絶縁材料を有する接触エレメン
ト(3)により取られない鋳型(44)の容量を充填す
ることにより形成され、 前記絶縁層(51)は硬化され、その後、十分な材料
は、前記接触エレメント(3)の接触区域(31)によ
り、そして、前記絶縁層(2)が凹部に配置されている
場合には前記ベースエレメントの表面により、絶縁層
(51)の表面が2つの金属被覆(22)のうちの第2
の表面により共通平面を形成する絶縁層(51)から除
去され、 前記半導体エレメント(6)が取付けられた後、前記接
触エレメント(3)の移動可能な接触片(32)が、前
記絶縁層(51)の表面に対して垂直に配置されること
を特徴とする方法。 - 【請求項8】 前記鋳型(41,42)は、電気絶縁材
料で充填される前に、少なくとも部分的に取り除かれ、 作動材料は、気泡なしで均質に、鋳型の任意の容量に充
填されることを特徴とする請求項6に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01811271.4 | 2001-12-24 | ||
EP20010811271 EP1324386B1 (de) | 2001-12-24 | 2001-12-24 | Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003197852A true JP2003197852A (ja) | 2003-07-11 |
JP4388739B2 JP4388739B2 (ja) | 2009-12-24 |
Family
ID=8184341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002364006A Expired - Lifetime JP4388739B2 (ja) | 2001-12-24 | 2002-12-16 | 半導体モジュール及び半導体モジュールを製造する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6921969B2 (ja) |
EP (1) | EP1324386B1 (ja) |
JP (1) | JP4388739B2 (ja) |
CN (1) | CN100338763C (ja) |
RU (1) | RU2314596C2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10326176A1 (de) * | 2003-06-10 | 2005-01-05 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Leistungshalbleitermodul |
JP4496404B2 (ja) * | 2003-10-10 | 2010-07-07 | Dowaメタルテック株式会社 | 金属−セラミックス接合基板およびその製造方法 |
DE102004042366B3 (de) * | 2004-09-01 | 2005-09-08 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Leistungshalbleitermodul |
DE102008005747A1 (de) * | 2008-01-24 | 2009-07-30 | Bayerische Motoren Werke Aktiengesellschaft | Leistungselektronikmodul |
US7817422B2 (en) | 2008-08-18 | 2010-10-19 | General Electric Company | Heat sink and cooling and packaging stack for press-packages |
US8120915B2 (en) * | 2008-08-18 | 2012-02-21 | General Electric Company | Integral heat sink with spiral manifolds |
DE102009002993B4 (de) * | 2009-05-11 | 2012-10-04 | Infineon Technologies Ag | Leistungshalbleitermodul mit beabstandeten Schaltungsträgern |
DE102009026558B3 (de) * | 2009-05-28 | 2010-12-02 | Infineon Technologies Ag | Leistungshalbleitermodul mit beweglich gelagerten Schaltungsträgern und Verfahren zur Herstellung eines solchen Leistungshalbleitermoduls |
US8218320B2 (en) | 2010-06-29 | 2012-07-10 | General Electric Company | Heat sinks with C-shaped manifolds and millichannel cooling |
DE102010039728A1 (de) * | 2010-08-25 | 2012-03-01 | Robert Bosch Gmbh | Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung |
RU2602835C9 (ru) * | 2015-05-13 | 2017-02-02 | Акционерное общество "Концерн радиостроения "Вега" | Способ экранирования в электронном модуле |
DE102015109186A1 (de) | 2015-06-10 | 2016-12-15 | Infineon Technologies Ag | Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung |
CN105402696A (zh) * | 2015-11-18 | 2016-03-16 | 惠州市华阳光电技术有限公司 | 一种led电源、填充胶及其灌封工艺 |
CN106051640A (zh) * | 2016-06-24 | 2016-10-26 | 安庆市奥立德光电有限公司 | 一种led电源及其填充料的封装工艺 |
DE102018127045A1 (de) * | 2018-10-30 | 2020-04-30 | Infineon Technologies Ag | Kontaktelement, leistungshalbleitermodul mit einem kontaktelement und verfahren zum herstellen eines kontaktelementes |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2196178B (en) * | 1986-10-09 | 1990-04-11 | Amp Inc | Semiconductor chip carrier system |
US4873615A (en) * | 1986-10-09 | 1989-10-10 | Amp Incorporated | Semiconductor chip carrier system |
KR940007757Y1 (ko) * | 1991-11-14 | 1994-10-24 | 금성일렉트론 주식회사 | 반도체 패키지 |
US5436492A (en) * | 1992-06-23 | 1995-07-25 | Sony Corporation | Charge-coupled device image sensor |
JPH0722096A (ja) * | 1993-06-30 | 1995-01-24 | Mitsubishi Electric Corp | 混成集積回路 |
EP0661748A1 (en) * | 1993-12-28 | 1995-07-05 | Hitachi, Ltd. | Semiconductor device |
US5834840A (en) * | 1995-05-25 | 1998-11-10 | Massachusetts Institute Of Technology | Net-shape ceramic processing for electronic devices and packages |
US5801073A (en) * | 1995-05-25 | 1998-09-01 | Charles Stark Draper Laboratory | Net-shape ceramic processing for electronic devices and packages |
DE19527611B4 (de) * | 1995-07-28 | 2006-05-24 | Schulz-Harder, Jürgen, Dr.-Ing. | Verfahren zum Herstellen eines Substrats für elektrische Schaltkreise |
US5825623A (en) * | 1995-12-08 | 1998-10-20 | Vlsi Technology, Inc. | Packaging assemblies for encapsulated integrated circuit devices |
US5789270A (en) * | 1996-01-30 | 1998-08-04 | Industrial Technology Research Institute | Method for assembling a heat sink to a die paddle |
US5801074A (en) * | 1996-02-20 | 1998-09-01 | Kim; Jong Tae | Method of making an air tight cavity in an assembly package |
JP2828016B2 (ja) * | 1996-03-08 | 1998-11-25 | 日本電気株式会社 | 絶縁型半導体装置の製造方法 |
US5943558A (en) * | 1996-09-23 | 1999-08-24 | Communications Technology, Inc. | Method of making an assembly package having an air tight cavity and a product made by the method |
JP3012816B2 (ja) * | 1996-10-22 | 2000-02-28 | 松下電子工業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
US6281579B1 (en) * | 1997-02-14 | 2001-08-28 | International Rectifier Corporation | Insert-molded leadframe to optimize interface between powertrain and driver board |
TW408453B (en) * | 1997-12-08 | 2000-10-11 | Toshiba Kk | Package for semiconductor power device and method for assembling the same |
US6084297A (en) * | 1998-09-03 | 2000-07-04 | Micron Technology, Inc. | Cavity ball grid array apparatus |
DE19914815A1 (de) | 1999-03-31 | 2000-10-05 | Abb Research Ltd | Halbleitermodul |
US6274927B1 (en) * | 1999-06-03 | 2001-08-14 | Amkor Technology, Inc. | Plastic package for an optical integrated circuit device and method of making |
DE19959248A1 (de) | 1999-12-08 | 2001-06-28 | Daimler Chrysler Ag | Isolationsverbesserung bei Hochleistungs-Halbleitermodulen |
US6384472B1 (en) * | 2000-03-24 | 2002-05-07 | Siliconware Precision Industries Co., Ltd | Leadless image sensor package structure and method for making the same |
-
2001
- 2001-12-24 EP EP20010811271 patent/EP1324386B1/de not_active Expired - Lifetime
-
2002
- 2002-12-10 US US10/315,086 patent/US6921969B2/en not_active Expired - Fee Related
- 2002-12-16 JP JP2002364006A patent/JP4388739B2/ja not_active Expired - Lifetime
- 2002-12-23 RU RU2002134766A patent/RU2314596C2/ru not_active IP Right Cessation
- 2002-12-24 CN CNB021570825A patent/CN100338763C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
RU2314596C2 (ru) | 2008-01-10 |
JP4388739B2 (ja) | 2009-12-24 |
CN1428850A (zh) | 2003-07-09 |
EP1324386A1 (de) | 2003-07-02 |
EP1324386B1 (de) | 2011-06-15 |
US20030116839A1 (en) | 2003-06-26 |
US6921969B2 (en) | 2005-07-26 |
CN100338763C (zh) | 2007-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110246807B (zh) | 电子功率模块 | |
CN109935574B (zh) | 半导体模块和用于生产半导体模块的方法 | |
JP4388739B2 (ja) | 半導体モジュール及び半導体モジュールを製造する方法 | |
CN105190874B (zh) | 半导体模块及半导体装置 | |
KR101068703B1 (ko) | 전기 절연된 접속 소자를 구비한 전력 반도체 모듈 | |
CN105027276B (zh) | 半导体装置 | |
US11581230B2 (en) | Power semiconductor module and a method for producing a power semiconductor module | |
US8261439B2 (en) | Method for contacting electronic components by means of a substrate plate | |
CN114080672A (zh) | 半导体装置 | |
EP4187596A1 (en) | Power semiconductor module, method for assembling a power semiconductor module and housing for a power semiconductor module | |
JP4051027B2 (ja) | パワー半導体デバイスモジュール | |
JP2023541621A (ja) | パワーモジュール及びその製造方法、コンバータ、並びに電子機器 | |
CN113113400A (zh) | 半导体电路和半导体电路的制造方法 | |
CN219085965U (zh) | 表面贴装金属散热块的半导体电路组件和散热组件 | |
EP4276888A1 (en) | Method for producing a power semiconductor module | |
CN215869380U (zh) | 模块化智能功率系统 | |
EP4053887A1 (en) | Method and device for producing a housing | |
JP2002033433A (ja) | 半導体装置およびその製法 | |
JP2024504838A (ja) | 金属基板構造体、半導体パワーモジュール用の金属基板構造体の製造方法、および半導体パワーモジュール | |
EP4148789A1 (en) | Power semiconductor modules | |
EP4270469A1 (en) | Power semiconductor module | |
EP4270466A1 (en) | Power semiconductor module arrangements and methods for producing power semiconductor module arrangements | |
EP4084062A1 (en) | Power semiconductor module arrangement | |
CN113825301A (zh) | 半导体电路和半导体电路的制造方法 | |
CN116583000A (zh) | 功率半导体模块布置装置和用于生产半导体布置装置的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090223 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20090223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090910 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091005 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |