CN116583000A - 功率半导体模块布置装置和用于生产半导体布置装置的方法 - Google Patents

功率半导体模块布置装置和用于生产半导体布置装置的方法 Download PDF

Info

Publication number
CN116583000A
CN116583000A CN202310143249.7A CN202310143249A CN116583000A CN 116583000 A CN116583000 A CN 116583000A CN 202310143249 A CN202310143249 A CN 202310143249A CN 116583000 A CN116583000 A CN 116583000A
Authority
CN
China
Prior art keywords
circuit board
printed circuit
substrate
housing
protection layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310143249.7A
Other languages
English (en)
Inventor
M·拉斯曼
A·阿伦斯
M·路德维希
G·伯尼希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN116583000A publication Critical patent/CN116583000A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本文公开了一种功率半导体模块布置装置和用于生产半导体布置装置的方法。功率半导体模块布置装置包括：外壳(7)；基板(10)，其布置在外壳(7)内部；印刷电路板(81)，其布置在外壳(7)内部，远离并且平行于基板(10)；包封体(5)，其至少部分地填充外壳(7)的内部，从而覆盖基板(10)和印刷电路板(81)；以及热保护层(52)，其布置在外壳(7)内部且位于基板(10)与印刷电路板(81)之间，并且在平行于基板(10)和印刷电路板(81)的平面中延伸，其中，热保护层(52)的热阻大于包封体(5)的热阻。

Description

功率半导体模块布置装置和用于生产半导体布置装置的方法
技术领域
本公开涉及半导体模块布置装置以及用于生产半导体布置装置的方法，具体地涉及包括印刷电路板的半导体模块布置装置。
背景技术
功率半导体模块布置装置通常包括布置在外壳中的至少一个半导体基板。包括多个可控制的半导体元件(例如，半桥构造中的两个IGBT)的半导体布置装置布置在至少一个基板中的每个基板上。每个基板通常包括基板层(例如，陶瓷层)、沉积在基板层的第一侧的第一金属化层和沉积在基板层的第二侧的第二金属化层。例如，可控制的半导体元件安装在第一金属化层上。第二金属化层可以可选地附接到基底板。
功率半导体模块布置装置通常还包括远离并且平行于基板布置的印刷电路板。印刷电路板还可以布置在外壳内部。额外的印刷电路板也可以布置在外壳外部。功率半导体模块布置装置一般还包括包封体。包封体可以至少部分地填充外壳的内部，从而覆盖基板、布置在基板上的部件和电连接，以及布置在外壳内部的印刷电路板和安装在其上的任何元件，从而保护不同的元件免受某些环境条件和机械损坏。然而，存在布置在基板上的部件生成的热量经由包封体传递到印刷电路板使得布置在印刷电路板上的元件可能被无意地加热的风险，这可能导致故障或者甚至功率半导体模块布置装置的完全失效。
需要一种功率半导体模块布置装置，其中布置在外壳内部的印刷电路板被保护免受由布置在基板上的元件生成的热量造成的过热，同时被充分地保护免受环境条件和机械损坏。
发明内容
一种功率半导体模块布置装置包括：外壳；基板，其布置在外壳内部；印刷电路板，其布置在外壳内部，远离并且平行于基板；包封体，其至少部分地填充外壳的内部，从而覆盖基板和印刷电路板；以及热保护层，其布置在外壳内部，位于基板与印刷电路板之间，并且在平行于基板和印刷电路板的平面中延伸，其中，热保护层的热阻大于包封体的热阻。
一种方法包括：将基板布置在外壳中；将热保护层布置在外壳中；将印刷电路板布置在外壳中，印刷电路板远离并且平行于基板；以及形成包封体，包封体至少部分地填充外壳的内部，从而覆盖基板、印刷电路板以及热保护层，其中，热保护层布置在基板与印刷电路板之间，并且在平行于基板和印刷电路板的平面中延伸，并且热保护层的热阻大于包封体的热阻。
另一种方法包括：将基板布置在外壳中；将印刷电路板布置在外壳中，印刷电路板远离并且平行于基板；在外壳中填充第一材料，从而采用第一材料覆盖基板以及安装在其上的任何部件，其中，第一材料在垂直方向上距基板的高度小于基板与印刷电路板之间的距离；将第一材料硬化，从而形成包封体的第一分段；将布置装置倒置；在外壳中填充第一材料，从而采用第一材料覆盖外壳的顶部或盖子以及印刷电路板，其中，外壳没有完全填充有第一材料，使得空气层保留在包封体的第一分段与第一材料之间；将第一材料硬化，从而形成包封体的第二分段，其中，位于包封体的两个分段之间的空气层形成热保护层，热保护层具有大于包封体的热阻的热阻。
另一种方法包括：将基板布置在外壳中；在外壳中填充第一材料，从而覆盖基板和安装在其上的任何部件；将印刷电路板布置在外壳中，印刷电路板远离并且平行于基板，其中，印刷电路板包括沿印刷电路板的边缘延伸的突起，并且其中，将印刷电路板布置在外壳中包括：将印刷电路板压入第一材料中，突起面向基板，使得空气层保留在印刷电路板下方；以及将第一材料硬化，从而形成包封体，其中，位于印刷电路板下方的空气层形成热保护层，热保护层具有大于包封体的热阻的热阻。
可以参考以下附图和描述更好地理解本发明。图中的部件不一定是按比例的，相反地将重点放在说明本发明的原理上。此外，在图中，相似的附图标记在不同视图中指代对应的部分。
附图说明
图1是功率半导体模块布置装置的横截面图。
图2是另一功率半导体模块布置装置的横截面图。
图3是根据一个示例的功率半导体模块布置装置的横截面图。
图4是根据另一示例的功率半导体模块布置装置的横截面图。
图5示意性地示出了功率半导体模块布置装置中的热保护层的俯视图。
图6示意性地示出了功率半导体模块布置装置沿图5中所指示的剖面线A-A’的横截面图。
图7示意性地示出了功率半导体模块布置装置中的示例性热保护层的俯视图。
图8示意性地示出了功率半导体模块布置装置沿图7中所指示的剖面线B-B’的横截面图。
图9A和图9B示意性地示出了根据一个示例的用于形成热保护层的方法。
图10是根据另一示例的功率半导体模块布置装置的横截面图。
具体实施方式
在以下的具体实施方式中，参考了附图。附图示出了具体示例，可以在具体示例中实践本发明。应当理解，除非另外特别指出，否则关于各个示例描述的特征和原理可以与彼此组合。在说明书以及权利要求书中，将某些元件命名为“第一元件”、“第二元件”、“第三元件”等不应理解为是列举性的。相反，这样的命名仅用于指向不同的“元件”。就是说，例如，“第三元件”的存在不需要“第一元件”和“第二元件”的存在。本文中所描述的电线或电连接可以是单一的导电元件，或者包括串联和/或并联连接的至少两个单独的导电元件。电线和电连接可以包括金属和/或半导体材料，并且可以是永久导电的(即，不可切换的)。本文中描述的半导体主体可以由(掺杂的)半导体材料制成，并且可以是半导体芯片或者被包括在半导体芯片中。半导体主体具有电连接焊盘，并且包括具有电极的至少一个半导体元件。
参考图1，示意性示出了功率半导体模块布置装置100的横截面图。功率半导体模块布置装置100包括外壳7和基板10。基板10包括电介质绝缘层11、附接到电介质绝缘层11的(结构化的)第一金属化层111和附接到电介质绝缘层11的(结构化的)第二金属化层112。电介质绝缘层11设置在第一金属化层111与第二金属化层112之间。
第一金属化层111和第二金属化层112中的每个可以由以下材料中的一种材料组成或者包括以下材料中的一种材料：铜；铜合金；铝；铝合金；在功率半导体模块布置装置的操作期间仍然是固态的任何其他金属或合金。基板10可以是陶瓷基板，即，其中电介质绝缘层11是陶瓷(例如，薄陶瓷层)的基板。陶瓷可以由以下材料中的一种材料组成或者包括以下材料中的一种材料：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼；或任何其他电介质陶瓷。例如，电介质绝缘层11可以由以下材料中的一种材料组成或者包括以下材料中的一种材料：Al2O3、AlN、SiC、BeO或Si3N4。例如，基板10可以例如是直接铜接合(DCB)基板、直接铝接合(DAB)基板或活性金属钎焊(AMB)基板。此外，基板10可以是绝缘金属基板(IMS)。例如，绝缘金属基板一般包括电介质绝缘层11，其包括(填充的)材料(例如环氧树脂或聚酰亚胺)。例如，电介质绝缘层11的材料可以填充有陶瓷颗粒。例如，这样的颗粒可以包括SiO2、Al2O3、AlN或BN，并且可以具有在大约1μm与大约50μm之间的直径。基板10还可以是具有非陶瓷电介质绝缘层11的常规印刷电路板(PCB)。例如，非陶瓷电介质绝缘层11可以由固化树脂组成或者包括固化树脂。
基板10布置在外壳7中。在图1中所示的示例中，基板10布置在基底板12上，该基底板形成外壳7的接地表面，而外壳7自身仅包括侧壁和盖子。然而，这只是示例。还可能的是，外壳7还包括接地表面，并且基板10和基底板12布置在外壳7内部。在一些功率半导体模块布置装置100中，多于一个基板10布置在单一的基底板12上或者外壳7的接地表面上。
一个或多个半导体主体20可以布置在至少一个基板10上。布置在至少一个基板10上的半导体主体20中的每个半导体主体可以包括二极管、IGBT(绝缘栅极双极晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、JFET(结型场效应晶体管)、HEMT(高电子迁移率晶体管)和/或任何其他适当的半导体元件。
一个或多个半导体主体20可以在基板10上形成半导体布置装置。在图1中，仅示例性地示出了两个半导体主体20。图1中的基板10的第二金属化层112是连续的层。在图1中所示的示例中，第一金属化层111是结构化的层。“结构化的层”意味着第一金属化层111不是连续的层，而是在层的不同分段之间包括凹陷。图1中示意性示出了这样的凹陷。该示例中的第一金属化层111包括三个不同的分段。然而，这只是示例。任何其他数量的分段是可能的。不同的半导体主体20可以安装到第一金属化层111的相同分段或不同分段。第一金属化层111的不同分段可以不具有电连接，或者使用电连接3(例如，接合导线)电连接到一个或多个其他分段。例如，仅举几个示例，电连接3还可以包括连接板或导体轨。一个或多个半导体主体20可以通过导电连接层30电和机械连接到基板10。例如，这样的导电连接层30可以是焊料层、导电粘合剂层或烧结金属粉末(例如，烧结银粉末)层。
根据其他示例，还可能的是，第二金属化层112是结构化的层。还可能完全省略第二金属化层112。例如，一般还可能的是第一金属化层111是连续的层。
图1中所示的功率半导体模块布置装置100还包括端子元件4。端子元件4电连接到第一金属化层111，并且在外壳7的内部与外部之间提供电连接。端子元件4可以以第一端41电连接到第一金属化层111，而端子元件4中的每个端子元件的第二端42伸出外壳7。可以在其相应的第二端42处从外部电接触端子元件4。端子元件4的第一部分可以在垂直方向y上延伸穿过外壳7的内部。垂直方向y是垂直于基板10的顶表面的方向，其中，基板10的顶表面是至少一个半导体主体20安装在其上的表面。然而，图1中所示的端子元件4仅是示例。端子元件4可以以任何其他方式实施，并且可以布置在外壳7内的任何地方。例如，一个或多个端子元件4可以靠近或邻近外壳7的侧壁布置。端子元件4还可以穿过外壳7的侧壁而不是穿过盖子伸出。例如，端子元件4的第一端41可以通过导电连接层(图1中未明确示出)电和机械连接到基板10。例如，这样的导电连接层可以是焊料层、导电粘合剂层或烧结金属粉末(例如，烧结银(Ag)粉末)层。例如，端子元件4的第一端41还可以经由一个或多个电连接3电耦合到基板10。例如，端子元件4的第二端42可以连接到印刷电路板(图1中未示出)。
功率半导体模块布置装置100还包括包封体5。例如，包封体5可以由硅凝胶组成或包括硅凝胶，或者可以是刚性模制化合物。包封体5可以至少部分地填充外壳7的内部，从而覆盖布置在基板10上的部件和电连接。端子元件4可以部分地嵌入包封体5中。然而，至少其第二端42不被包封体5覆盖，并且从包封体5伸出，穿过外壳7到外壳7的外部。包封体5被配置为保护功率半导体模块100的部件和电连接(特别是布置在位于外壳7内部的基板10上的部件)免受某些环境条件和机械损坏。
现在参考图2，示意性示出了另一功率半导体模块布置装置100。图2中的功率半导体模块布置装置100实质上对应于上文已经关于图1解释的功率半导体模块布置装置100。然而，图2中所示的功率半导体模块布置装置100还包括印刷电路板81。印刷电路板81耦合到端子元件4的第一子集，并且布置在外壳7的内部。端子元件4的第一子集可以包括完全地布置在外壳7的内部的较短的端子元件。然而，端子元件4的第一子集还可以从基板10延伸穿过位于印刷电路板81中的通孔到外壳7的外部，这针对图2中的端子元件4中的一个端子元件示例性地示出。端子元件4的第二可选子集可以从基板10延伸到外壳7的外部，而不以任何方式接触印刷电路板81(见图2的最左侧的端子元件4)。
根据未具体示出的另一示例，一个或多个端子元件4可以以其第一端41机械和电耦合到印刷电路板81，而其第二端42延伸到外壳7的外部。例如，通过将印刷电路板81布置在外壳7的内部，功率半导体模块布置装置100可以以紧凑且节省空间的方式实施。这是因为通常布置在基板10或外部印刷电路板(布置在外壳7的外部的印刷电路板)上的多个部件的至少子集可以布置在印刷电路板81上，而不是在基板10或外部印刷电路板上。就是说，一些(或所有)部件可以布置在外壳7内部的印刷电路板81上，而其他(或没有)部件布置在(可选的)外部印刷电路板上。因此，与仅包括基板10的布置装置相比，或者包括基板10和位于外壳7外部的外部印刷电路板而不是位于外壳7内部的印刷电路板81的布置装置相比，可以减小基板10和/或外部印刷电路板的大小。
为了保护位于外壳7内部的印刷电路板81和布置在印刷电路板81上的部件免受某些环境条件和机械损坏，印刷电路板81还可以被上文已经关于图1描述的包封体5覆盖。在功率半导体模块布置装置100的使用期间，布置在基板10和印刷电路板81上的元件生成热量。在一些情况下，布置在基板10上的元件可能生成比布置在印刷电路板81上的元件显著得多的热量。因此，经受较高温度的元件可以布置在基板10上，而布置在印刷电路板81上的元件可以只经受较低的温度。然而，存在布置在基板10上的元件生成的热量通过包封体5传递到印刷电路板81的风险。这样，印刷电路板81上的元件可能被无意地加热，这可能导致故障或者甚至功率半导体模块布置装置100的完全失效。
根据在图3中示意性地示出的一个示例，热保护层52布置在外壳7内部，位于基板10与印刷电路板81之间。热保护层52在平行于基板10和印刷电路板81的平面中延伸。热保护层52的热阻大于包封体5的热阻。这样，因为热保护层52减少了从基板10到印刷电路板81的热传导，较少的热量从基板10传递到印刷电路板81，。例如，热保护层52可以由包封体5中的填充有空气的腔体形成。材料的比热阻R是1/λ(R＝1/λ)，其中，λ是材料的热导率。例如，空气的热导率λ是0.0262W/mK。另一方面，例如，可以用于包封体5的硅凝胶或其他材料可以具有处于1W/mK和4W/mK之间的热导率λ，这造成了显著地更低的比热阻R。然而，热保护层52可以由具有比包封体5的材料大的热阻的任何其他适当的材料形成。
在图3所示的示例中，热保护层52远离基板10并且远离印刷电路板81布置。就是说，热保护层52完全嵌入在包封体5中，并且在所有侧直接邻接包封体5。在图3所示的示例中，热保护层52在印刷电路板81的完整长度之上延伸。然而，这只是示例。热保护层52的大小和形式可以取决于若干个不同的因素。例如，热保护层52可以仅布置在位于基板10上方的布置了热生成器件的区域中。就是说，例如，在位于基板10上方的在使用功率半导体模块布置装置100期间不生成明显热量的区域中，可以忽略热保护层52。这需要有关在使用功率半导体模块布置装置期间生成热量的器件和区域的确切的知识。因此，即使不知道在基板10的哪些区域中生成明显热量，也可以考虑将热保护层52布置在印刷电路板81的整个大小之上，以确保保护印刷电路板81免受基板10生成的热量的影响。
热保护层52可以在垂直方向y上具有比包封体5在相同方向y上的厚度小的厚度。这样，热保护层52可以完全嵌入在包封体5中。
除热保护层52之外，功率半导体模块布置装置100可以包括其他的热保护器件。根据一个示例，功率半导体模块布置装置100还可以包括以第一端耦合到印刷电路板81并且以第二端耦合到第一散热器14的至少一个导热元件90。基板10可以布置在第一散热器14上，并且至少一个导热元件90可以被配置为将热量从印刷电路板81传导到第一散热器14。另外地或替代地，功率半导体模块布置装置100可以包括至少一个第二散热器92，第二散热器92热耦合到印刷电路板81并且被配置为将热量从印刷电路板81传导走，其中，印刷电路板81布置在至少一个第二散热器92与基板10之间。图4中示例性地示出了包括导热元件90和第二散热器92的布置装置。图4中示例性地仅示出了一个导热元件90。然而，布置装置也可以包括多于一个导热元件90。图4中的布置装置中的第二散热器92不直接接触印刷电路板81。如上文已经描述的，印刷电路板81嵌入在包封体5中。因此，包封体5的层可以布置在印刷电路板81与散热器92之间。如上文已经描述的，包封体5的材料一般具有相当好的热导率。因此，热量可以通过包封体5从印刷电路板81传导到第二散热器92。然而，也可能的是，在印刷电路板81与第二散热器92之间布置一层材料，其具有比包封体5的材料更高的热导率。这样，可以进一步增加从印刷电路板81到第二散热器92的散热。例如，可以在印刷电路板81与第二散热器92之间布置一层高导热胶。
现在参考图5，示意性示出了热保护层52的一个示例。图5示意性地示出了示例性热保护层52的俯视图。在该示例中的热保护层52可以由填充有空气的腔体形成。腔体被壳体520包围，壳体520包括与包封体5的材料不同的材料(例如，该材料具有比包封体5更高的热阻率，并且足够硬以形成稳定的壳体520，并且足够软使得端子元件4可以刺穿壳体520)。就是说，壳体520可以包括顶表面、底表面和从底表面延伸到顶表面的侧表面，从而完全包围腔体。腔体可以通过多个分隔壁524的方式被划分成多个单独的腔室54。在图6中的沿图5所示的布置装置的剖面线A-A’的横截面图中，分隔壁524和由此产生的腔室54也是可见的。如上文已经描述的，布置装置还可以包括从基板10延伸到印刷电路板81的端子元件4。这样的端子元件4可以延伸穿过热保护层52。具体地，多个端子元件4中的每个端子元件可以延伸穿过热保护层52的多个腔室54中的不同腔室。就是说，一些腔室54可以被端子元件4中的一个端子元件穿透。具体地，相应的腔室54的顶表面和底表面可以被相应的端子元件4刺穿，而分隔壁524保持完整。这样，未被端子元件4穿透的所有腔室54完全保持完整，并且为在基板10上生成的热量提供无障碍的屏障。然而，被端子元件4穿透的所有腔室54仍然至少部分地填充有空气，并且也为在基板10上生成的热量提供屏障。然而，由于端子元件4刺穿这些腔室的顶表面和底表面，所以包封体5的材料可能泄漏到相关的腔室54中，这可能在一定程度上降低热保护层52的保护功能。然而，这一般是可接受的，因为大量的腔室54一般保持完整。
可以独立地生产如已经关于图5和图6描述的热保护层52，并且热保护层52可以容易地插入到功率半导体模块布置装置中。例如，可以提供热保护层52作为一种垫，其可以插入到功率半导体模块布置装置100中。该示例的热保护层52不需要特别地适应端子元件4的任何特定的布置装置。在不同的布置装置中，可以穿透热保护层52的不同腔室54。然而，一个和相同的热保护层52可以用于不同的设计和布置装置。例如，热保护层52可以具有矩形或正方形形状。例如，热保护层52的形状可以类似于对应的印刷电路板81的形状。热保护层52的大小也可以与印刷电路板81的大小相同或相似，以提供充分的热保护。然而，分隔壁524一般是可选的。还可能的是，填充有空气的单一的连续腔室或腔体被壳体520包围。端子元件4可以以与已经关于图5和图6描述的相似的方式穿透顶表面和底表面。然而，在这样的布置装置中，可以较高程度地降低热保护层52的热保护功能，因为包封体5的材料可以通过由于通过热保护层52刺穿端子元件4而造成的开口进入腔体，并且不被任何分隔壁524阻止。
然而，图5和图6中的热保护层52只是一个示例。根据另一示例，可以在功率半导体模块布置装置中形成并插入任何适当材料(例如，玻璃或塑料材料)的垫或层。例如，热保护层52可以由具有大于包封体5的热阻的热阻的任何材料形成。同时，可以选择材料使得其能够采用端子元件4穿透热保护层52。根据一个示例，热保护层52包括材料(例如，与包封体5相同的材料)以及分布在其中的多个颗粒或填料，并且具有比包封体5的材料更高的热阻率。
现在参考图7，还可能的是端子元件4根本不穿透热保护层52。例如，热保护层52可以在布置了端子元件4的那些区域中具有开口、凹陷和/或投影。就是说，多个端子元件4中的每个端子元件在水平方向x、z上远离热保护层52布置。这也在图8的横截面图中示意性地示出，图8示出了沿图7中所示的布置装置的剖面线B-B’的横截面。例如，在该示例中的热保护层52可以具有不规则的形状。然而，热保护层52的形状取决于端子元件4在基板10上的位置。例如，如果仅沿外壳7的侧壁布置端子元件4，则矩形或正方形的热保护层52可以布置在功率半导体模块布置装置中。
然而，图5和图6的实施例还可以与图7和图8的实施例组合。就是说，类似于已经关于图5和图6描述的，一些端子元件4可以延伸穿过热保护层52；而类似于已经关于图7和图8描述的，其他端子元件4远离热保护层52布置。
如上文已经描述的，热保护层52可以是单独地形成并且插入到功率半导体模块布置装置10中的插入部件或垫。根据一个示例，在插入印刷电路板81之前，热保护层52可以插入到外壳7中。然后外壳7可以填充有包封体5的液体材料，该液体材料随后被硬化。
然而，这只是一个示例。可以以任何其他适当的形式形成热保护层52。图9A和图9B中示出了用于形成热保护层的替代方法。如图9A所示，在第一步骤中，可以将形成包封体5的材料填充到外壳7中，其中基板10和安装在其上的部件布置在外壳7内部。当材料填充在外壳7中时，材料可以是液态的，并且随后可以被硬化。包封体5覆盖基板10和安装在其上的部件。然而，包封体5在垂直方向y上距基板10的高度h5小于基板10与印刷电路板81之间的距离h81。就是说，包封体5不覆盖印刷电路板81，或者甚至接触印刷电路板81。在形成包封体5之前或之后，可以将印刷电路板81插入到外壳中。如图9B中示意性示出的，然后可以将功率半导体模块布置装置100倒置。形成包封体5的材料可以再次以与已经关于图9A所描述的相似方式填充到外壳中。然而，由于布置装置被倒置，现在包封体5的材料覆盖外壳7的盖子或顶部。可以将包封体5的材料填充到外壳7中，直到其完全覆盖印刷电路板81。然而，在第一步骤(图9A)之后保留在外壳7中的腔体没有完全填充有包封体5的材料。这样，空气层保留在包封体5的两个不同分段之间。该空气层形成热保护层52。当包封体5的材料填充在外壳7中时，包封体5的材料再次可以是液态的，并且随后可以被硬化。在该示例中，由于用于形成热保护层52的特定方法，热保护层52直接邻接外壳7的所有侧壁。
现在参考图10，示意性示出了用于形成热保护层52的方法的又一示例。在该示例中，印刷电路板81包括突起812。突起812沿整个印刷电路板81的外边缘延伸。可以首先将包封体5的材料填充到外壳7中。当包封体5的材料仍然是液态时，可以将印刷电路板81压入材料中，突起812面向基板10。包封体5的材料没有完全驱除由印刷电路板81和突起812形成的腔体内部的空气，这与当将饮用玻璃杯倒置地插入一桶水中时的方式类似。因此，至少薄的空气层保留在印刷电路板81的下方。因此，在该示例中，由此产生的热保护层52可以以第一侧直接邻接印刷电路板81。热保护层52还以与第一侧相对的第二侧直接邻接包封体5，其中，第二侧面向基板10。一旦印刷电路板81已经被插入包封体5的材料中并且被带到其最终的安装位置，可以将包封体5的材料硬化。例如，可以在加热步骤期间(在其期间，液体从包封体5蒸发，从而导致材料的硬化)将包封体5的材料硬化。在图10中，除布置在其最终安装位置的印刷电路板81之外，仅为了说明的目的，示意性地示出了包括还未被插入到功率半导体模块100中的突起812的印刷电路板81。

Claims (15)

1.一种功率半导体模块布置装置，包括：
外壳(7)；
基板(10)，所述基板(10)布置在所述外壳(7)内部；
印刷电路板(81)，所述印刷电路板(81)布置在所述外壳(7)内部，远离并且平行于所述基板(10)；
包封体(5)，所述包封体(5)至少部分地填充所述外壳(7)的内部，从而覆盖所述基板(10)和所述印刷电路板(81)；以及
热保护层(52)，所述热保护层(52)布置在所述外壳(7)内部，位于所述基板(10)与所述印刷电路板(81)之间，并且在平行于所述基板(10)和所述印刷电路板(81)的平面中延伸，其中，所述热保护层(52)的热阻大于所述包封体(5)的热阻。
2.根据权利要求1所述的功率半导体模块布置装置，其中，所述热保护层(52)远离所述印刷电路板(81)布置，并且完全嵌入在所述包封体(5)中。
3.根据权利要求1所述的功率半导体模块布置装置，其中，所述热保护层(52)
以第一侧直接邻接所述印刷电路板(81)，并且
以与所述第一侧相对的第二侧直接邻接所述包封体(5)，其中，所述第二侧面向所述基板(10)。
4.根据权利要求1至3中的任何一项所述的功率半导体模块布置装置，其中，所述热保护层(52)由填充有空气的腔体形成。
5.根据权利要求4所述的功率半导体模块布置装置，其中，所述腔体被壳体(520)包围，所述壳体(520)包括与所述包封体(5)的材料不同的材料。
6.根据权利要求5所述的功率半导体模块布置装置，其中，所述腔体通过多个分隔壁(524)的方式被划分成多个单独的腔室(54)。
7.根据权利要求6所述的功率半导体模块布置装置，还包括多个端子元件(4)，其中，所述多个端子元件(4)中的每个端子元件从所述基板(10)延伸到所述印刷电路板(81)，并且穿过所述热保护层(52)的所述多个腔室(54)中的不同腔室。
8.根据权利要求1至4中的任何一项所述的功率半导体模块布置装置，还包括多个端子元件(4)，其中，
所述多个端子元件(4)中的每个端子元件从所述基板(10)延伸到所述印刷电路板(81)；并且
所述多个端子元件(4)中的每个端子元件远离所述热保护层(52)布置。
9.根据前述权利要求中的任何一项所述的功率半导体模块布置装置，还包括以下项中的至少一项：
至少一个导热元件(90)，所述至少一个导热元件(90)以第一端耦合到所述印刷电路板(81)，并且以第二端耦合到第一散热器(14)，其中，所述基板(10)布置在所述第一散热器(14)上，并且所述至少一个导热元件(90)被配置为将热量从所述印刷电路板(81)传导到所述第一散热器(14)；以及
至少一个第二散热器(92)，所述至少一个第二散热器(92)热耦合到所述印刷电路板(81)并且被配置为将热量从所述印刷电路板(81)传导走，其中，所述印刷电路板(81)布置在所述至少一个第二散热器(92)与所述基板(10)之间。
10.根据权利要求1至3中的任何一项所述的功率半导体模块布置装置，其中，所述热保护层(52)包括玻璃或塑料材料。
11.根据权利要求1至3中的任何一项所述的功率半导体模块布置装置，其中，所述热保护层(52)包括材料以及分布在其中的多个颗粒或填料，并且具有比所述包封体(5)的材料更高的热阻率。
12.一种方法，包括：
将基板(10)布置在外壳(7)中；
将热保护层(52)布置在所述外壳(7)中；
将印刷电路板(81)布置在所述外壳(7)中，所述印刷电路板(81)远离并且平行于所述基板(10)；以及
形成包封体(5)，所述包封体(5)至少部分地填充所述外壳(7)的内部，从而覆盖所述基板(10)、所述印刷电路板(81)以及所述热保护层(52)，其中，
所述热保护层(52)布置在所述基板(10)与所述印刷电路板(81)之间，并且在平行于所述基板(10)和所述印刷电路板(81)的平面中延伸，并且
所述热保护层(52)的热阻大于所述包封体(5)的热阻。
13.根据权利要求12所述的方法，还包括：
在将所述热保护层(52)布置在所述外壳(7)中之前，形成所述热保护层(52)作为插入部件或垫。
14.一种方法，包括：
将基板(10)布置在外壳(7)中；
将印刷电路板(81)布置在所述外壳(7)中，所述印刷电路板(81)远离并且平行于所述基板(10)；
在所述外壳(7)中填充第一材料，从而采用所述第一材料覆盖所述基板(10)以及安装在其上的任何部件，其中，所述第一材料在垂直方向(y)上距所述基板(10)的高度(h5)小于所述基板(10)与所述印刷电路板(81)之间的距离(h81)；
将所述第一材料硬化，从而形成包封体(5)的第一分段；
将所述布置装置倒置；
在所述外壳(7)中填充所述第一材料，从而采用所述第一材料覆盖所述外壳(7)的顶部或盖子以及所述印刷电路板(81)，其中，所述外壳(7)没有完全填充有所述第一材料，使得空气层保留在所述包封体(5)的所述第一分段与所述第一材料之间；
将所述第一材料硬化，从而形成所述包封体(5)的第二分段，其中，
位于所述包封体(5)的两个分段之间的所述空气层形成热保护层(52)，所述热保护层(52)具有大于所述包封体(5)的热阻的热阻。
15.一种方法，包括：
将基板(10)布置在外壳(7)中；
在所述外壳(7)中填充第一材料，从而覆盖所述基板(10)和安装在其上的任何部件；
将印刷电路板(81)布置在所述外壳(7)中，所述印刷电路板(81)远离并且平行于所述基板(10)，其中，所述印刷电路板(81)包括沿所述印刷电路板(81)的边缘延伸的突起(812)，并且其中，将所述印刷电路板(81)布置在所述外壳(7)中包括：将所述印刷电路板(81)压入所述第一材料中，所述突起(812)面向所述基板(10)，使得空气层保留在所述印刷电路板(81)下方；以及
将所述第一材料硬化，从而形成包封体(5)，其中，
位于所述印刷电路板(81)下方的所述空气层形成热保护层(52)，所述热保护层(52)具有大于所述包封体(5)的热阻的热阻。
CN202310143249.7A 2022-02-10 2023-02-10 功率半导体模块布置装置和用于生产半导体布置装置的方法 Pending CN116583000A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22156054.3A EP4227986A1 (en) 2022-02-10 2022-02-10 Power semiconductor module arrangement and methods for producing a semiconductor arrangement
EP22156054.3 2022-02-10

Publications (1)

Publication Number Publication Date
CN116583000A true CN116583000A (zh) 2023-08-11

Family

ID=80683070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310143249.7A Pending CN116583000A (zh) 2022-02-10 2023-02-10 功率半导体模块布置装置和用于生产半导体布置装置的方法

Country Status (3)

Country Link
US (1) US20230253291A1 (zh)
EP (1) EP4227986A1 (zh)
CN (1) CN116583000A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4954356B1 (ja) * 2011-10-12 2012-06-13 日本碍子株式会社 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
JP6559093B2 (ja) * 2016-05-16 2019-08-14 三菱電機株式会社 半導体装置
EP3276660B1 (en) * 2016-07-27 2020-10-28 Infineon Technologies AG Double-encapsulated power semiconductor module and method for producing the same
EP3886155A1 (en) * 2020-03-24 2021-09-29 Infineon Technologies AG Module with gas flow-inhibiting sealing at module interface to mounting base
EP3929973B1 (en) * 2020-06-22 2022-10-26 Infineon Technologies AG A power semiconductor module and a method for producing a power semiconductor module

Also Published As

Publication number Publication date
US20230253291A1 (en) 2023-08-10
EP4227986A1 (en) 2023-08-16

Similar Documents

Publication Publication Date Title
EP3499560B1 (en) Semiconductor module and method for producing the same
EP3929973B1 (en) A power semiconductor module and a method for producing a power semiconductor module
US11581230B2 (en) Power semiconductor module and a method for producing a power semiconductor module
JP4722836B2 (ja) 回路装置およびその製造方法
US10959333B2 (en) Semiconductor device
CN109659284A (zh) 半导体装置
CN106298700B (zh) 半导体装置
US11699625B2 (en) Power semiconductor module arrangement
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
US11942449B2 (en) Semiconductor arrangement and method for producing the same
KR20050004007A (ko) 반도체 장치 및 혼성 집적 회로 장치
CN116583000A (zh) 功率半导体模块布置装置和用于生产半导体布置装置的方法
CN116190320A (zh) 功率半导体模块、用于组装功率半导体模块的方法以及用于功率半导体模块的壳体
CN112397472A (zh) 半导体装置
EP4270466A1 (en) Power semiconductor module arrangements and methods for producing power semiconductor module arrangements
CN113206048B (zh) 半导体装置及其制造方法
EP4084062A1 (en) Power semiconductor module arrangement
EP4270469A1 (en) Power semiconductor module
EP4345884A1 (en) Power semiconductor module arrangement and printed circuit board for a power semiconductor module arrangement
US20220285178A1 (en) Method and Device for Producing a Housing
JP4349728B2 (ja) 半導体装置
CN114975288A (zh) 功率半导体模块装置
JPH10107086A (ja) 半導体素子を含む電子回路装置
CN113345872A (zh) 一种电力转换装置
CN116507018A (zh) 印刷电路板、包括印刷电路板的功率半导体模块布置结构及其组装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication