JP5748336B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5748336B2
JP5748336B2 JP2011129751A JP2011129751A JP5748336B2 JP 5748336 B2 JP5748336 B2 JP 5748336B2 JP 2011129751 A JP2011129751 A JP 2011129751A JP 2011129751 A JP2011129751 A JP 2011129751A JP 5748336 B2 JP5748336 B2 JP 5748336B2
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode portion
wiring
mounting member
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011129751A
Other languages
English (en)
Other versions
JP2012256769A (ja
Inventor
雅登 鈴木
雅登 鈴木
政利 藤田
政利 藤田
謙磁 塚田
謙磁 塚田
明宏 川尻
明宏 川尻
和裕 杉山
和裕 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Corp
Original Assignee
Fuji Machine Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Machine Manufacturing Co Ltd filed Critical Fuji Machine Manufacturing Co Ltd
Priority to JP2011129751A priority Critical patent/JP5748336B2/ja
Publication of JP2012256769A publication Critical patent/JP2012256769A/ja
Application granted granted Critical
Publication of JP5748336B2 publication Critical patent/JP5748336B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Description

本発明は、搭載部材に形成した素子搭載凹部内に半導体素子を搭載し、該半導体素子上面の電極部と該搭載部材上面の電極部とを配線で接続した半導体装置の製造方法に関する発明である。
従来より、半導体素子の実装工程では、半導体素子を搭載部材（回路基板、リードフレーム等）にダイボンドした後に、該半導体素子の電極部と搭載部材の電極部との間をワイヤボンディングで配線するのが一般的である。
しかし、特許文献１（特許第３９９２０３８号公報）に記載されているように、ワイヤボンディングを行うときの機械的なストレスによって不良が発生する可能性があるため、ワイヤボンディングに代わる接続信頼性の高い実装構造を低コストで実現することを目的として、配線基板上に搭載した半導体素子の周囲に流動性の樹脂材料をディスペンサで吐出して、半導体素子の上面と配線基板の表面との間を傾斜面でつなぐ樹脂スロープを形成した後、半導体素子上面の電極部と配線基板の電極部との間を接続する配線パターンを、インクジェット等の液滴吐出法により樹脂スロープ上に形成する配線技術が提案されている。
上記特許文献１の実装構造では、半導体素子上面の電極部と配線基板の電極部との間の配線経路に半導体素子の高さ相当分の段差ができるため、配線パターンを液滴吐出法で形成するには、半導体素子の側面上端から配線基板上面に跨がる樹脂スロープを形成して、半導体素子上面の電極部と配線基板の電極部との間を、段差のない傾斜面で結ぶ必要がある。
そこで、搭載部材に形成した素子搭載凹部内に半導体素子を搭載することで、半導体素子上面の電極部と該搭載部材の素子搭載凹部の外側に設けた電極部とを同一高さとしたものがある。このような構造に対しては、特許文献２（特開２００５−５０９１１号公報）に記載されているように、搭載部材の素子搭載凹部の内周側面と半導体素子の外周側面との間の隙間（溝）に絶縁体を埋め込むことで、半導体素子上面の電極部と搭載部材の電極部との間の配線経路を平坦化して、該配線経路にインクジェット等の液滴吐出法で導電性のインクを吐出して配線を形成することが提案されている。
特許第３９９２０３８号公報 特開２００５−５０９１１号公報
搭載部材の素子搭載凹部内に搭載する半導体素子は、少し寸法が異なっても、機能的に同等の半導体素子であれば、同じ仕様の搭載部材の素子搭載凹部内に搭載可能であり、搭載部材を共通化してコストダウンが可能である。
しかし、上記特許文献２の配線技術では、半導体素子上面の電極部と搭載部材の電極部の高さ位置が同一である必要があるため、高さ寸法が異なる半導体素子に対しては、その高さ寸法に応じて素子搭載凹部の高さ寸法（搭載部材の電極部の高さ位置）が異なる搭載部材を使用する必要があり、搭載部材を共通化できない。
そこで、本発明が解決しようとする課題は、搭載部材の素子搭載凹部内に半導体素子を搭載した半導体装置において、高さ寸法の異なる半導体素子を搭載する搭載部材を共通化することが可能となり、搭載部材の共通化によるコストダウンを実現できる半導体装置の製造方法を提供することである。
本発明の製造方法で製造する半導体装置は、搭載部材に形成した素子搭載凹部内に半導体素子を搭載し、該半導体素子上面の電極部と該搭載部材上面の電極部とを配線で接続した半導体装置において、前記素子搭載凹部内に搭載する前記半導体素子の高さ位置を該半導体素子上面の電極部の高さ位置が該搭載部材上面の電極部の高さ位置と一致するように調整する素子高さ位置調整手段を備え、前記素子搭載凹部内の前記半導体素子の周囲の隙間に絶縁性樹脂を充填して該半導体素子上面の電極部と前記搭載部材上面の電極部との間の配線経路を該絶縁性樹脂で平坦化して、該配線経路に前記配線を形成したものである。
この構成では、素子搭載凹部内に搭載する半導体素子の高さ位置を該半導体素子上面の電極部の高さ位置が該搭載部材上面の電極部の高さ位置と一致するように調整する素子高さ位置調整手段を備えているため、半導体素子の高さ寸法が異なっていても、素子高さ位置調整手段によって半導体素子上面の電極部の高さ位置を搭載部材上面の電極部の高さ位置と一致させて、該半導体素子上面の電極部と該搭載部材上面の電極部との間の配線経路を該絶縁性樹脂で平坦化して配線することができる。これにより、高さ寸法の異なる半導体素子を搭載する搭載部材を共通化することが可能となり、搭載部材の共通化によるコストダウンを実現できる。
この場合、素子高さ位置調整手段として、別体のスペーサを用いると、厚みの異なる複数のスペーサを用意しなければならない。
そこで、素子高さ位置調整手段は、配線経路を平坦化する絶縁性樹脂を素子搭載凹部の底面と半導体素子の下面との間にも充填して形成するようにすれば良い。この構成は、後述する請求項１，２の製造方法により能率良く製造することができる。
前述した半導体装置を製造する場合は、請求項１のように、素子搭載凹部の容積より半導体素子の体積分だけ少ない量の液状の絶縁性樹脂を該素子搭載凹部内に注入する工程と、吸着ノズルに半導体素子を吸着して該半導体素子を前記素子搭載凹部内の絶縁性樹脂の液中に浸すように下降させて該半導体素子上面の電極部の高さ位置が前記搭載部材上面の電極部の高さ位置と一致したときに該半導体素子の下降をストップさせる素子セット工程と、前記素子搭載凹部内の絶縁性樹脂を硬化させて前記半導体素子を該絶縁性樹脂で固定すると共に、該半導体素子上面の電極部と前記搭載部材上面の電極部との間の配線経路を該絶縁性樹脂で平坦化し、前記吸着ノズルによる該半導体素子の吸着を解除して該吸着ノズルを元の位置へ戻す工程と、前記配線経路に配線を形成する配線形成工程とを行うようにすれば良い。
或は、請求項２のように、吸着ノズルに半導体素子を吸着して該半導体素子を前記素子搭載凹部内に下降させて該半導体素子上面の電極部の高さ位置が搭載部材上面の電極部の高さ位置と一致したときに該半導体素子の下降をストップさせる素子セット工程と、前記素子搭載凹部内の半導体素子の周囲の隙間に液状の絶縁性樹脂を注入して該絶縁性樹脂の液面が該半導体素子上面の電極部と同一高さになったときに該絶縁性樹脂の注入を停止する工程と、前記素子搭載凹部内の絶縁性樹脂を硬化させて前記半導体素子を該絶縁性樹脂で固定すると共に、該半導体素子上面の電極部と前記搭載部材上面の電極部との間の配線経路を該絶縁性樹脂で平坦化して、前記吸着ノズルによる該半導体素子の吸着を解除して該吸着ノズルを元の位置へ戻す工程と、前記配線経路に配線を形成する配線形成工程とを行うようにしても良い。
上記請求項１の製造方法と請求項２の製造方法との相違は、請求項１では、素子搭載凹部内に絶縁性樹脂を注入した後に、半導体素子を素子搭載凹部内にセットするのに対して、請求項２では、半導体素子を素子搭載凹部内にセットした後に、素子搭載凹部内の半導体素子の周囲の隙間に絶縁性樹脂を注入するようにしている。請求項１，２のいずれの製造方法でも、前述した半導体装置を能率良く製造することができる。
上記請求項１，２の製造方法において、素子搭載凹部内にセットする半導体素子の高さ位置の管理は、吸着ノズルの高さ位置（Ｚ方向位置）を制御する機能を用いれば良いが、吸着ノズルの高さ位置の制御誤差や各部の寸法ばらつきによって半導体素子の高さ位置のずれが生じてしまう可能性がある。
この対策として、請求項３のように、吸着ノズルには、素子セット工程で該吸着ノズルに吸着した半導体素子上面の電極部の高さ位置が搭載部材上面の電極部の高さ位置と一致したときに該搭載部材上面に当接して該吸着ノズルの下降をストップさせるストッパーを設けるようにすると良い。このようにすれば、吸着ノズルに吸着した半導体素子を素子搭載凹部内に下降させる際に、吸着ノズルに設けたストッパーが搭載部材上面に当接したときに、半導体素子上面の電極部の高さ位置が搭載部材上面の電極部の高さ位置と一致して、それ以上の吸着ノズルの下降（半導体素子の下降）がストップされた状態となるため、吸着ノズルの高さ位置の制御誤差や各部の寸法ばらつきがあったとしても、確実に半導体素子上面の電極部の高さ位置を搭載部材上面の電極部の高さ位置と一致させることができる。
また、半導体素子上面の電極部と該搭載部材上面の電極部との間の配線経路が絶縁性樹脂で平坦化されているため、請求項４のように、配線形成工程で、液滴吐出法又は印刷法により前記配線経路に配線を形成するようにすると良い。これにより、平坦な配線経路に配線を能率良く形成することができる。
図１（ａ）〜（ｄ）は本発明の実施例１のＬＥＤパッケージの製造工程を説明する工程図である。 図２は素子セット工程を説明する主要部の斜視図である。 図３（ａ）〜（ｄ）は本発明の実施例２のＬＥＤパッケージの製造工程を説明する工程図である。 図４（ａ）〜（ｄ）は本発明に関連する参考例としての実施例３のＬＥＤパッケージの製造工程を説明する工程図である。
以下、本発明を実施するための形態をＬＥＤパッケージに適用して具体化した３つの実施例１〜３を説明する。
本発明の実施例１を図１及び図２に基づいて説明する。
まず、図１（ｄ）に基づいてＬＥＤパッケージの構成を説明する。
搭載部材１１は、リードフレーム、回路基板等で形成され、その中央部分に素子搭載凹部１２が形成され、この素子搭載凹部１２内に、半導体素子であるＬＥＤ素子１３（発光素子）が搭載されている。ＬＥＤ素子１３の上面には、プラスとマイナスの２つの電極部１４が形成され、搭載部材１１の上面には、ＬＥＤ素子１３上面の２つの電極部１４と接続する２つの電極部１５が形成されている。
この場合、素子搭載凹部１２の深さ寸法（高さ寸法）は、搭載するＬＥＤ素子１３の高さ寸法よりも大きくなっており、ＬＥＤ素子１３の高さ寸法が素子搭載凹部１２の深さ寸法（高さ寸法）以下であれば、高さ寸法が異なるＬＥＤ素子１３であっても、共通の搭載部材１１の素子搭載凹部１２内に搭載可能となっている。
後述する製造方法により、素子搭載凹部１２内に搭載するＬＥＤ素子１３の高さ位置を調整して、該ＬＥＤ素子１３上面の電極部１４の高さ位置を搭載部材１１上面の電極部１５の高さ位置と一致させる。この状態で、素子搭載凹部１２内のＬＥＤ素子１３の周囲の隙間に絶縁性樹脂１６を注入して硬化させて、該ＬＥＤ素子１３を該絶縁性樹脂１６で固定すると共に、該絶縁性樹脂１６の上面の高さ位置を該ＬＥＤ素子１３上面の電極部１４や搭載部材１１上面の電極部１５の高さ位置と一致させることで、該ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間の配線経路を該絶縁性樹脂１６で平坦化している。
この平坦な配線経路に配線１７を形成して、ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間を配線１７で接続している。この配線１７は、液滴吐出法又は印刷法等で形成している。ここで、液滴吐出法では、例えばインクジェット、ディスペンサ等で導電材料を配線経路上に吐出して配線パターンを形成する。印刷法では、スクリーン印刷等により配線パターンを形成する。その他、めっき法や導電板の貼付により配線１７を形成しても良い。
次に、上記構成のＬＥＤパッケージの製造工程を説明する。
まず、絶縁性樹脂注入工程で、図１（ａ）に示すように、ディスペンサ２０（又はインクジェット装置）によって紫外線硬化型又は熱硬化型の液状の絶縁性樹脂１６を素子搭載凹部１２内に注入する。この際、絶縁性樹脂１６の注入量は、素子搭載凹部１２の容積よりＬＥＤ素子１３の体積分だけ少ない量に設定する。
この後、素子搭載凹部１２内の液状の絶縁性樹脂１６を硬化させる前に、素子セット工程に進み、図１（ｂ）に示すように、ダイボンダ（又は部品実装機）の吸着ノズル２１にＬＥＤ素子１３を吸着して該ＬＥＤ素子１３を素子搭載凹部１２内の絶縁性樹脂１６の液中に浸すように下降させて、図１（ｃ）に示すように、ＬＥＤ素子１３上面の電極部１４の高さ位置が搭載部材１１上面の電極部１５の高さ位置と一致したときに吸着ノズル２１の下降（ＬＥＤ素子１３の下降）をストップさせる。この時点で、素子搭載凹部１２内の絶縁性樹脂１６の液面がＬＥＤ素子１３上面の電極部１４や搭載部材１１上面の電極部１５と同一高さまで上昇した状態となる。
この際、素子搭載凹部１２内にセットするＬＥＤ素子１３の高さ位置の管理は、吸着ノズル２１の高さ位置（Ｚ方向位置）を制御する機能を用いれば良いが、吸着ノズル２１の高さ位置の制御誤差や各部の寸法ばらつきによってＬＥＤ素子１３の高さ位置のずれが生じてしまう可能性がある。
この対策として、本実施例１では、図１（ｃ）及び図２に示すように、吸着ノズル２１に、該吸着ノズル２１の下降停止位置を決めるストッパー２２を設け、素子セット工程で、吸着ノズル２１に吸着したＬＥＤ素子１３上面の電極部１４の高さ位置が搭載部材１１上面の電極部１５の高さ位置と一致したときに、該吸着ノズル２１のストッパー２２が該搭載部材１１上面に当接して該吸着ノズル２１の下降（ＬＥＤ素子１３の下降）をストップさせる。
更に、本実施例１では、吸着ノズル２１の高さ位置の制御誤差や各部の寸法ばらつきを機械的に吸収するために、図２に示すように、ノズルホルダ２３に吸着ノズル２１を上下動可能に支持させ、ノズルホルダ２３内に設けたスプリング等の付勢手段により吸着ノズル２１を下方に付勢している。素子セット工程では、吸着ノズル２１の高さ位置の制御誤差や各部の寸法ばらつきを見込んで、ノズルホルダ２３を余分に下降させて、吸着ノズル２１のストッパー２２が搭載部材１１上面に当接した後は、ノズルホルダ２３の下降に応じて吸着ノズル２１がノズルホルダ２３内の付勢手段を押し上げる。これにより、吸着ノズル２１のストッパー２２を搭載部材１１上面に確実に当接させて、吸着ノズル２１に吸着したＬＥＤ素子１３上面の電極部１４の高さ位置を搭載部材１１上面の電極部１５の高さ位置に確実に一致させる。
この後、樹脂硬化工程に進み、樹脂硬化装置（図示せず）により素子搭載凹部１２内の絶縁性樹脂１６を紫外線照射又は加熱して硬化させて、ＬＥＤ素子１３を該絶縁性樹脂１６で固定すると共に、該ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間の配線経路を該絶縁性樹脂１６で平坦化する。この後、吸着ノズル２１によるＬＥＤ素子１３の吸着を解除して該吸着ノズル２１を元の位置へ戻す。本実施例１では、素子搭載凹部１２の底面とＬＥＤ素子１３の下面との間に充填した絶縁性樹脂１６の硬化層が特許請求の範囲でいう素子高さ位置調整手段として機能する。
この後、配線形成工程に進み、図１（ｄ）に示すように、液滴吐出法又は印刷法等で配線経路に配線１７を形成して、ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間を配線１７で接続する。
以上説明した本実施例１では、素子搭載凹部１２の容積よりＬＥＤ素子１３の体積分だけ少ない量の液状の絶縁性樹脂１６を素子搭載凹部１２内に注入し、ＬＥＤ素子１３を素子搭載凹部１２内の絶縁性樹脂１６の液中に浸すように下降させて該ＬＥＤ素子１３上面の電極部１４の高さ位置を搭載部材１１上面の電極部１５の高さ位置と一致させた状態で、素子搭載凹部１２内の絶縁性樹脂１６を硬化させてＬＥＤ素子１３を該絶縁性樹脂１６で固定すると共に、該ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間の配線経路を該絶縁性樹脂１６で平坦化して、この配線経路に配線１７を液滴吐出法又は印刷法等で形成するようにしたので、ＬＥＤ素子１３の高さ寸法が異なっていても、ＬＥＤ素子１３上面の電極部１４の高さ位置を搭載部材１１上面の電極部１５の高さ位置と一致させて、該ＬＥＤ素子１３上面の電極部１４と該搭載部材１１上面の電極部１５との間の配線経路を該絶縁性樹脂１６で平坦化して配線１７を形成することができる。これにより、高さ寸法の異なるＬＥＤ素子１３を搭載する搭載部材１１を共通化することが可能となり、搭載部材１１の共通化によるコストダウンを実現できる。
しかも、素子搭載凹部１２内にセットするＬＥＤ素子１３の高さ位置を調整する手段として、別体のスペーサを用意する必要がなく、部品点数削減の要求も満たすことができる。
更に、本実施例１では、吸着ノズル２１に、該吸着ノズル２１の下降停止位置を決めるストッパー２２を設け、素子セット工程で、吸着ノズル２１に吸着したＬＥＤ素子１３上面の電極部１４の高さ位置が搭載部材１１上面の電極部１５の高さ位置と一致したときに、該吸着ノズル２１のストッパー２２が該搭載部材１１上面に当接して該吸着ノズル２１の下降（ＬＥＤ素子１３の下降）をストップさせるようにしたので、吸着ノズル２１の高さ位置の制御誤差や各部の寸法ばらつきがあったとしても、確実にＬＥＤ素子１３上面の電極部１４の高さ位置を搭載部材１１上面の電極部１５の高さ位置と一致させることができ、安定した高品質のＬＥＤパッケージを製造できる。
次に、図３を用いて本発明の実施例２を説明する。但し、前記実施例１と実質的に同一部分については同一符号を付して説明を省略又は簡略化する。
前記実施例１では、素子搭載凹部１２内に絶縁性樹脂１６を注入した後に、ＬＥＤ素子１３を素子搭載凹部１２内にセットするようにしたが、本実施例２では、ＬＥＤ素子１３を素子搭載凹部１２内にセットした後に、素子搭載凹部１２内のＬＥＤ素子１３の周囲の隙間に絶縁性樹脂１６を注入するようにしている。
本実施例２では、まず、図３（ａ）に示すように、ダイボンダ（又は部品実装機）の吸着ノズル２１にＬＥＤ素子１３を吸着して該ＬＥＤ素子１３を素子搭載凹部１２内に下降させて、図３（ｂ）に示すように、ＬＥＤ素子１３上面の電極部１４の高さ位置が搭載部材１１上面の電極部１５の高さ位置と一致したときに、該吸着ノズル２１のストッパー２２が該搭載部材１１上面に当接して該吸着ノズル２１の下降（ＬＥＤ素子１３の下降）をストップさせる。
この後、絶縁性樹脂注入工程に進み、図３（ｃ）に示すように、ディスペンサ２０（又はインクジェット装置）によって紫外線硬化型又は熱硬化型の液状の絶縁性樹脂１６を素子搭載凹部１２内のＬＥＤ素子１３の周囲の隙間に注入し、該絶縁性樹脂１６の液面がＬＥＤ素子１３上面の電極部１４や搭載部材１１上面の電極部１５と同一高さになったときに、該絶縁性樹脂１６の注入を停止する。
この後、樹脂硬化工程に進み、樹脂硬化装置（図示せず）により素子搭載凹部１２内の絶縁性樹脂１６を紫外線照射又は加熱して硬化させて、ＬＥＤ素子１３を該絶縁性樹脂１６で固定すると共に、該ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間の配線経路を該絶縁性樹脂１６で平坦化する。この後、吸着ノズル２１によるＬＥＤ素子１３の吸着を解除して該吸着ノズル２１を元の位置へ戻す。本実施例２では、素子搭載凹部１２の底面とＬＥＤ素子１３の下面との間に充填した絶縁性樹脂１６の硬化層が特許請求の範囲でいう素子高さ位置調整手段として機能する。
この後、配線形成工程に進み、図３（ｄ）に示すように、液滴吐出法又は印刷法等で配線経路に配線１７を形成して、ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間を配線１７で接続する。
以上説明した本実施例２でも、前記実施例１と同様の効果を得ることができる。
次に、図４を用いて本発明に関連する参考例としての実施例３を説明する。但し、前記実施例１と実質的に同一部分については同一符号を付して説明を省略又は簡略化する。
本実施例３では、素子搭載凹部１２内への絶縁性樹脂の注入を２工程に分け、１回目の絶縁性樹脂注入工程で、図４（ａ）に示すように、ディスペンサ２０（又はインクジェット装置）によって素子搭載凹部１２内にＬＥＤ素子１３の高さ位置の調整に必要な量の液状の絶縁性樹脂１６ａを注入する。具体的には、素子搭載凹部１２内の絶縁性樹脂１６ａの液面と搭載部材１１上面の電極部１５との高低差がＬＥＤ素子１３の高さ相当になったときに、該絶縁性樹脂１６ａの注入を停止する。尚、１回目の絶縁性樹脂注入工程で注入する絶縁性樹脂１６ａは、電気伝導性のある材料、例えば金属ペーストとしても良く、特に熱伝導性の高い材料が望ましい。
この後、素子搭載凹部１２内の絶縁性樹脂１６ａを硬化させて、素子高さ位置調整樹脂層１６ａ（素子高さ位置調整手段）を形成する。
この後、素子搭載工程に進み、図４（ｂ）に示すように、ダイボンダ（又は部品実装機）の吸着ノズル２５にＬＥＤ素子１３を吸着して該ＬＥＤ素子１３を素子搭載凹部１２内の素子高さ位置調整樹脂層１６ａ上に搭載する。これにより、ＬＥＤ素子１３上面の電極部１４の高さ位置が搭載部材１１上面の電極部１５の高さ位置と一致した状態となる。
この後、２回目の絶縁性樹脂注入工程に進み、図４（ｃ）に示すように、ディスペンサ２０（又はインクジェット装置）によって素子搭載凹部１２内のＬＥＤ素子１３の周囲の隙間に液状の絶縁性樹脂１６ｂを注入して該絶縁性樹脂１６ｂの液面がＬＥＤ素子１３上面の電極部１４の高さ位置まで上昇したときに該絶縁性樹脂１６ｂの注入を停止する。
この後、樹脂硬化工程に進み、素子搭載凹部１２内の絶縁性樹脂１６ｂを硬化させて、ＬＥＤ素子１３を該絶縁性樹脂１６ｂで固定すると共に、該ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間の配線経路を該絶縁性樹脂１６ｂで平坦化する。
この後、配線形成工程に進み、図４（ｄ）に示すように、液滴吐出法又は印刷法等で配線経路に配線１７を形成して、ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間を配線１７で接続する。
以上説明した本実施例３でも、前記実施例１と同様の効果を得ることができる。
尚、本発明は、上記各実施例１〜３のようなＬＥＤ素子等の発光素子の搭載構造に限定されず、上面に電極部が設けられた様々な半導体素子の搭載構造に適用可能である等、要旨を逸脱しない範囲内で種々変更して実施できる。
１１…搭載部材、１２…素子搭載凹部、１３…ＬＥＤ素子（半導体素子）、１４，１５…電極部、１６…絶縁性樹脂（素子高さ位置調整手段），１６ａ…素子高さ位置調整樹脂層（素子高さ位置調整手段）、１６ｂ…絶縁性樹脂、１７…配線、２０…ディスペンサ、２１…吸着ノズル、２２…ストッパー、２３…ノズルホルダ、２５…吸着ノズル

Claims (4)

  1. 搭載部材に形成した素子搭載凹部内に半導体素子を搭載し、該半導体素子上面の電極部と該搭載部材上面の電極部とを配線で接続した半導体装置の製造方法において、
    前記素子搭載凹部の容積より前記半導体素子の体積分だけ少ない量の液状の絶縁性樹脂を該素子搭載凹部内に注入する工程と、
    吸着ノズルに前記半導体素子を吸着して該半導体素子を前記素子搭載凹部内の絶縁性樹脂の液中に浸すように下降させて該半導体素子上面の電極部の高さ位置が前記搭載部材上面の電極部の高さ位置と一致したときに該半導体素子の下降をストップさせる素子セット工程と、
    前記素子搭載凹部内の絶縁性樹脂を硬化させて前記半導体素子を該絶縁性樹脂で固定すると共に、該半導体素子上面の電極部と前記搭載部材上面の電極部との間の配線経路を該絶縁性樹脂で平坦化し、前記吸着ノズルによる該半導体素子の吸着を解除して該吸着ノズルを元の位置へ戻す工程と、
    前記配線経路に前記配線を形成する配線形成工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 搭載部材に形成した素子搭載凹部内に半導体素子を搭載し、該半導体素子上面の電極部と該搭載部材上面の電極部とを配線で接続した半導体装置の製造方法において、
    吸着ノズルに前記半導体素子を吸着して該半導体素子を前記素子搭載凹部内に下降させて該半導体素子上面の電極部の高さ位置が前記搭載部材上面の電極部の高さ位置と一致したときに該半導体素子の下降をストップさせる素子セット工程と、
    前記素子搭載凹部内の前記半導体素子の周囲の隙間に液状の絶縁性樹脂を注入して該絶縁性樹脂の液面が該半導体素子上面の電極部と同一高さになったときに該絶縁性樹脂の注入を停止する工程と、
    前記素子搭載凹部内の絶縁性樹脂を硬化させて前記半導体素子を該絶縁性樹脂で固定すると共に、該半導体素子上面の電極部と前記搭載部材上面の電極部との間の配線経路を該絶縁性樹脂で平坦化して、前記吸着ノズルによる該半導体素子の吸着を解除して該吸着ノズルを元の位置へ戻す工程と、
    前記配線経路に前記配線を形成する配線形成工程と
    を含むことを特徴とする半導体装置の製造方法。
  3. 前記吸着ノズルには、前記素子セット工程で該吸着ノズルに吸着した半導体素子上面の電極部の高さ位置が前記搭載部材上面の電極部の高さ位置と一致したときに該搭載部材上面に当接して該吸着ノズルの下降をストップさせるストッパーが設けられていることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記配線形成工程で、液滴吐出法又は印刷法により前記配線経路に前記配線を形成することを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
JP2011129751A 2011-06-10 2011-06-10 半導体装置の製造方法 Active JP5748336B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011129751A JP5748336B2 (ja) 2011-06-10 2011-06-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011129751A JP5748336B2 (ja) 2011-06-10 2011-06-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012256769A JP2012256769A (ja) 2012-12-27
JP5748336B2 true JP5748336B2 (ja) 2015-07-15

Family

ID=47528072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011129751A Active JP5748336B2 (ja) 2011-06-10 2011-06-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5748336B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6037544B2 (ja) * 2012-06-19 2016-12-07 富士機械製造株式会社 Ｌｅｄパッケージ及びその製造方法
JP6037545B2 (ja) * 2012-06-19 2016-12-07 富士機械製造株式会社 Ｌｅｄパッケージ及びその製造方法
JP6149932B2 (ja) * 2013-07-31 2017-06-21 富士電機株式会社 半導体装置
WO2016039593A1 (ko) 2014-09-12 2016-03-17 주식회사 세미콘라이트 반도체 발광소자의 제조 방법
KR101638124B1 (ko) * 2014-10-23 2016-07-11 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조 방법
KR101638125B1 (ko) * 2014-10-23 2016-07-11 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조 방법
CN105161436B (zh) * 2015-09-11 2018-05-22 柯全 倒装芯片的封装方法
EP3471135A4 (en) * 2016-06-08 2019-05-01 Fuji Corporation CIRCUIT FORMING METHOD
WO2018056788A1 (ko) * 2016-09-26 2018-03-29 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63147339A (ja) * 1986-12-11 1988-06-20 Nec Ic Microcomput Syst Ltd 半導体装置
JP2005050911A (ja) * 2003-07-30 2005-02-24 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
JP2012256769A (ja) 2012-12-27

Similar Documents

Publication Publication Date Title
JP5748336B2 (ja) 半導体装置の製造方法
CN101499445B (zh) 半导体器件及其制造方法
CN105493269A (zh) 超微间距PoP无芯封装
JP2010165940A5 (ja)
US8274153B2 (en) Electronic component built-in wiring substrate
JP2010118554A (ja) 半導体装置およびその製造方法
WO2015029219A1 (ja) 電気機器およびその製造方法、並びに電気機器の設計方法
JP6122423B2 (ja) Ｌｅｄパッケージ及びその製造方法
JP2016206377A5 (ja)
TWI566355B (zh) 電子元件封裝結構及製作方法
WO2013077144A1 (ja) 半導体パッケージ及びその製造方法
TW200903572A (en) Inkjet printed wirebonds, encapsulant and shielding
JP6037544B2 (ja) Ｌｅｄパッケージ及びその製造方法
JP6029821B2 (ja) 発光素子パッケージ及びその製造方法
JP5457762B2 (ja) 回路装置及びその製造方法
WO2017171772A1 (en) Semiconductor package with programmable signal routing
JP2013145852A (ja) 半導体パッケージ及びその製造方法
US9899339B2 (en) Discrete device mounted on substrate
US9064882B2 (en) Package substrate, manufacturing method thereof, and mold therefor
JP5871254B2 (ja) 半導体装置及びその製造方法
JP2008028075A (ja) モジュールの製造方法と、それにより製造したモジュール
JP6324123B2 (ja) 液体吐出ヘッドおよびその製造方法
JP5484532B2 (ja) 微細配線パッケージ
JP6037545B2 (ja) Ｌｅｄパッケージ及びその製造方法
JP2012248694A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150511

R150 Certificate of patent or registration of utility model

Ref document number: 5748336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250