JP2012248694A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012248694A
JP2012248694A JP2011119526A JP2011119526A JP2012248694A JP 2012248694 A JP2012248694 A JP 2012248694A JP 2011119526 A JP2011119526 A JP 2011119526A JP 2011119526 A JP2011119526 A JP 2011119526A JP 2012248694 A JP2012248694 A JP 2012248694A
Authority
JP
Japan
Prior art keywords
resin
recess
semiconductor element
mounting member
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011119526A
Other languages
English (en)
Inventor
Kenji Tsukada
謙磁 塚田
Akihiro Kawajiri
明宏 川尻
Masato Suzuki
雅登 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Corp
Original Assignee
Fuji Machine Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Machine Manufacturing Co Ltd filed Critical Fuji Machine Manufacturing Co Ltd
Priority to JP2011119526A priority Critical patent/JP2012248694A/ja
Publication of JP2012248694A publication Critical patent/JP2012248694A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76Apparatus for connecting with build-up interconnects
    • H01L2224/7615Means for depositing
    • H01L2224/76151Means for direct writing
    • H01L2224/76155Jetting means, e.g. ink jet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821Forming a build-up interconnect
    • H01L2224/82101Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】搭載部材の素子搭載凹部内に半導体素子を搭載した半導体装置において、液滴吐出法で形成する配線と電極部との間の接続信頼性と生産性を向上させる。
【解決手段】搭載部材の素子搭載凹部12の内周側面と半導体素子11の外周側面との間の隙間を樹脂充填スペース14とする。搭載部材の素子搭載凹部12の外側に、樹脂充填スペース14に連通する樹脂注入凹部16を形成し、該樹脂注入凹部16に液状の絶縁性樹脂を注入して該樹脂注入凹部16から樹脂充填スペース14に流入させて硬化させることで、半導体素子11上面の電極部13と搭載部材の電極部17との間の配線経路を絶縁性樹脂で平坦化する。その後、この配線経路に液滴吐出法で導電性のインクを吐出して配線18を形成して、半導体素子11上面の電極部13と搭載部材の電極部17との間を配線18で接続する。
【選択図】図1

Description

本発明は、搭載部材に搭載した半導体素子の上面の電極部(パッド)と該搭載部材の電極部とを接続する配線をインクジェット等の液滴吐出法で形成した半導体装置及びその製造方法に関する発明である。
従来より、半導体素子の実装工程では、半導体素子を搭載部材(回路基板、リードフレーム等)にダイボンドした後に、該半導体素子の電極部と搭載部材の電極部との間をワイヤボンディングで配線するのが一般的である。
しかし、特許文献1(特許第3992038号公報)に記載されているように、ワイヤボンディングを行うときの機械的なストレスによって不良が発生する可能性があるため、ワイヤボンディングに代わる接続信頼性の高い実装構造を低コストで実現することを目的として、配線基板上に搭載した半導体素子の周囲に流動性の樹脂材料をディスペンサで吐出して、半導体素子の上面と配線基板の表面との間を傾斜面でつなぐ樹脂スロープを形成した後、半導体素子上面の電極部と配線基板の電極部との間を接続する配線パターンを、インクジェット等の液滴吐出法により樹脂スロープ上に形成する配線技術が提案されている。
上記特許文献1の実装構造では、半導体素子上面の電極部と配線基板の電極部との間の配線経路に半導体素子の高さ相当分の段差ができるため、配線パターンを液滴吐出法で形成するには、半導体素子の側面上端から配線基板上面に跨がる樹脂スロープを形成して、半導体素子上面の電極部と配線基板の電極部との間を、段差のない傾斜面で結ぶ必要がある。
そこで、搭載部材に形成した素子搭載凹部内に半導体素子を搭載することで、半導体素子上面の電極部と該搭載部材の素子搭載凹部の外側に設けた電極部とをほぼ同一高さとしたものがある。このような構造に対しては、特許文献2(特開2005−50911号公報)に記載されているように、搭載部材の素子搭載凹部の内周側面と半導体素子の外周側面との間の隙間(溝)に絶縁体を埋め込むことで、半導体素子上面の電極部と搭載部材の電極部との間の配線経路を平坦化して、該配線経路にインクジェット等の液滴吐出法で導電性のインクを吐出して配線を形成することが提案されている。
特許第3992038号公報 特開2005−50911号公報
上記特許文献2では、搭載部材の素子搭載凹部の内周側面と半導体素子の外周側面との間の隙間に絶縁体を埋め込むようにしているが、一般に、素子搭載凹部の内周側面と半導体素子の外周側面との間の隙間は微小であるため、この微小な隙間に微小厚みの絶縁体を埋め込む作業は、容易ではない。
そこで、素子搭載凹部の内周側面と半導体素子の外周側面との間の隙間にディスペンサで液状の絶縁性樹脂を注入して硬化させることで、半導体素子上面の電極部と搭載部材の電極部との間の配線経路を絶縁性樹脂で平坦化することが考えられる。
しかし、半導体素子周辺の隙間全体に樹脂を注入するのに必要な樹脂量を1回で吐出すると、半導体素子周辺の隙間から液状の絶縁性樹脂が溢れ出て半導体素子上面の電極部や搭載部材の電極部に付着する可能性があり、インクジェット等の液滴吐出法で形成する配線と電極部との接続不良が生じる原因となる。
この問題を回避するために、上記特許文献2では、搭載部材の素子搭載凹部の内周側面と半導体素子の外周側面との間の隙間に絶縁体を埋め込む方法を採用したものと思われるが、前述したように、微小な隙間に微小厚みの絶縁体を埋め込む作業は、容易ではない。
そこで、本発明が解決しようとする課題は、搭載部材の素子搭載凹部内に半導体素子を搭載した半導体装置において、インクジェット等の液滴吐出法で形成する配線と電極部との間の接続信頼性を向上させながら、生産性も向上できる半導体装置及びその製造方法を提供することである。
上記課題を解決するために、請求項1に係る発明は、搭載部材に形成した素子搭載凹部内に半導体素子を搭載し、該半導体素子上面の電極部と該搭載部材の素子搭載凹部の外側に設けた電極部とを配線で接続した半導体装置において、前記搭載部材の素子搭載凹部の内周側面と前記半導体素子の外周側面との間の隙間を樹脂充填スペースとすると共に、前記搭載部材に前記樹脂充填スペースに連通する樹脂注入凹部を形成し、前記樹脂注入凹部に液状の絶縁性樹脂を注入して該樹脂注入凹部から前記樹脂充填スペースに流入させて硬化させることで、前記半導体素子上面の電極部と前記搭載部材の電極部との間の配線経路を前記絶縁性樹脂で平坦化し、前記配線経路に液滴吐出法で導電性のインクを吐出して前記配線を形成したものである。
この構成では、搭載部材の素子搭載凹部に搭載した半導体素子周囲の樹脂充填スペースに連通する樹脂注入凹部を形成し、この樹脂注入凹部にディスペンサ等で液状の絶縁性樹脂を注入して該樹脂注入凹部から該絶縁性樹脂を毛細管現象等で半導体素子周囲の樹脂充填スペースに流入させて硬化させるようにしたので、ディスペンサ等で注入した液状の絶縁性樹脂が樹脂充填スペースから溢れ出て半導体素子上面の電極部や搭載部材の電極部に付着することを防止でき、インクジェット等の液滴吐出法で形成する配線と電極部との接続不良を防止できる。しかも、半導体素子周囲の樹脂充填スペース全体に流し込むのに必要な樹脂量を、該樹脂充填スペースに連通する比較的大きな樹脂注入凹部内にまとめて注入することが可能となり、液状の絶縁性樹脂の注入作業も容易である。これにより、搭載部材の素子搭載凹部内に半導体素子を搭載した半導体装置において、インクジェット等の液滴吐出法で形成する配線と電極部との接続信頼性を向上しながら、生産性も向上させることができる。
この場合、半導体素子周囲の樹脂充填スペースに連通する樹脂注入凹部は、搭載部材の1箇所のみに形成しても良いし、請求項2のように、樹脂注入凹部を搭載部材の複数箇所に形成しても良い。複数箇所の樹脂注入凹部から液状の絶縁性樹脂を半導体素子周囲の樹脂充填スペースに流入させるようにすれば、液状の絶縁性樹脂が半導体素子周囲の樹脂充填スペースに行き渡りやすくなり、樹脂充填スペースへの絶縁性樹脂の充填状態が一層良好になる利点がある。
また、本発明は、搭載部材の素子搭載凹部に半導体素子を1個のみ搭載した構成としても良いし、搭載部材の素子搭載凹部に複数の半導体素子を搭載した構成としても良い。この場合、請求項3のように、搭載部材の素子搭載凹部に搭載した複数の半導体素子の間に樹脂注入凹部として用いる空間を確保するように素子搭載凹部を形成しても良い。このようにすれば、素子搭載凹部内に確保された1箇所の樹脂注入凹部に液状の絶縁性樹脂を注入すれば、1箇所の樹脂注入凹部から液状の絶縁性樹脂を複数の半導体素子の樹脂充填スペースに流入させることができる。
上述した請求項1に記載の半導体装置を製造する場合は、請求項4のように、前記搭載部材の素子搭載凹部の内周側面と前記半導体素子の外周側面との間の隙間を樹脂充填スペースとすると共に、前記搭載部材に前記樹脂充填スペースに連通する樹脂注入凹部を形成する工程と、前記樹脂注入凹部に液状の絶縁性樹脂を注入して該樹脂注入凹部から前記樹脂充填スペースに流入させて硬化させることで、前記半導体素子上面の電極部と前記搭載部材の電極部との間を前記絶縁性樹脂で平坦化する工程と、前記半導体素子上面の電極部と前記搭載部材の電極部との間を前記絶縁性樹脂を介して結ぶ配線経路に液滴吐出法で導電性のインクを吐出して前記配線を形成する工程とを実行するようにすると良い。
図1(a)は本発明の実施例1の半導体装置の主要部の構造を示す平面図、同図(b)は(a)のA−A断面図、同図(c)は(a)のB−B断面図である。 図2(a)は本発明の実施例2の半導体装置の主要部の構造を示す平面図、同図(b)は(a)のC−C断面図、同図(c)は(a)のD−D断面図である。 図3(a)は本発明の実施例3の半導体装置の主要部の構造を示す平面図、同図(b)は(a)のE−E断面図である。 図4(a)は本発明の実施例4の半導体装置の主要部の構造を示す平面図、同図(b)は(a)のF−F断面図である。 図5(a)は本発明の実施例5の半導体装置の主要部の構造を示す平面図、同図(b)は(a)のG−G断面図である。
以下、本発明を実施するための形態を具体化した5つの実施例1〜5を説明する。
本発明の実施例1を図1に基づいて説明する。
まず、半導体装置の構造を説明する。
LED素子等の半導体素子11を搭載する四角形状の素子搭載凹部12は、リードフレーム、回路基板等の搭載部材(図示せず)に形成されている。本発明を適用可能な半導体素子11は、LED素子に限定されず、上面に電極部13(パッド)が形成された半導体素子であれば本発明を適用可能である。素子搭載凹部12の高さ寸法は、半導体素子11の高さ寸法とほぼ同一に設定され、該素子搭載凹部12の底面中央部に半導体素子11が接着等により搭載(ダイボンド)されている。
素子搭載凹部12の内周側面と半導体素子11の外周側面との間の溝状の隙間は、樹脂充填スペース14となり、搭載部材のうちの素子搭載凹部12の外側に、樹脂充填スペース14に溝15を介して連通する樹脂注入凹部16が形成されている。この樹脂注入凹部16は、半導体素子11周囲の樹脂充填スペース14全体に流し込むのに必要な樹脂量を注入できる容積の円形穴状に形成され、且つ、樹脂注入凹部16内に注入した液状の絶縁性樹脂が半導体素子11周囲の樹脂充填スペース14側に流れやすいように該樹脂注入凹部16の内周面がテーパ状に形成されている。この場合、半導体素子11が微小であるため、樹脂充填スペース14の溝幅も微小であり、液状の絶縁性樹脂が毛細管現象で半導体素子11周囲の樹脂充填スペース14に流入するようになっている。尚、図1(a)〜(c)では、絶縁性樹脂の図示を省略している。
搭載部材のうちの素子搭載凹部12の両側には、それぞれ半導体素子11の各電極部13と接続するための電極部17が設けられ、各電極部17が素子搭載凹部12の対向する2辺に沿って延びるように形成されている。本実施例1では、半導体素子11上面の電極部13と搭載部材の電極部17とがほぼ同じ高さ位置となるように構成されている。半導体素子11周囲の樹脂充填スペース14に液状の絶縁性樹脂が流入して硬化することで、半導体素子11周囲の樹脂充填スペース14が絶縁性樹脂で平坦化されて、半導体素子11上面の電極部13と搭載部材の電極部17との間の配線経路が前記絶縁性樹脂で平坦化されている。この配線経路にインクジェット等の液滴吐出法で導電性のインクが吐出されて配線18が形成され、半導体素子11上面の電極部13と搭載部材の電極部17との間が配線18で接続されている。
次に、上記構成の半導体装置の製造方法を説明する。
まず、ディスペンサ等で液状の絶縁性樹脂(例えば紫外線硬化型樹脂)を素子搭載凹部12に注入する。これにより、樹脂注入凹部12内に注入した液状の絶縁性樹脂が毛細管現象で半導体素子11周囲の樹脂充填スペース14に流入する。そして、半導体素子11周囲の樹脂充填スペース14に液状の絶縁性樹脂を十分に行き渡らせたところで、該絶縁性樹脂を硬化させる。これにより、半導体素子11上面の電極部13と搭載部材の電極部17との間の配線経路が絶縁性樹脂で平坦化される。
この後、半導体素子11上面の電極部13と搭載部材の電極部17との間の配線経路に液滴吐出法で導電性のインクを吐出して配線18を形成して、半導体素子11上面の電極部13と搭載部材の電極部17との間を配線18で接続する。
以上説明した本実施例1では、搭載部材の素子搭載凹部12に搭載した半導体素子11周囲の樹脂充填スペース14に連通する樹脂注入凹部16を形成し、この樹脂注入凹部16にディスペンサ等で液状の絶縁性樹脂を注入して該樹脂注入凹部16から該絶縁性樹脂を毛細管現象で半導体素子11周囲の樹脂充填スペース14に流入させて硬化させるようにしたので、ディスペンサ等で注入した液状の絶縁性樹脂が樹脂充填スペース14から溢れ出て半導体素子11上面の電極部13や搭載部材の電極部17に付着することを防止でき、インクジェット等の液滴吐出法で形成する配線18と電極部13,17との接続不良を防止できる。
しかも、半導体素子11周囲の樹脂充填スペース14全体に流し込むのに必要な樹脂量を、該樹脂充填スペース14に連通する比較的大きな樹脂注入凹部16内にまとめて注入することが可能となり、液状の絶縁性樹脂の注入作業も容易である。これにより、搭載部材の素子搭載凹部16内に半導体素子11を搭載した半導体装置において、インクジェット等の液滴吐出法で形成する配線18と電極部13,17との接続信頼性を向上しながら、生産性も向上させることができる。
上記実施例1では、半導体素子11周囲の樹脂充填スペース14に、溝15を介して樹脂注入凹部16を連通させるようにしたが、図2に示す本発明の実施例2では、素子搭載凹部12の4辺のうちの電極部17が設けられていない一辺に連続して半円状の樹脂注入凹部21を形成することで、半導体素子11周囲の樹脂充填スペース14の一辺に半円状の樹脂注入凹部21を連通させるように形成している。この樹脂注入凹部21内に注入した液状の絶縁性樹脂が半導体素子11周囲の樹脂充填スペース14側に流れやすいように該樹脂注入凹部21の内周面がテーパ状に形成されている。その他の事項は、前記実施例1と実質的に同一であり、前記実施例1と同一の符号を図2に付して説明を省略する。
以上説明した本実施例2でも、前記実施例1と同様の効果を得ることができる。
上述した各実施例1,2では、半導体素子11周囲の樹脂充填スペース14に連通する樹脂注入凹部16,21を1箇所のみに形成したが、図3に示す本発明の実施例3では、素子搭載凹部12の対角方向両側の2箇所にそれぞれ樹脂注入凹部22を形成することで、半導体素子11周囲の樹脂充填スペース14の対角方向の2箇所にそれぞれ樹脂注入凹部22を連通させるように形成している。各樹脂注入凹部22内に注入した液状の絶縁性樹脂が半導体素子11周囲の樹脂充填スペース14側に流れやすいように各樹脂注入凹部22の内周面がテーパ状に形成されている。搭載部材の素子搭載凹部12の両側には、それぞれ樹脂注入凹部22を避けた位置に電極部23が形成されている。その他の事項は、前記実施例1と実質的に同一であり、前記実施例1と同一の符号を図3に付して説明を省略する。
本実施例3では、半導体素子11周囲の樹脂充填スペース14に液状の絶縁性樹脂を流入させる工程で、半導体素子11周囲の樹脂充填スペース14の対角方向の2箇所の樹脂注入凹部22内に液状の絶縁性樹脂を注入する。これにより、半導体素子11周囲の樹脂充填スペース14の対角方向の2箇所の樹脂注入凹部22から液状の絶縁性樹脂が半導体素子11周囲の樹脂充填スペース14に流入するようになるため、液状の絶縁性樹脂が半導体素子11周囲の樹脂充填スペース14に行き渡りやすくなり、樹脂充填スペース14への絶縁性樹脂の充填状態が一層良好になる利点がある。
尚、素子搭載凹部12の対向する2辺に、それぞれ前記実施例2(図2)と同様の樹脂注入凹部を形成しても良いし、或は、前記実施例1(図1)と同様の溝を介して樹脂注入凹部を形成しても良い。
図4に示す本発明の実施例4では、素子搭載凹部12の4つの角部にそれぞれ樹脂注入凹部24を形成することで、半導体素子11周囲の樹脂充填スペース14の4つの角部にそれぞれ樹脂注入凹部24を連通させるように形成している。各樹脂注入凹部24内に注入した液状の絶縁性樹脂が半導体素子11周囲の樹脂充填スペース14側に流れやすいように各樹脂注入凹部24の内周面がテーパ状に形成されている。搭載部材の素子搭載凹部12の両側には、それぞれ樹脂注入凹部24を避けた位置に電極部25が形成されている。その他の事項は、前記実施例1と実質的に同一であり、前記実施例1と同一の符号を図4に付して説明を省略する。
本実施例4では、半導体素子11周囲の樹脂充填スペース14に液状の絶縁性樹脂を流入させる工程で、半導体素子11周囲の樹脂充填スペース14の4つの角部に位置する4箇所の樹脂注入凹部24内に液状の絶縁性樹脂を注入する。これにより、前記実施例3と同様の効果を得ることができる。
尚、本発明は、半導体素子11周囲の樹脂充填スペース14に連通する樹脂注入凹部を搭載部材の3箇所に形成しても良い。
上述した各実施例1〜4では、搭載部材の素子搭載凹部12に半導体素子11を1個のみ搭載した構成としたが、図5に示す本発明の実施例5では、搭載部材の素子搭載凹部31に2つの半導体素子11を搭載している。更に、素子搭載凹部31に搭載した2つの半導体素子11の間に樹脂注入凹部32として用いる空間を確保するように素子搭載凹部31を長方形状に形成している。
本実施例5では、素子搭載凹部31の長手方向両側に、それぞれ半導体素子11の一方の電極部13と接続するための電極部13が形成され、両方の電極部13,33が配線34で接続されている。2つの半導体素子11(LED素子)の対向する2つの電極部13(プラス側とマイナス側の電極部13)が配線35で接続され、2つの半導体素子11(LED素子)が直列に接続されている。各配線34,35は、前記実施例1と同様に、インクジェット等の液滴吐出法で形成されている。その他の事項は、前記実施例1と実質的に同一であり、前記実施例1と同一の符号を図5に付して説明を省略する。
本実施例5では、2つの半導体素子11周囲の樹脂充填スペース14に液状の絶縁性樹脂を流入させる工程で、素子搭載凹部31内の2つの半導体素子11の間に確保された1箇所の樹脂注入凹部32に液状の絶縁性樹脂を注入する。これにより、1箇所の樹脂注入凹部32から液状の絶縁性樹脂を2つの半導体素子11の樹脂充填スペース14に流入させることができる。
尚、本実施例5では、素子搭載凹部31内に搭載した2つの半導体素子11(LED素子)の対向する2つの電極部13(プラス側とマイナス側の電極部13)を配線35で接続するようにしたが、搭載部材の素子搭載凹部31の外側の4箇所に電極部を形成して、2つの半導体素子11の全ての電極部13を素子搭載凹部31の外側の電極部と配線で接続するようにしても良い。
また、本発明は、搭載部材の素子搭載凹部に3個以上の半導体素子11を搭載して、3個以上の半導体素子の中間に樹脂注入凹部として用いる空間を確保するように素子搭載凹部を形成した構成としても良い。
上述した各実施例1〜5では、素子搭載凹部に搭載した半導体素子の上面の電極部と搭載部材の電極部とがほぼ同じ高さ位置となるように構成したが、両者の電極部の高さ位置が少し異なっていても良く、この場合でも、半導体素子周囲の樹脂充填スペースに流入させた液状の絶縁性樹脂の上面を表面張力により少し傾斜させた状態にして硬化させることで、半導体素子上面の電極部と搭載部材の電極部との間を絶縁性樹脂を介して結ぶ配線経路を少し傾斜させて平坦化するようにしても良い。要は、2つの電極部を結ぶ配線経路を段差のない面(平面又は緩やかな曲面)で結ぶように平坦化すれば良い。
また、前記各実施例1〜5では、素子搭載凹部の高さ寸法を半導体素子の高さ寸法とほぼ同一に設定したが、素子搭載凹部の高さ寸法が半導体素子の高さ寸法より高い場合は、素子搭載凹部の底面と半導体素子との間にスペーサを挟み込んで、スペーサの厚みにより半導体素子上面の電極部の高さ位置が搭載部材の電極部の高さ位置と一致するように高さ調整するようにしても良い。
その他、本発明は、樹脂注入凹部の形状・位置や搭載部材の電極部の形状・位置を適宜変更しても良い等、要旨を逸脱しない範囲内で種々変更して実施できる。
11…半導体素子、12…素子搭載凹部、13…電極部、14…樹脂充填スペース、15…溝、16…樹脂注入凹部、17…電極部、18…配線、21,22…樹脂注入凹部、23…電極部、24…樹脂注入凹部、25…電極部、31…素子搭載凹部、32…樹脂注入凹部、33…電極部、34,35…配線

Claims (4)

  1. 搭載部材に形成した素子搭載凹部内に半導体素子を搭載し、該半導体素子上面の電極部と該搭載部材の素子搭載凹部の外側に設けた電極部とを配線で接続した半導体装置において、
    前記搭載部材の素子搭載凹部の内周側面と前記半導体素子の外周側面との間の隙間を樹脂充填スペースとすると共に、前記搭載部材に前記樹脂充填スペースに連通する樹脂注入凹部を形成し、
    前記樹脂注入凹部に液状の絶縁性樹脂を注入して該樹脂注入凹部から前記樹脂充填スペースに流入させて硬化させることで、前記半導体素子上面の電極部と前記搭載部材の電極部との間の配線経路を前記絶縁性樹脂で平坦化し、
    前記配線経路に液滴吐出法で導電性のインクを吐出して前記配線を形成したことを特徴とする半導体装置。
  2. 前記樹脂注入凹部は、前記搭載部材の複数箇所に形成されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記素子搭載凹部は、複数の半導体素子を搭載し、且つ、前記複数の半導体素子の間に前記樹脂注入凹部として用いる空間を確保するように形成されていることを特徴とする請求項1又は2に記載の半導体装置。
  4. 搭載部材に形成した素子搭載凹部内に半導体素子を搭載し、該半導体素子上面の電極部と該搭載部材の素子搭載凹部の外側に設けた電極部とを配線で接続した半導体装置の製造方法において、
    前記搭載部材の素子搭載凹部の内周側面と前記半導体素子の外周側面との間の隙間を樹脂充填スペースとすると共に、前記搭載部材に前記樹脂充填スペースに連通する樹脂注入凹部を形成する工程と、
    前記樹脂注入凹部に液状の絶縁性樹脂を注入して該樹脂注入凹部から前記樹脂充填スペースに流入させて硬化させることで、前記半導体素子上面の電極部と前記搭載部材の電極部との間の配線経路を前記絶縁性樹脂で平坦化する工程と、
    前記配線経路に液滴吐出法で導電性のインクを吐出して前記配線を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
JP2011119526A 2011-05-27 2011-05-27 半導体装置及びその製造方法 Pending JP2012248694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011119526A JP2012248694A (ja) 2011-05-27 2011-05-27 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011119526A JP2012248694A (ja) 2011-05-27 2011-05-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012248694A true JP2012248694A (ja) 2012-12-13

Family

ID=47468881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011119526A Pending JP2012248694A (ja) 2011-05-27 2011-05-27 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2012248694A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159174A1 (ja) * 2016-03-15 2017-09-21 ソニー株式会社 固体撮像装置、及び、固体撮像装置の製造方法
WO2018143037A1 (ja) * 2017-01-31 2018-08-09 東レエンジニアリング株式会社 配線付き基板および配線形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246758A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
JP2007242773A (ja) * 2006-03-07 2007-09-20 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
US20080213942A1 (en) * 2007-03-03 2008-09-04 Siliconware Precision Industries Co., Ltd. Method for fabricating semiconductor device and carrier applied therein

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246758A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
JP2007242773A (ja) * 2006-03-07 2007-09-20 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
US20080213942A1 (en) * 2007-03-03 2008-09-04 Siliconware Precision Industries Co., Ltd. Method for fabricating semiconductor device and carrier applied therein

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159174A1 (ja) * 2016-03-15 2017-09-21 ソニー株式会社 固体撮像装置、及び、固体撮像装置の製造方法
US10770493B2 (en) 2016-03-15 2020-09-08 Sony Corporation Solid-state imaging apparatus with high handling reliability and method for manufacturing solid-state imaging apparatus
WO2018143037A1 (ja) * 2017-01-31 2018-08-09 東レエンジニアリング株式会社 配線付き基板および配線形成方法

Similar Documents

Publication Publication Date Title
WO2013168223A1 (ja) 半導体パッケージ及びその製造方法
JP5983249B2 (ja) 半導体モジュールの製造方法
CN100411156C (zh) 树脂密封型半导体装置及其制造方法
KR20150056501A (ko) 반도체 장치의 제조 방법
JP2012256769A (ja) 半導体装置及びその製造方法
JP2013115070A (ja) 半導体パッケージ及びその製造方法
JP6037544B2 (ja) Ledパッケージ及びその製造方法
US20140027904A1 (en) Semiconductor device
JP2012248694A (ja) 半導体装置及びその製造方法
JP4882570B2 (ja) モジュールの製造方法と、それにより製造したモジュール
JP2008251929A (ja) 積層型半導体装置
JP5871254B2 (ja) 半導体装置及びその製造方法
US9064882B2 (en) Package substrate, manufacturing method thereof, and mold therefor
CN105990155A (zh) 芯片封装基板、芯片封装结构及其制作方法
CN103855132A (zh) 用于三维集成电路的装置和方法
JP5058144B2 (ja) 半導体素子の樹脂封止方法
KR100804509B1 (ko) 반도체 몰드금형의 세정용 더미
JP2009016738A (ja) 半導体装置
KR101364020B1 (ko) 반도체 패키지 및 그 제조 방법
JP6012531B2 (ja) 半導体装置
KR101197846B1 (ko) 인쇄회로기판 어레이 및 이를 이용한 인쇄회로기판 플립칩 제조방법
JP2010098229A (ja) 樹脂封止方法及び樹脂封止用金型
JP2018047573A (ja) 液体吐出ヘッドの製造方法及び液体吐出ヘッド
JP2005101670A (ja) 半導体装置
JP5134500B2 (ja) プリント配線板を用いた電子部品の樹脂封止方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150804