JP2012248694A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2012248694A JP2012248694A JP2011119526A JP2011119526A JP2012248694A JP 2012248694 A JP2012248694 A JP 2012248694A JP 2011119526 A JP2011119526 A JP 2011119526A JP 2011119526 A JP2011119526 A JP 2011119526A JP 2012248694 A JP2012248694 A JP 2012248694A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- recess
- semiconductor element
- mounting member
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/76—Apparatus for connecting with build-up interconnects
- H01L2224/7615—Means for depositing
- H01L2224/76151—Means for direct writing
- H01L2224/76155—Jetting means, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
- H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】搭載部材の素子搭載凹部12の内周側面と半導体素子11の外周側面との間の隙間を樹脂充填スペース14とする。搭載部材の素子搭載凹部12の外側に、樹脂充填スペース14に連通する樹脂注入凹部16を形成し、該樹脂注入凹部16に液状の絶縁性樹脂を注入して該樹脂注入凹部16から樹脂充填スペース14に流入させて硬化させることで、半導体素子11上面の電極部13と搭載部材の電極部17との間の配線経路を絶縁性樹脂で平坦化する。その後、この配線経路に液滴吐出法で導電性のインクを吐出して配線18を形成して、半導体素子11上面の電極部13と搭載部材の電極部17との間を配線18で接続する。
【選択図】図1
Description
まず、半導体装置の構造を説明する。
LED素子等の半導体素子11を搭載する四角形状の素子搭載凹部12は、リードフレーム、回路基板等の搭載部材(図示せず)に形成されている。本発明を適用可能な半導体素子11は、LED素子に限定されず、上面に電極部13(パッド)が形成された半導体素子であれば本発明を適用可能である。素子搭載凹部12の高さ寸法は、半導体素子11の高さ寸法とほぼ同一に設定され、該素子搭載凹部12の底面中央部に半導体素子11が接着等により搭載(ダイボンド)されている。
まず、ディスペンサ等で液状の絶縁性樹脂(例えば紫外線硬化型樹脂)を素子搭載凹部12に注入する。これにより、樹脂注入凹部12内に注入した液状の絶縁性樹脂が毛細管現象で半導体素子11周囲の樹脂充填スペース14に流入する。そして、半導体素子11周囲の樹脂充填スペース14に液状の絶縁性樹脂を十分に行き渡らせたところで、該絶縁性樹脂を硬化させる。これにより、半導体素子11上面の電極部13と搭載部材の電極部17との間の配線経路が絶縁性樹脂で平坦化される。
以上説明した本実施例2でも、前記実施例1と同様の効果を得ることができる。
Claims (4)
- 搭載部材に形成した素子搭載凹部内に半導体素子を搭載し、該半導体素子上面の電極部と該搭載部材の素子搭載凹部の外側に設けた電極部とを配線で接続した半導体装置において、
前記搭載部材の素子搭載凹部の内周側面と前記半導体素子の外周側面との間の隙間を樹脂充填スペースとすると共に、前記搭載部材に前記樹脂充填スペースに連通する樹脂注入凹部を形成し、
前記樹脂注入凹部に液状の絶縁性樹脂を注入して該樹脂注入凹部から前記樹脂充填スペースに流入させて硬化させることで、前記半導体素子上面の電極部と前記搭載部材の電極部との間の配線経路を前記絶縁性樹脂で平坦化し、
前記配線経路に液滴吐出法で導電性のインクを吐出して前記配線を形成したことを特徴とする半導体装置。 - 前記樹脂注入凹部は、前記搭載部材の複数箇所に形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記素子搭載凹部は、複数の半導体素子を搭載し、且つ、前記複数の半導体素子の間に前記樹脂注入凹部として用いる空間を確保するように形成されていることを特徴とする請求項1又は2に記載の半導体装置。
- 搭載部材に形成した素子搭載凹部内に半導体素子を搭載し、該半導体素子上面の電極部と該搭載部材の素子搭載凹部の外側に設けた電極部とを配線で接続した半導体装置の製造方法において、
前記搭載部材の素子搭載凹部の内周側面と前記半導体素子の外周側面との間の隙間を樹脂充填スペースとすると共に、前記搭載部材に前記樹脂充填スペースに連通する樹脂注入凹部を形成する工程と、
前記樹脂注入凹部に液状の絶縁性樹脂を注入して該樹脂注入凹部から前記樹脂充填スペースに流入させて硬化させることで、前記半導体素子上面の電極部と前記搭載部材の電極部との間の配線経路を前記絶縁性樹脂で平坦化する工程と、
前記配線経路に液滴吐出法で導電性のインクを吐出して前記配線を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011119526A JP2012248694A (ja) | 2011-05-27 | 2011-05-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011119526A JP2012248694A (ja) | 2011-05-27 | 2011-05-27 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012248694A true JP2012248694A (ja) | 2012-12-13 |
Family
ID=47468881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011119526A Pending JP2012248694A (ja) | 2011-05-27 | 2011-05-27 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012248694A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017159174A1 (ja) * | 2016-03-15 | 2017-09-21 | ソニー株式会社 | 固体撮像装置、及び、固体撮像装置の製造方法 |
WO2018143037A1 (ja) * | 2017-01-31 | 2018-08-09 | 東レエンジニアリング株式会社 | 配線付き基板および配線形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002246758A (ja) * | 2000-12-15 | 2002-08-30 | Ibiden Co Ltd | プリント配線板 |
JP2007242773A (ja) * | 2006-03-07 | 2007-09-20 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法 |
US20080213942A1 (en) * | 2007-03-03 | 2008-09-04 | Siliconware Precision Industries Co., Ltd. | Method for fabricating semiconductor device and carrier applied therein |
-
2011
- 2011-05-27 JP JP2011119526A patent/JP2012248694A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002246758A (ja) * | 2000-12-15 | 2002-08-30 | Ibiden Co Ltd | プリント配線板 |
JP2007242773A (ja) * | 2006-03-07 | 2007-09-20 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法 |
US20080213942A1 (en) * | 2007-03-03 | 2008-09-04 | Siliconware Precision Industries Co., Ltd. | Method for fabricating semiconductor device and carrier applied therein |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017159174A1 (ja) * | 2016-03-15 | 2017-09-21 | ソニー株式会社 | 固体撮像装置、及び、固体撮像装置の製造方法 |
US10770493B2 (en) | 2016-03-15 | 2020-09-08 | Sony Corporation | Solid-state imaging apparatus with high handling reliability and method for manufacturing solid-state imaging apparatus |
WO2018143037A1 (ja) * | 2017-01-31 | 2018-08-09 | 東レエンジニアリング株式会社 | 配線付き基板および配線形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013168223A1 (ja) | 半導体パッケージ及びその製造方法 | |
JP5983249B2 (ja) | 半導体モジュールの製造方法 | |
CN100411156C (zh) | 树脂密封型半导体装置及其制造方法 | |
KR20150056501A (ko) | 반도체 장치의 제조 방법 | |
JP2012256769A (ja) | 半導体装置及びその製造方法 | |
JP2013115070A (ja) | 半導体パッケージ及びその製造方法 | |
JP6037544B2 (ja) | Ledパッケージ及びその製造方法 | |
US20140027904A1 (en) | Semiconductor device | |
JP2012248694A (ja) | 半導体装置及びその製造方法 | |
JP4882570B2 (ja) | モジュールの製造方法と、それにより製造したモジュール | |
JP2008251929A (ja) | 積層型半導体装置 | |
JP5871254B2 (ja) | 半導体装置及びその製造方法 | |
US9064882B2 (en) | Package substrate, manufacturing method thereof, and mold therefor | |
CN105990155A (zh) | 芯片封装基板、芯片封装结构及其制作方法 | |
CN103855132A (zh) | 用于三维集成电路的装置和方法 | |
JP5058144B2 (ja) | 半導体素子の樹脂封止方法 | |
KR100804509B1 (ko) | 반도체 몰드금형의 세정용 더미 | |
JP2009016738A (ja) | 半導体装置 | |
KR101364020B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP6012531B2 (ja) | 半導体装置 | |
KR101197846B1 (ko) | 인쇄회로기판 어레이 및 이를 이용한 인쇄회로기판 플립칩 제조방법 | |
JP2010098229A (ja) | 樹脂封止方法及び樹脂封止用金型 | |
JP2018047573A (ja) | 液体吐出ヘッドの製造方法及び液体吐出ヘッド | |
JP2005101670A (ja) | 半導体装置 | |
JP5134500B2 (ja) | プリント配線板を用いた電子部品の樹脂封止方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140428 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150309 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150804 |