JP5134500B2 - プリント配線板を用いた電子部品の樹脂封止方法 - Google Patents
プリント配線板を用いた電子部品の樹脂封止方法 Download PDFInfo
- Publication number
- JP5134500B2 JP5134500B2 JP2008276647A JP2008276647A JP5134500B2 JP 5134500 B2 JP5134500 B2 JP 5134500B2 JP 2008276647 A JP2008276647 A JP 2008276647A JP 2008276647 A JP2008276647 A JP 2008276647A JP 5134500 B2 JP5134500 B2 JP 5134500B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- bank
- resin
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、プリント配線板とそれを用いた電子部品の樹脂封止方法に関し、更に詳しくは、電子部品の実装メーカにとっては使い勝手のよいプリント配線板とそれを用いた電子部品の樹脂封止方法に関する。
例えば、各種の電子・電気機器に組み込まれる半導体パッケージを製造する際には、まず、製造メーカの要求仕様を満たす所定の設計基準に基づいて回路パターンが配線されているプリント配線板が基板メーカによって製造され、それが製造メーカに納入され、そこで当該プリント配線板に例えばＬＥＤ素子のような電子部品が実装される。
その場合、基板メーカからは、一般に、図４で示したような形態でプリント配線板が納入されている。
その場合、基板メーカからは、一般に、図４で示したような形態でプリント配線板が納入されている。
すなわち、納入されるプリント配線板Ａは、１個の独立した回路基板として機能する複数の単位基板１の群から成る単位基板列２の複数列が集合した状態で形成されている１枚の基板である。そして、このようにマトリックス状に配列している各単位基板１の表面（片面または両面）には、その単位基板１の設計回路に接続するパット部も含めた電子部品の実装領域１ａが形成されている。
製造メーカでは、最初に、納入されたこのプリント配線板Ａの単位基板１における上記実装基板領域１ａに目的とする電子部品を実装する。単位基板１に電子部品を実装した状態を図５に示す。図５は、単位基板１の実装領域１ａに電子部品３をダイボンドし、更に実装領域のパッド部にワイヤボンディングして接続した例を示している。
ついで、実装領域１ａとそこに実装されている電子部品３を外部の湿気から保護するために樹脂封止が行われる。
ついで、実装領域１ａとそこに実装されている電子部品３を外部の湿気から保護するために樹脂封止が行われる。
この樹脂封止に関しては、従来から、１つ１つの実装領域１ａにポッティングする方法が採られている。しかしながら、ポッティングされた封止樹脂は、流動性を備えているので、実装領域１ａの周囲に必要以上に広がってしまうので部品に対する良好な封止性を確保するという点で不都合な問題を起こすことがある。
そのため、最近では、実装領域１ａの周囲に当該実装領域を取り囲む枠状の凸部をダムとして形成し、そしてこのダムの中に封止樹脂を注入して封止樹脂が実装領域１ａの外に流出していくことを防止するようにして樹脂封止が行われている。
そのため、最近では、実装領域１ａの周囲に当該実装領域を取り囲む枠状の凸部をダムとして形成し、そしてこのダムの中に封止樹脂を注入して封止樹脂が実装領域１ａの外に流出していくことを防止するようにして樹脂封止が行われている。
具体的には、ある厚みの板体にプリント配線板Ａの単位基板１における実装領域１ａを包摂する形状の開口を当該実装領域の配列パターンと同じパターンで形成してこれを治具とし、そしてこの治具をプリント配線板Ａの上に重ね合わせ両者を接着剤で接着する。このとき、個々の単位基板１の上には、図６で示したように、実装領域１ａを取り囲んで治具の厚みと等しい高さを有するダム（凸部）が形成される。なお、この板体の厚みは、治具のダムに封止樹脂を注入したときに、その封止樹脂によって実装部品３が確実に封止できる厚みに設定される。
なお、このダムの形成に関しては、プリント配線板として熱可塑性のものを用い、これに熱成形を行って枠状の凸部を形成する方法も提案されている（特許文献１を参照）。
また、ダムの形成に関しては、単位基板１の周囲にレジストインキを印刷して形成する方法も知られている。
ついで、封止樹脂を硬化したのち、例えばダイシングソーを用いてプリント配線板Ａに切断処理を行い、１つ１つの単位基板を切り離して、図７で示したように、電子部品３と実装領域１ａが封止樹脂５で封止されたパッケージが製造される。
特開平１０−２０９１８９号公報
また、ダムの形成に関しては、単位基板１の周囲にレジストインキを印刷して形成する方法も知られている。
ついで、封止樹脂を硬化したのち、例えばダイシングソーを用いてプリント配線板Ａに切断処理を行い、１つ１つの単位基板を切り離して、図７で示したように、電子部品３と実装領域１ａが封止樹脂５で封止されたパッケージが製造される。
このように封止パッケージを製造する場合には、まず、単位基板が集合しているプリント配線板Ａが基板メーカで製造され、パッケージの製造メーカに納入され、製造メーカでは、そのプリント配線板Ａに電子部品を実装する工程、実装部品を樹脂封止する工程、最後にプリント配線板Ａの切断工程を順次進めていく。
ところで、上記したダムを用いる樹脂封止に関しては、次のような問題が指摘されている。
ところで、上記したダムを用いる樹脂封止に関しては、次のような問題が指摘されている。
すなわち、封止する電子部品のサイズや実装領域への実装方法などが変わると、その都度、プリント配線板に形成するダムの高さや広さも変えなければならず、そのため製造メーカ側としては、その都度、異なったダム形成作業を行わなければならず、製造コストの上昇を招くという問題である。
それは、多種類のダム形成用型材を在庫として確保しなければならないという負担を製造メーカに強いることにもなる。
それは、多種類のダム形成用型材を在庫として確保しなければならないという負担を製造メーカに強いることにもなる。
また、レジストインキを用いてダムを形成する方法では、高いダムを形成することが困難であるという問題がある。
本発明は、製造メーカが指摘する上記したような問題に基板メーカの立場から応える発明であって、製造メーカ側ではダム形成作業を行うことなく、電子部品の封止パッケージを製造することができるプリント配線板とそれを用いた部品の樹脂封止方法の提供を目的とする。
本発明は、製造メーカが指摘する上記したような問題に基板メーカの立場から応える発明であって、製造メーカ側ではダム形成作業を行うことなく、電子部品の封止パッケージを製造することができるプリント配線板とそれを用いた部品の樹脂封止方法の提供を目的とする。
上述した目的を達成するために、本発明においては、それぞれの表面に電子部品の実装領域が形成されている電子部品実装用単位基板の群から成る単位基板列の複数列が集積された構造のプリント配線板において、前記単位基板列のそれぞれの両側には、前記単位基板列の長手方向に沿って延びる一対の堤状部が固定配置されていて、前記一対の堤状部間にて前記電子部品は封止樹脂で埋設されていて、前記堤状部の高さは、前記封止樹脂の高さよりも高いことを特徴とするプリント配線板が提供される。
また、本発明においては、プリント配線板の単位基板列における単位基板の電子部品実装領域に電子部品を実装し、前記一対の堤状部の間に封止樹脂を流入して前記電子部品を埋設したのち、前記封止樹脂の高さが前記堤状部の高さよりも低い高さとなるように硬化処理を施し、ついで、切断処理を行って、前記単位基板を相互に分離・切断することを特徴とする前記プリント配線板を用いた電子部品の樹脂封止方法が提供される。
本発明のプリント配線板は、電子部品が実装される単位基板列とその両側に形成される一対の堤状部によって、単位基板列を底面とする溝部が形成された構造になっていて、この溝部に封止樹脂を流入するだけで、樹脂封止が可能であるので、封止パッケージの製造メーカにとっては、購入したプリント配線板に樹脂封止のための複雑な工程や各種類の治具が不要となる。
本発明のプリント配線板の１例Ｂを切り欠き平面図として図１に示す。また図１のII-II線に沿う断面図を図２に示す。
図において、プリント配線板Ｂは、それぞれの表面に電子部品の実装領域１ａを有する単位基板１の複数個が集積して形成された構造になっている。
単位基板１は、Ｘ方向（配線板Ｂの長手方向）に配列することによって単位基板列２を形成し、そしてこの単位基板列２がＹ方向(配線板Ｂの幅方向)に複数列集積されることにより、全体としてマトリックス状に分布している。
図において、プリント配線板Ｂは、それぞれの表面に電子部品の実装領域１ａを有する単位基板１の複数個が集積して形成された構造になっている。
単位基板１は、Ｘ方向（配線板Ｂの長手方向）に配列することによって単位基板列２を形成し、そしてこの単位基板列２がＹ方向(配線板Ｂの幅方向)に複数列集積されることにより、全体としてマトリックス状に分布している。
そして、単位基板列２の両側には、当該単位基板列の長手方向（図の場合はＸ方向）に沿って延びる細い帯状の堤状部５，６が固定配置されている。
この堤状部５は図２で示したように、樹脂シート６ａを接着剤層６ｂを介してプリント配線板Ｂの表面に貼着して形成されている。したがって、プリント配線板Ｂには、Ｘ方向に延びる単位基板列２の部分と一対の堤状部６，６によってその両端２ａ、２ｂが開口する複数の溝部７が形成されている、そして、この溝部７の底面に配列する各単位基板１の実装領域１ａに目的の電子部品が実装されることになる。
この堤状部５は図２で示したように、樹脂シート６ａを接着剤層６ｂを介してプリント配線板Ｂの表面に貼着して形成されている。したがって、プリント配線板Ｂには、Ｘ方向に延びる単位基板列２の部分と一対の堤状部６，６によってその両端２ａ、２ｂが開口する複数の溝部７が形成されている、そして、この溝部７の底面に配列する各単位基板１の実装領域１ａに目的の電子部品が実装されることになる。
この堤状部６は、例えば次のように形成することができる。
所定の厚みを（例えば１２．５〜２０００μｍ）を有する樹脂シートの片面に同じく所定の厚み（例えば３０〜２００μｍ）を有する接着剤層が適用されている片面接着シートを、例えば５００〜２０００μｍ程度の狭幅なテープにし、そのテープをプリント配線板Ｂの所定箇所に貼着すればよい。
所定の厚みを（例えば１２．５〜２０００μｍ）を有する樹脂シートの片面に同じく所定の厚み（例えば３０〜２００μｍ）を有する接着剤層が適用されている片面接着シートを、例えば５００〜２０００μｍ程度の狭幅なテープにし、そのテープをプリント配線板Ｂの所定箇所に貼着すればよい。
なお、樹脂シートとしては、フェノール樹脂、ガラスエポキシ樹脂、ポリエチレンフタレート樹脂、ポリエステル樹脂、ボリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、ビスマレイミドトリアジン樹脂のシートなどを用いることができ、また接着剤としては、ゴム系、アクリル系、シリコーン系の接着剤などを用いることができる。
ここで、堤状部６の高さ、すなわち溝部７の深さは、上記した形成時に、用いる樹脂シート５ａと接着剤層５ｂの厚みを適宜に選ぶことにより、任意の値に調整することができる。その場合、製造メーカとの間で、実装仕様の情報交換を密にし、製造メーカの仕様を満足するように堤状部５の高さは設定されるべきである。
ここで、堤状部６の高さ、すなわち溝部７の深さは、上記した形成時に、用いる樹脂シート５ａと接着剤層５ｂの厚みを適宜に選ぶことにより、任意の値に調整することができる。その場合、製造メーカとの間で、実装仕様の情報交換を密にし、製造メーカの仕様を満足するように堤状部５の高さは設定されるべきである。
次に、本発明の樹脂封止方法を説明する。
既に説明した本発明のプリント配線板Ｂを用意し、その溝部７の底面に位置する単位基板列２における各単位基板１の実装領域１ａに、目的の電子部品３を実装する。
ついで、例えば溝部７の一方の端部２ｂを仮封鎖し、他方の端部２ａから所定量の封止樹脂を溝部７に流入し、その封止樹脂を硬化する。図３で示したように、実装部品３は封止樹脂５に埋設された状態で樹脂封止される。
既に説明した本発明のプリント配線板Ｂを用意し、その溝部７の底面に位置する単位基板列２における各単位基板１の実装領域１ａに、目的の電子部品３を実装する。
ついで、例えば溝部７の一方の端部２ｂを仮封鎖し、他方の端部２ａから所定量の封止樹脂を溝部７に流入し、その封止樹脂を硬化する。図３で示したように、実装部品３は封止樹脂５に埋設された状態で樹脂封止される。
なお、このときの堤状部６の高さは、パッケージ製造メーカの設計情報に基づき、樹脂封止時の封止樹脂５の高さよりも、高くなっている。
そして最後に、プリント配線板Ｂを例えばダイシングして単位基板を分離して目的とする電子部品の封止パッケージが得られる。
したがって、本発明方法によれば、パッケージの製造メーカでは、従来は必要であったダム形成工程を省略することができる。
そして最後に、プリント配線板Ｂを例えばダイシングして単位基板を分離して目的とする電子部品の封止パッケージが得られる。
したがって、本発明方法によれば、パッケージの製造メーカでは、従来は必要であったダム形成工程を省略することができる。
本発明のプリント配線板を用いることにより、製造メーカ側における電子部品の樹脂封止工程を１工程減ずることができる。
１ 単位基板
１ａ 電子部品の実装領域
２ 単位基板列
２ａ、２ｂ プリント配線板の端部
３ 電子部品
４ 凸部
５ 封止樹脂
６ 堤状部
６ａ 樹脂シート
６ｂ 接着剤層
７ 溝部
１ａ 電子部品の実装領域
２ 単位基板列
２ａ、２ｂ プリント配線板の端部
３ 電子部品
４ 凸部
５ 封止樹脂
６ 堤状部
６ａ 樹脂シート
６ｂ 接着剤層
７ 溝部
Claims (1)
- それぞれの表面に電子部品の実装領域が形成されている電子部品実装用単位基板の群から成る単位基板列の複数列が集積された構造のプリント配線板において、
前記単位基板列のそれぞれの両側には、前記単位基板列の長手方向に沿って延びる一対の堤状部が固定配置されていて、
前記単位基板列は両端が開口した前記堤状部の間にて溝部として形成されていて、
前記一対の堤状部間にて前記電子部品は封止樹脂で埋設されていて、
前記堤状部の高さは、前記封止樹脂の高さよりも高く、
前記堤状部が、上部が樹脂シートで、下部が接着剤層から成るプリント配線板を用いた樹脂封止方法であって、
前記堤状部が形成された状態で前記単位基板列における単位基板の電子部品実装領域に電子部品を実装し、
前記溝部の一方の端部を仮封鎖した後、他方の端部から前記封止樹脂を流入し、
前記一対の堤状部の間に封止樹脂を流入して前記電子部品を埋設したのち、前記封止樹脂の高さが前記堤状部の高さよりも低い高さとなるように硬化処理を施し、ついで、
切断処理を行って、前記単位基板を相互に分離・切断することを特徴とする前記プリント配線板を用いた電子部品の樹脂封止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008276647A JP5134500B2 (ja) | 2008-10-28 | 2008-10-28 | プリント配線板を用いた電子部品の樹脂封止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008276647A JP5134500B2 (ja) | 2008-10-28 | 2008-10-28 | プリント配線板を用いた電子部品の樹脂封止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010108978A JP2010108978A (ja) | 2010-05-13 |
| JP5134500B2 true JP5134500B2 (ja) | 2013-01-30 |
Family
ID=42298156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008276647A Expired - Fee Related JP5134500B2 (ja) | 2008-10-28 | 2008-10-28 | プリント配線板を用いた電子部品の樹脂封止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5134500B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260793A (ja) * | 1999-03-12 | 2000-09-22 | Miyota Kk | Ｉｃチップのパッケージ方法及びその構造 |
| JP2002190564A (ja) * | 2000-12-20 | 2002-07-05 | Taiyo Yuden Co Ltd | ハイブリッドｉｃ及びその製造方法 |
| JP2005191051A (ja) * | 2003-12-24 | 2005-07-14 | Sharp Corp | 電子部品の製造方法および電子機器 |
-
2008
- 2008-10-28 JP JP2008276647A patent/JP5134500B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010108978A (ja) | 2010-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060216867A1 (en) | Method of manufacturing a semiconductor device | |
| JP6797234B2 (ja) | 半導体パッケージ構造体及びその製造方法 | |
| JP4925832B2 (ja) | 光センサを実装するための方法 | |
| JP2015076604A (ja) | 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 | |
| CN105144358A (zh) | 半导体装置的制造方法以及半导体装置 | |
| JP5134500B2 (ja) | プリント配線板を用いた電子部品の樹脂封止方法 | |
| JP6413935B2 (ja) | 半導体装置およびその製造方法 | |
| JP4942452B2 (ja) | 回路装置 | |
| JP4889359B2 (ja) | 電子装置 | |
| JP5037071B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4732138B2 (ja) | 半導体装置及びその製造方法 | |
| JP6131875B2 (ja) | 半導体パッケージ | |
| JP5056429B2 (ja) | 半導体装置の製造方法 | |
| JP4154306B2 (ja) | リジット基板を用いた半導体装置の製造方法 | |
| JP5396881B2 (ja) | 電子装置の製造方法 | |
| CN112310006A (zh) | 具有承载件、层压体和位于两者间的构件的包封的封装体 | |
| KR100922370B1 (ko) | 반도체 패키지 제조용 자재 | |
| KR20070080324A (ko) | 접착력이 있는 폴리이미드층을 이용한 반도체 칩의 접착 및적층 방법 | |
| KR20070067382A (ko) | 반도체 패키지용 기판 | |
| JP4760543B2 (ja) | モールドパッケージおよびその製造方法 | |
| JPH11266081A (ja) | プリント配線板およびその製造方法 | |
| JP4255904B2 (ja) | 電子部品の製造方法 | |
| JP2016225492A (ja) | 半導体パッケージ | |
| JP2007214306A (ja) | 半導体装置 | |
| JP4691575B2 (ja) | リジット基板を用いた半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121031 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |