KR20070067382A - 반도체 패키지용 기판 - Google Patents

반도체 패키지용 기판 Download PDF

Info

Publication number
KR20070067382A
KR20070067382A KR1020050128614A KR20050128614A KR20070067382A KR 20070067382 A KR20070067382 A KR 20070067382A KR 1020050128614 A KR1020050128614 A KR 1020050128614A KR 20050128614 A KR20050128614 A KR 20050128614A KR 20070067382 A KR20070067382 A KR 20070067382A
Authority
KR
South Korea
Prior art keywords
core
substrate
semiconductor package
chip
deposited
Prior art date
Application number
KR1020050128614A
Other languages
English (en)
Inventor
문기일
김종현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050128614A priority Critical patent/KR20070067382A/ko
Publication of KR20070067382A publication Critical patent/KR20070067382A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

개시된 반도체 패키지용 기판은, 코어와, 코어 양면 각각에 형성된 회로 패턴과, 코어 일면 형성된 회로 패턴을 덮도록 코어 일면에 증착된 솔더 레지스트 및 코어 타면에 형성된 회로 패턴 중 양 측단부 각각에 형성된 회로 패턴이 외부로 노출되도록 코어 타면에 도포된 겔 상태의 접착제를 포함함으로써, 종래 칩이 실장되는 측에 증착되는 솔더 레지스트 대신 겔 상태의 접착제를 마련함으로써, 반도체 패키지의 전체적인 두께를 줄일 수 있게 되고, 또한 접착제가 마련된 기판을 사용함에 의하여 칩을 실장 시, 별도의 접착 테입을 부착할 필요가 없게 되어 공정 효율도 향상되는 효과를 제공할 수 있다.

Description

반도체 패키지용 기판{Substrate for semiconductor package}
도 1은 종래 기판 상에 칩이 실장된 모습을 나타낸 단면도,
도 2는 본 발명의 일 실시예에 따른 기판 상에 칩이 실장된 모습을 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명>
100... 기판 110... 코어
120... 회로 패턴 130... 솔더 레지스트
140... 접착제 200... 칩
본 발명은 반도체 패키지용 기판에 관한 것으로서, 특히 반도체 패키지의 전체적인 두께를 줄일 수 있는 반도체 패키지용 기판에 관한 것이다.
반도체 패키지는 웨이퍼 공정에 의해 만들어진 개개의 다이를 실제 전자 부품으로써 사용할 수 있도록 전기적 연결을 해주고, 외부의 충격으로부터 보호되도록 밀봉 포장한 것을 말하며, 최근 고용량, 고집적, 초소형화된 반도체 제품에 대한 요구에 부응하기 위해 다양한 반도체 패키지들이 개발되고 있다.
이러한 반도체 패키지는 기판 상에 접착 테입을 매개로 칩이 실장되고, 이 칩과 기판 사이를 전기적으로 연결하기 위하여, 칩에 마련된 칩 패드와 기판에 마련된 본드 핑거 사이에는 와이어에 의하여 본딩되며, 칩과 와이어를 외부로부터 보호하기 위하여 EMC에 의하여 몰딩된다.
여기서, 기판은 도 1과 같이 코어(11) 양면 각각에 회로 패턴(12)이 형성되고, 이 회로 패턴(12)을 덮도록 코어(11) 양면에 솔더 레지스트(13)가 증착된다.
기판(10) 상에 칩(20)의 실장은 이 코어(11) 양면 각각에 증착된 솔더 레지스트(13) 중 일면에 증착된 솔더 레지스트(13) 상에 부착된 접착 테입(30)을 매개로 칩(20)이 실장되는데, 이러한 구조는 기판(10) 상에 접착 테입(30)을 부착한 후 칩(20)을 실장하여야 하므로 공정 효율이 떨어지고, 또한 반도체 패키지의 전체적인 두께도 증가하는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위하여 창출된 것으로서, 반도체 패키지의 전체적인 두께를 줄일 수 있으며, 공정 효율도 향상시킬 수 있도록 개선된 반도체 패키지용 기판을 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 반도체 패키지용 기판은, 코어; 상기 코어 양면 각각에 형성된 회로 패턴; 상기 코어 일면 형성된 회로 패턴을 덮도록 상기 코어 일면에 증착된 솔더 레지스트; 및 상기 코어 타면에 형성된 회로 패턴 중 양 측단부 각각에 형성된 회로 패턴이 외부로 노출되도록 상기 코어 타면에 도포된 겔 상태의 접착제를 포함한 것이 바람직하다.
여기서, 상기 겔 상태의 접착제 도포는 스크린 프린팅에 의한 것이 바람직하다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지용 기판을 나타낸 단면도이다.
도면을 참조하면, 반도체 패키지용 기판(100)은 코어(110)와, 이 코어(110) 양면에 형성된 회로 패턴(120)과, 코어(110) 일면에 증착되어, 이 코어(110) 일면에 형성된 회로 패턴(120)을 덮는 솔더 레지스트(130) 및 코어(110) 타면에 형성된 회로 패턴(120) 중 양 측단부 각각에 형성된 회로 패턴(120a)을 제외한 나머지 회로 패턴(120)을 덮도록 도포된 접착제(140)를 포함한다.
여기서, 코어(110) 타면 양 측단부 각각에 형성된 회로 패턴(120a)은 와이어(미도시)에 의하여 칩(200)과 기판(100) 사이를 전기적으로 연결하기 위한 본드 핑거이다.
그리고 접착제(140)는 기판(100) 형성을 위한 공정 단계 중 B-스테이지 형태, 즉 불완전 경화된 겔 상태로 도포되며, 도포 시 스텐실 등을 이용한 스크린 프린팅에 의하여 본드 핑거 부분은 도포가 되지 않도록 한다.
이와 같은 구조의 반도체 패키지용 기판(100)에 의하면, 종래와 같이 기판 상에 접착 테입을 부착한 후, 그 위에 칩을 실장하는 것이 아니라, 코어(110) 상에 마련된 겔 상태의 접착제(140) 위에 칩(200)을 적층한 후, 큐어(cure) 공정을 통해 기판(100) 상에 칩(200)을 실장시키게 된다.
따라서, 종래 칩이 실장되는 측에 증착된 솔더 레지스트 대신 겔 상태의 접착제를 마련함으로써, 반도체 패키지의 전체적인 두께를 줄일 수 있게 되고, 또한 접착제가 마련된 기판을 사용함에 의하여 칩을 실장 시, 별도의 접착 테입을 부착할 필요가 없게 되어 공정 효율도 향상되게 된다.
상술한 바와 같이 본 발명의 반도체 패키지용 기판에 의하면, 종래 칩이 실장되는 측에 증착되는 솔더 레지스트 대신 겔 상태의 접착제를 마련함으로써, 반도체 패키지의 전체적인 두께를 줄일 수 있게 되고, 또한 접착제가 마련된 기판을 사용함에 의하여 칩을 실장 시, 별도의 접착 테입을 부착할 필요가 없게 되어 공정 효율도 향상되는 효과를 제공할 수 있다.
본 발명은 상기에 설명되고 도면에 예시된 것에 의해 한정되는 것은 아니며, 다음에 기재되는 청구의 범위 내에서 더 많은 변형 및 변용예가 가능한 것임은 물론이다.

Claims (2)

  1. 코어;
    상기 코어 양면 각각에 형성된 회로 패턴;
    상기 코어 일면 형성된 회로 패턴을 덮도록 상기 코어 일면에 증착된 솔더 레지스트; 및
    상기 코어 타면에 형성된 회로 패턴 중 양 측단부 각각에 형성된 회로 패턴이 외부로 노출되도록 상기 코어 타면에 도포된 겔 상태의 접착제를 포함한 것을 특징으로 하는 반도체 패키지용 기판.
  2. 제1항에 있어서,
    상기 겔 상태의 접착제 도포는 스크린 프린팅에 의한 것을 특징으로 하는 반도체 패키지용 기판.
KR1020050128614A 2005-12-23 2005-12-23 반도체 패키지용 기판 KR20070067382A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050128614A KR20070067382A (ko) 2005-12-23 2005-12-23 반도체 패키지용 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050128614A KR20070067382A (ko) 2005-12-23 2005-12-23 반도체 패키지용 기판

Publications (1)

Publication Number Publication Date
KR20070067382A true KR20070067382A (ko) 2007-06-28

Family

ID=38366056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050128614A KR20070067382A (ko) 2005-12-23 2005-12-23 반도체 패키지용 기판

Country Status (1)

Country Link
KR (1) KR20070067382A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901562B1 (ko) * 2007-08-23 2009-06-08 엘에스엠트론 주식회사 속경화형 반도체 패키징 방법
KR101361779B1 (ko) * 2008-05-26 2014-02-11 삼성테크윈 주식회사 릴투릴형의 회로 기판과, 이의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901562B1 (ko) * 2007-08-23 2009-06-08 엘에스엠트론 주식회사 속경화형 반도체 패키징 방법
KR101361779B1 (ko) * 2008-05-26 2014-02-11 삼성테크윈 주식회사 릴투릴형의 회로 기판과, 이의 제조 방법

Similar Documents

Publication Publication Date Title
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JPH0590482A (ja) 半導体装置およびその製造方法
US7432601B2 (en) Semiconductor package and fabrication process thereof
US7101733B2 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR20120050755A (ko) 반도체 패키지 기판 및 그 제조방법
KR20070067382A (ko) 반도체 패키지용 기판
US20100230826A1 (en) Integrated circuit package assembly and packaging method thereof
KR20020085102A (ko) 칩 적층형 반도체 패키지
KR101128999B1 (ko) 칩 패키지 제조 방법 및 이에 의해 제조된 칩 패키지
KR100537835B1 (ko) 반도체 패키지 제조방법
TW463342B (en) Flip-chip quad-flat nolead package
CN214672613U (zh) 一种扇出型封装结构
JPH11163197A (ja) 半導体実装用基板
KR100772098B1 (ko) 적층형 패키지
KR20090059192A (ko) 반도체 패키지 제조용 자재 및 이를 이용한 반도체 패키지제조 방법
KR20030045224A (ko) 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법
JP2001085604A (ja) 半導体装置
KR100668865B1 (ko) 듀얼 본드 핑거 에프비지에이 패키지
CN113130472A (zh) 一种扇出型封装结构及封装方法
KR101204741B1 (ko) 방열판을 포함하는 반도체 패키지 및 그 제조 방법
TWI416698B (zh) 半導體封裝結構
KR100567045B1 (ko) 반도체 패키지
JP2000353711A (ja) 半導体装置及び半導体装置用部材
KR100772107B1 (ko) 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination