CN113130472A - 一种扇出型封装结构及封装方法 - Google Patents

一种扇出型封装结构及封装方法 Download PDF

Info

Publication number
CN113130472A
CN113130472A CN202110532930.1A CN202110532930A CN113130472A CN 113130472 A CN113130472 A CN 113130472A CN 202110532930 A CN202110532930 A CN 202110532930A CN 113130472 A CN113130472 A CN 113130472A
Authority
CN
China
Prior art keywords
substrate
passive
packaging
active
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110532930.1A
Other languages
English (en)
Inventor
卞龙飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Yuemo Advanced Semiconductor Co ltd
Original Assignee
Hunan Yuemo Advanced Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Yuemo Advanced Semiconductor Co ltd filed Critical Hunan Yuemo Advanced Semiconductor Co ltd
Priority to CN202110532930.1A priority Critical patent/CN113130472A/zh
Publication of CN113130472A publication Critical patent/CN113130472A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Abstract

本发明实施例公开了一种扇出型封装结构及封装方法。扇出型封装结构包括第一塑封层和至少一个封装器件，其中封装器件包括第一主动元件和/被动元件、以及基板，第一主动元件和被动元件均焊接于基板上；第一塑封层包覆封装器件，且暴露基板远离第一主动元件和被动元件的表面。本实施例的技术方案，避免了被动器件在塑封过程中被冲歪，保证了被动器件的塑封效果；并且由于避免被动器件在塑封过程中被冲歪，降低了被动器件塑封工艺的难度，从而有利于在集成电路中较小尺寸的被动元件的设置。

Description

一种扇出型封装结构及封装方法
技术领域
本发明实施例涉及集成电路封装技术领域，尤其涉及一种扇出型封装结构及封装方法。
背景技术
目前，在集成电路的扇出型(Fanout)封装工艺中，对被动器件进行塑封时，是将被动器件仅通过圆形胶膜粘贴在衬底上进行塑封。这种方式下，被动器件容易受塑封料的挤压力而发生倾斜或者偏移原位置，即被动器件容易被塑封料的挤压力冲歪。
发明内容
本发明实施例提供一种扇出型封装结构及封装方法，以避免被动器件在塑封过程中被冲歪，降低被动器件塑封工艺的难度，保证被动器件的塑封效果，同时缩减集成电路扇出型封装的封装尺寸。
第一方面，本发明实施例提供了一种扇出型封装结构，所述扇出型封装结构包括：
第一塑封层和至少一个封装器件；
所述封装器件包括第一主动元件和/或被动元件、以及基板；所述第一主动元件和所述被动元件均焊接于所述基板上；所述第一塑封层包覆所述封装器件，且暴露所述基板远离所述第一主动元件和所述被动元件的表面。
可选的，所述封装器件还包括第一焊盘，所述第一焊盘设置于所述基板远离所述第一主动元件和所述被动元件的表面。
可选的，还包括第二主动元件，所述第二主动元件包括设置于所述第二主动元件表面的第二焊盘；
所述第一塑封层包覆所述第二主动元件，且暴露所述第二主动元件设置有所述第二焊盘的表面；
所述第二主动元件和所述封装器件位于所述第一塑封层的不同区域；
所述第二主动元件暴露于所述第一塑封层外的表面和所述基板暴露于所述第一塑封层外的表面位于同一平面。
可选的，所述封装器件还包括第二塑封层；
所述第二塑封层包覆所述第一主动元件和所述被动元件，且暴露所述基板远离所述第一主动元件和所述被动元件的表面。
可选的，所述基板包括印制电路板或者半蚀刻框架。
可选的，所述封装器件还包括阻焊层；
所述阻焊层设置于所述基板上，且覆盖所述基板远离所述第一主动元件和所述被动元件的表面；
所述阻焊层包括开窗口，所述第一焊盘位于所述开窗口内。
可选的，还包括钝化层，所述钝化层内有多条扇出型金属走线；所述钝化层位于所述基板远离所述第一主动元件和所述被动元件的一侧；
所述扇出型金属走线从所述钝化层内部延伸至所述钝化层表面，而分别连接至所述封装器件和所述第二主动元件。
第二方面，本发明实施例还提供了一种扇出型封装方法，所述方法包括：
提供基板；
将第一主动元件和/或被动元件焊接于所述基板上，形成封装器件；
提供衬底；
将至少一个所述封装器件设置于所述衬底的一侧，其中每个所述封装器件的所述基板远离所述第一主动元件和所述被动元件的表面设置于所述衬底的一侧；
在所述封装器件远离所述衬底的一侧形成第一塑封层，其中，所述第一塑封层包覆所述封装器件；
移除所述衬底。
可选的，提供衬底之后还包括：在所述衬底的一侧形成胶膜；
将至少一个所述封装器件设置于所述衬底的一侧，其中每个所述封装器件的所述基板远离所述第一主动元件和所述被动元件的表面设置于所述衬底的一侧之前还包括：将第二主动元件设置有第二焊盘的表面设置于所述胶膜远离所述衬底的一侧；
将至少一个所述封装器件设置于所述衬底的一侧，其中每个所述封装器件的所述基板远离所述第一主动元件和所述被动元件的表面设置于所述衬底的一侧包括：将所述封装器件的所述基板远离所述第一主动元件和所述被动元件的表面设置于所述衬底的一侧未形成有所述胶膜的区域；
在所述封装器件远离所述衬底的一侧形成第一塑封层，其中，所述第一塑封层包覆所述封装器件包括：在所述第二主动元件和所述封装器件远离所述衬底的一侧形成第一塑封层，其中，所述第一塑封层包覆所述第二主动元件和所述封装器件；
移除所述衬底之后还包括：移除所述胶膜。
可选的，将第一主动元件和/或被动元件焊接于所述基板上，形成封装器件之后还包括：
在所述基板远离所述第一主动元件和所述被动元件的表面形成第一焊盘。
可选的，将第一主动元件和/或被动元件焊接于所述基板上，形成封装器件之后还包括：
在所述第一主动元件和所述被动元件远离所述基板的一侧形成第二塑封层，其中，所述第二塑封层包覆所述第一主动元件和所述被动元件且暴露所述基板远离所述第一主动元件和所述被动元件的表面。
可选的，在基板远离第一主动元件和被动元件的表面形成第一焊盘之前还包括：在所述基板远离所述第一主动元件和所述被动元件的表面形成阻焊层，所述阻焊层覆盖所述基板远离所述第一主动元件和所述被动元件的表面，所述阻焊层包括开窗口，所述开窗口用于设置第一焊盘。
本发明实施例提供的扇出型封装结构及封装方法，包括第一塑封层和至少一个封装器件，其中封装器件包括第一主动元件和/被动元件、以及基板，第一主动元件和被动元件均焊接于基板上；第一塑封层包覆封装器件，且暴露基板远离第一主动元件和被动元件的表面。即本发明实施例是，将被动元件焊接在基板上形成独立的封装器件后，再通过第一塑封层对封装器件进行塑封，实现第一塑封层对被动元件的塑封。这样，第一塑封层对封装器件的塑封过程中，也即对被动元件的塑封过程中，因被动元件焊接在基板上，与基板牢固结合，从而被动器件不会受第一塑封层塑封料的挤压力而发生倾斜或者偏移原位置，即被动器件不会被第一塑封层塑封料的挤压力冲歪，以此避免了被动器件在塑封过程中被冲歪，保证了被动器件的塑封效果。本实施例的技术方案，能够避免被动器件在塑封过程中被冲歪，以此降低了被动器件塑封工艺的难度，从而有利于在集成电路中较小尺寸的被动元件的设置。
本实施例的技术方案，不仅适用于将被动元件焊接在基板上形成独立的封装器件后实现对被动元件的塑封，避免了被动元件在塑封过程中不被冲歪。还适用于将主动元件焊接在基板上形成独立的封装器件后实现对主动元件的塑封(这里的主动元件即第一主动元件，此时的第一主动元件可以是在塑封过程中容易被冲歪的主动元件)，保证了主动元件在塑封过程中不被冲歪。还适用于将主动元件和被动元件焊接在同一基板上形成独立的封装器件后实现同时对主动元件和被动元件的塑封(这里的主动元件即第一主动元件，此时的第一主动元件可以是与被动元件具有一定设置关系的主动元件，例如在焊接于基板上之前与被动元件具有一定的空间位置关系和/或连接关系的主动元件)，保证了主动元件和被动元件在塑封过程中均不会被冲歪，以及缩短了主动元件与被动元件的空间和/或连接距离，从而缩减了集成电路扇出型封装的整体封装尺寸。
附图说明
图1是本发明实施例提供的一种扇出型封装结构的示意图；
图2至图4是本发明实施例提供的一种扇出型封装结构中不同封装器件的结构示意图；
图5是图2中封装器件的背面结构示意图；
图6是本发明实施例提供的另一种封装器件的结构示意图；
图7是本发明实施例提供的另一种扇出型封装结构的示意图；
图8是本发明实施例提供的一种扇出型封装方法的流程示意图；
图9是本发明实施例提供的另一种扇出型封装方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的一种扇出型封装结构的示意图，图2至图4是本发明实施例提供的一种扇出型封装结构中不同封装器件的结构示意图，参见图1至图4，扇出型封装结构包括：第一塑封层10和至少一个封装器件100；封装器件100包括第一主动元件40和/或被动元件30、以及基板20；第一主动元件40和被动元件30均焊接于基板20上；第一塑封层10包覆封装器件100，且暴露基板20远离第一主动元件40和被动元件30的表面。
具体的，被动元件30可以是电阻、电容以及电感等元件。被动元件30还可以是其电性焊盘较小或者电性焊盘所在表面较小，从而在塑封过程中容易被塑封料冲歪的元器件。
主动元件包括电晶体、微处理器以及芯片等元件，本实施例中，第一主动元件40可以是其电性焊盘较小或者电性焊盘所在表面较小、或者用于固定的引脚数量较少，从而在塑封过程中容易被塑封料冲歪的主动元件。第一主动元件40还可以是与上述被动元件30具有一定的空间位置关系和/或连接关系的主动元件。
第一主动元件40和/或被动元件30均焊接于基板20上，形成独立的封装器件100。第一主动元件40和/或被动元件30均焊接于基板20上，以此将第一主动元件40和被动元件30通过焊接的方式牢固的固定在基板20上，使得第一主动元件40和被动元件30与基板20的结合力大于其塑封过程中受到的塑封料施加的挤压力，从而其在塑封过程中不会被塑封料冲歪，保证塑封效果。例如将第一主动元件40和/或被动元件30通过回流焊工艺牢固的固定在基板20上。
封装器件100内第一主动元件40和被动元件30的个数均不作限定，可以是一个或者多个。示例性的，图2中封装器件100内仅包括多个被动元件30，即图2中多个被动元件30均焊接在基板20上，形成独立的封装器件100；图3中封装器件100内仅包括多个第一主动元件40，即图3中多个第一主动元件40均焊接在基板20上，形成独立的封装器件100；图4中封装器件100内包括一个第一主动元件40和多个被动元件30，即图4中一个第一主动元件40和多个被动元件30均焊接在基板20上，形成独立的封装器件100。
第一塑封层10可由塑封料固化而成型。第一塑封层10在第一主动元件40和被动元件30远离基板20的表面上形成，第一塑封层10包覆第一主动元件40和被动元件30且暴露基板20远离第一主动元件40和被动元件30的表面，也即第一塑封层10包覆封装器件100且暴露基板20远离第一主动元件40和被动元件30的表面，实现对第一主动元件40和被动元件30的塑封，也即实现对封装器件100的塑封。图1中示例性的第一塑封层10所塑封的封装器件100内仅包括多个被动元件30，实际中第一塑封层10所塑封的封装器件100也可以是如图3或者图4所示意的封装器件100。
本实施例中，将第一主动元件40或被动元件30均焊接在基板20上，形成独立的封装器件100后，通过第一塑封层10实现对封装器件100的塑封，也即实现对第一主动元件40或被动元件30的塑封。由于容易被塑封料冲歪的第一主动元件40或容易被塑封料冲歪的被动元件30牢固的焊接在基板20上，从而在后续通过第一塑封层10塑封时，便不会被塑封料冲歪，保证了第一主动元件40或被动元件30的塑封效果。
本实施例中，主动元件和被动元件30具有一定的空间位置关系的情况下，即主动元件和被动元件30的物理距离较大的情况下，此时若主动元件和被动元件30还需要建立连接关系，例如建立电连接关系，则需要设置较长的走线，耗费成本且会导致布线繁杂。针对这种情况，可以通过本实施例的技术方案，将所述主动元件作为第一主动元件40，从而和被动元件30均焊接在基板20上，形成如图4所示的封装器件100，在保证了所述主动元件和被动元件30在塑封过程中均不会冲歪的基础上，缩短了所述主动元件和被动元件30的物理距离，从而避免了需要设置较长走线，有利于节约成本简化布线，同时有利于缩减集成电路扇出型封装的整体封装尺寸。
本实施例的技术方案，出于第一主动元件40或被动元件30在塑封过程中容易被冲歪的考虑，将第一主动元件40或被动元件30焊接在基板20上，形成独立的封装器件100后再进行塑封，保证了第一主动元件40或被动元件30在塑封过程中不会被冲歪。还出于主动元件距离被动元件30较远容易导致连接走线布线过长的考虑，将与被动元件30距离较远的主动元件作为第一主动元件40从而和被动元件30焊接在同一基板20上，缩减了所述主动元件和被动元件30之间的距离，保证了所述主动元件和被动元件30之间的电连接走线较短，从而有利于缩减集成电路扇出型封装的整体封装尺寸。不仅如此，焊接于同一基板20上的多个被动元件30也可以是出于缩短物理距离的考虑而共同形成一个独立的封装器件100，同样有利于缩减集成电路扇出型封装的整体封装尺寸。另外，本实施例的技术方案，基板20的引入不仅能够避免被动器件在塑封过程中被冲歪，也提升了对被动器件进行塑封的操作容易程度，以此降低了被动器件塑封工艺的难度，从而有利于在集成电路中更小尺寸的元器件的设置，进而进一步有利于缩减集成电路扇出型封装的整体封装尺寸。
本实施例中，封装器件100内的第一主动元件40和被动元件30集成于基板20上，集成于基板20上的各第一主动元件40和被动元件30之间可以通过基板20更方便的布设连接走线，同时有利于在基板20上的合适位置引出适应实际需要的PIN脚实现与外部器件的电连接。
图5是图2中封装器件的背面结构示意图，可选的，封装器件100还包括第一焊盘70，第一焊盘70设置于基板20远离第一主动元件40和被动元件30的表面。
具体的，在基板20远离第一主动元件40和被动元件30的表面设置第一焊盘70，第一焊盘70用以实现第一主动元件40和被动元件30与外部器件的电连接。并且，在基板20远离第一主动元件40和被动元件30的表面设置第一焊盘70，第一焊盘70相对于第一主动元件40和被动元件30的电性焊盘而言，表面积较大，且表面积较为平坦，且抗损坏的能力较强，从而更便于封装器件100的封装，可以无需将封装器件100通过圆形胶膜粘贴在衬底上进行封装，而是直接将封装器件100放置在衬底上进行封装，不仅由于第一焊盘70的存在不会损坏第一主动元件40和被动元件30的电性焊盘，而且还能通过第一焊盘70保证第一主动元件40和被动元件30与外部器件电连接的实现。
本实施例中，第一焊盘70可通过电镀金属的方式实现，也可以通过刷锡膏的方式实现。示例性的，如图5中示意出了若干个第一焊盘70，将对于第一主动元件40的第一焊盘70和被动器件第一焊盘70均设置于基板20远离第一主动元件40和被动元件30的表面，以便于集成电路扇出型封装工艺的实现。
继续参考图5，可选的，封装器件100还包括阻焊层80；阻焊层80设置于基板20上，且覆盖基板20远离第一主动元件40和被动元件30的表面；阻焊层80包括开窗口81，第一焊盘70位于开窗口81内。
具体的，阻焊层80覆盖基板20远离第一主动元件40和被动元件30的表面，起到隔绝和防氧化的作用。在阻焊层80设置开窗口81，也即开口或者窗口，进而将第一焊盘70设置于开窗口81内，以便于封装器件100通过第一焊盘70实现引线，进而便于封装器件100通过第一焊盘70与外部器件建立电连接关系。
继续参考图1，可选的，扇出型封装结构还包括第二主动元件50，第二主动元件50包括设置于第二主动元件50表面的第二焊盘；第一塑封层10包覆第二主动元件50，且暴露第二主动元件50设置有第二焊盘的表面；第二主动元件50和封装器件100位于第一塑封层10的不同区域；第二主动元件50暴露于第一塑封层10外的表面和基板20暴露于第一塑封层10外的表面位于同一平面。
具体的，第二主动元件50的第二焊盘(也即第二主动元件50的电性焊盘)的面积或体积较大，使得在对第二主动元件50进行塑封的过程中，仅将第二主动元件50通过圆形胶膜粘贴在衬底上便足以抵抗第一塑封层10塑封料对第二主动元件50的挤压力，使得第二主动元件50不会被冲歪，据此，第二主动元件50可无需焊接在基板20上，而直接和封装器件100一同通过第一塑封层10塑封。
第一塑封层10暴露第二主动元件50设置有第二焊盘的表面，以将第二主动元件50的第二焊盘暴露出来，便于第二主动元件50通过第二焊盘引线，实现与外部器件的电连接。
第二主动元件50和封装器件100位于第一塑封层10不同的区域，避免两者之间互相影响，也保证了对第二主动元件50和封装器件100的塑封效果，使得对两者的塑封效果不会彼此影响，并且不会影响两者与外部器件建立电连接关系。
第二主动元件50暴露于第一塑封层10的表面和基板20暴露于第一塑封层10的表面位于同一平面，这样有利于通过第一塑封层10对第二主动元件50和封装器件100的良好的封装效果，且便于塑封过程的简单进行。
图6是本发明实施例提供的另一种封装器件的结构示意图，可选的，封装器件100还包括第二塑封层60；第二塑封层60包覆第一主动元件40和被动元件30，且暴露基板20远离第一主动元件40和被动元件30的表面。
具体的，可以将第一主动元件40和/或被动元件30焊接在基板20上形成封装器件100后，直接通过第一塑封层10将所形成的封装器件100和第二主动元件50一同塑封。还可以将第一主动元件40和/或被动元件30焊接在基板20上形成封装器件100后，先通过第二塑封层60将第一主动元件40和被动元件30塑封，再通过第一塑封层10将已经第二塑封层60塑封过的第一主动元件40和被动元件30与第二主动元件50一同塑封，此时第二塑封层60位于第一塑封层10内，也即第二塑封层60内嵌于第一塑封层10，第二塑封层60被第一塑封层10包覆。
将所形成的封装器件100单独通过第二塑封层60塑封，使得所形成的封装器件100形成一个独立的封装完成的封装器件100，封装器件100整体体积较小，第二塑封层60的厚度可小于第一塑封层10的厚度，从而第二塑封层60塑封料对封装器件100的挤压力可小于第一塑封层10塑封料对封装器件100的挤压力。对封装器件100设置第二塑封层60后，更有利于封装器件100对第一塑封层10塑封料挤压力的抵抗，避免在和第二主动元件50一同塑封时被第一塑封层10塑封料冲歪，并且对封装器件100设置第二塑封层60，有利于在通过第一塑封层10塑封封装器件100之前保护封装器件100，使得在通过第一塑封层10塑封封装器件100之前封装器件100内的第一主动元件40和被动元件30不会轻易受到外界的损坏。
示例性的，参见图6，将第一主动元件40和被动元件30通过第二塑封层60塑封，使得所形成的封装器件100形成一个独立的封装完成的封装器件100，既有利于在通过第一塑封层10塑封封装器件100之前保护第一主动元件40和被动元件30，使得封装器件100便于被移动被施加操作，还有利于封装器件100对第一塑封层10塑封料挤压力的抵抗，避免在和第二主动元件50一同塑封时被第一塑封层10塑封料冲歪。
可选的，基板20包括印制电路板或者半蚀刻框架。
具体的，基板20为印制电路板时，焊接于印制电路板上的各第一主动元件40和被动元件30之间的走线可以通过印制电路板布设，以及第一主动元件40和被动元件30与外部器件的走线均可以通过印制电路板布设。基板20为半蚀刻框架时，焊接于半蚀刻框架上的各第一主动元件40和被动元件30之间的走线可以通过半蚀刻框架实现，以及第一主动元件40和被动元件30与外部器件的走线均可以通过半蚀刻框架实现。
图7是本发明实施例提供的另一种扇出型封装结构的示意图，参见图7，可选的，扇出型封装结构还包括钝化层90，钝化层90位于基板20远离第一主动元件40和被动元件30的一侧，钝化层90内有多条扇出型金属走线；扇出型金属走线从钝化层90内部延伸至钝化层90表面，而分别连接至封装器件100和第二主动元件50。
具体的，多条扇出型金属走线图案形成于钝化层90中，也即钝化层90可用于填充多条扇出型金属走线图案之间的缝隙，起到隔离作用。扇出型金属走线从钝化层90内部延伸至钝化层90表面的部分，也即扇出型金属走线未被钝化层90覆盖的部分可连接至封装器件100或第二主动元件50，以此实现封装器件100和第二主动元件50的扇出型封装。
本发明实施例还提供了一种扇出型封装方法，图8是本发明实施例提供的一种扇出型封装方法的流程示意图，参见图8，所述方法包括：
S10，提供基板。
具体的，可参见图1，基板20可以是印制电路板或者半蚀刻框架。
S11，将第一主动元件和/或被动元件焊接于基板上，形成封装器件。
示例性的，可参考图2至图4，图2至图4示意了包括不同数量的第一主动元件40和被动元件30的封装器件100。
S12，提供衬底。
具体的，在对封装器件100进行塑封的过程中，衬底起到支撑作用。
S13，将至少一个封装器件设置于衬底的一侧，其中每个封装器件的基板远离第一主动元件和被动元件的表面设置于衬底的一侧。
具体的，将基板20远离第一主动元件40和被动元件30的表面设置于衬底的一侧，以便于在第一主动元件40和被动元件30远离基板20的表面形成塑封层。
S14，在封装器件远离衬底的一侧形成第一塑封层，其中，第一塑封层包覆封装器件。
具体的，可以将多个封装器件100一同通过第一塑封层10塑封。
S15，移除衬底。
具体的，移除衬底之后，剩余被第一塑封层10塑封好的至少一个封装器件100，被第一塑封层10塑封好的至少一个封装器件100呈一整体。
本发明实施例提供的扇出型封装方法与现有技术不同，现有技术中是将被动器件仅通过圆形胶膜粘贴在衬底上进行塑封，然而本实施例是先将第一主动元件40和/或被动元件30焊接在基板20上形成独立的封装器件100之后对封装器件100进行塑封，以对第一主动元件40和/或被动元件30进行塑封，以此能够较好的避免被动器件在塑封过程中被冲歪，保证被动器件的塑封效果。并且对形成的封装器件100进行塑封时可无需通过圆形胶膜将封装器件100粘贴在衬底上，而是可以直接将封装器件100放置在衬底的一侧即可进行塑封，不仅能够保证被动器件在塑封过程中不被冲歪，还能保证被动器件在塑封过程中不被损坏。
本发明实施例提供的上述任意技术方案所述的扇出型封装结构可以由上述扇出型封装方法制备得到，本发明实施例提供的扇出型封装方法与上述任意技术方案所述的扇出型封装结构，两者属于相同的发明构思，且能够实现相同的技术效果，重复内容此处不再赘述。
可选的，提供衬底之后还包括：在衬底的一侧形成胶膜。将至少一个封装器件100设置于衬底的一侧，其中每个封装器件100的基板20远离第一主动元件40和被动元件30的表面设置于衬底的一侧之前还包括：将第二主动元件50设置有第二焊盘的表面设置于胶膜远离衬底的一侧。将至少一个封装器件100设置于衬底的一侧，其中每个封装器件100的基板20远离第一主动元件40和被动元件30的表面设置于衬底的一侧包括：将封装器件100的基板20远离第一主动元件40和被动元件30的表面设置于衬底的一侧未形成有胶膜的区域。在封装器件100远离衬底的一侧形成第一塑封层10，其中，第一塑封层10包覆至少一个封装器件100包括：在第二主动元件50和封装器件100远离衬底的一侧形成第一塑封层10，其中，第一塑封层10包覆第二主动元件50和封装器件100。移除衬底之后还包括：移除胶膜。
图9是本发明实施例提供的另一种扇出型封装方法的流程示意图，参见图9，所述方法包括：
S20，提供基板。
S21，将第一主动元件和/或被动元件焊接于基板上，形成封装器件。
S22，提供衬底。
S23，在衬底的一侧形成胶膜。
S24，将第二主动元件设置有第二焊盘的表面设置于胶膜远离衬底的一侧。
具体的，第二焊盘即第二主动元件的电性焊盘，胶膜不仅提高了第二主动元件对衬底的黏附程度，还能够对第二焊盘起到保护作用。
S25，将封装器件的基板远离第一主动元件和被动元件的表面设置于衬底的一侧未形成有胶膜的区域。
具体的，通过封装器件100的形成，本实施例中在塑封过程中，封装器件100可无需通过圆形胶膜将封装器件100粘贴在衬底上，而是可以直接将封装器件100放置在衬底的一侧即可进行塑封，不仅能够保证被动器件在塑封过程中不被冲歪，还能保证被动器件在塑封过程中不被损坏。
S26，在第二主动元件和封装器件远离衬底的一侧形成第一塑封层，其中，第一塑封层包覆第二主动元件和封装器件。
S27，移除衬底。
S28，移除胶膜。
具体的，依次移除衬底和移除胶膜之后，可参考图1，剩余被第一塑封层塑封好的第二主动元件50和至少一个封装器件100，被第一塑封层10塑封好的第二主动元件50和至少一个封装器件100呈一整体。
可参考图5，可选的，将第一主动元件40和/或被动元件30焊接于基板20上，形成封装器件100之后还包括：在基板20远离第一主动元件40和被动元件30的表面形成第一焊盘70。具体的，图5示例性的示意出了第一焊盘70的结构。
可继续参考图5，可选的，在基板20远离第一主动元件40和被动元件30的表面形成第一焊盘70之前还包括：在基板20远离第一主动元件40和被动元件30的表面形成阻焊层80，阻焊层80覆盖基板20远离第一主动元件40和被动元件30的表面，阻焊层80包括开窗口81，开窗口81内用于设置第一焊盘70。具体的，图5示例性的示意出了阻焊层80和开窗口81。
可参考图6，可选的，将第一主动元件40和/或被动元件30焊接于基板20上，形成封装器件100之后还包括：在第一主动元件40和被动元件30远离基板20的一侧形成第二塑封层60，其中，第二塑封层60包覆第一主动元件40和被动元件30且暴露基板20远离第一主动元件40和被动元件30的表面。具体的，图6示例性的示意出了形成的封装器件100还包括第二塑封层60。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种扇出型封装结构，其特征在于，包括：
第一塑封层和至少一个封装器件；
所述封装器件包括第一主动元件和/或被动元件、以及基板；所述第一主动元件和所述被动元件均焊接于所述基板上；所述第一塑封层包覆所述封装器件，且暴露所述基板远离所述第一主动元件和所述被动元件的表面。
2.根据权利要求1所述的扇出型封装结构，其特征在于，
所述封装器件还包括第一焊盘，所述第一焊盘设置于所述基板远离所述第一主动元件和所述被动元件的表面。
3.根据权利要求1所述的扇出型封装结构，其特征在于，还包括第二主动元件，所述第二主动元件包括设置于所述第二主动元件表面的第二焊盘；
所述第一塑封层包覆所述第二主动元件，且暴露所述第二主动元件设置有所述第二焊盘的表面；
所述第二主动元件和所述封装器件位于所述第一塑封层的不同区域；
所述第二主动元件暴露于所述第一塑封层外的表面和所述基板暴露于所述第一塑封层外的表面位于同一平面。
4.根据权利要求1所述的扇出型封装结构，其特征在于，所述封装器件还包括第二塑封层；
所述第二塑封层包覆所述第一主动元件和所述被动元件，且暴露所述基板远离所述第一主动元件和所述被动元件的表面。
5.根据权利要求2所述的扇出型封装结构，其特征在于，所述封装器件还包括阻焊层；所述阻焊层设置于所述基板上，且覆盖所述基板远离所述第一主动元件和所述被动元件的表面；所述阻焊层包括开窗口，所述第一焊盘位于所述开窗口内。
6.根据权利要求3所述的扇出型封装结构，其特征在于，还包括钝化层，所述钝化层内有多条扇出型金属走线；所述钝化层位于所述基板远离所述第一主动元件和所述被动元件的一侧；
所述扇出型金属走线从所述钝化层内部延伸至所述钝化层表面，而分别连接至所述封装器件和所述第二主动元件。
7.一种扇出型封装方法，其特征在于，所述方法包括：
提供基板；
将第一主动元件和/或被动元件焊接于所述基板上，形成封装器件；
提供衬底；
将至少一个所述封装器件设置于所述衬底的一侧，其中每个所述封装器件的所述基板远离所述第一主动元件和所述被动元件的表面设置于所述衬底的一侧；
在所述封装器件远离所述衬底的一侧形成第一塑封层，其中，所述第一塑封层包覆所述封装器件；
移除所述衬底。
8.根据权利要求7所述的扇出型封装方法，其特征在于，
提供衬底之后还包括：在所述衬底的一侧形成胶膜；
将至少一个所述封装器件设置于所述衬底的一侧，其中每个所述封装器件的所述基板远离所述第一主动元件和所述被动元件的表面设置于所述衬底的一侧之前还包括：将第二主动元件设置有第二焊盘的表面设置于所述胶膜远离所述衬底的一侧；
将至少一个所述封装器件设置于所述衬底的一侧，其中每个所述封装器件的所述基板远离所述第一主动元件和所述被动元件的表面设置于所述衬底的一侧包括：将所述封装器件的所述基板远离所述第一主动元件和所述被动元件的表面设置于所述衬底的一侧未形成有所述胶膜的区域；
在所述封装器件远离所述衬底的一侧形成第一塑封层，其中，所述第一塑封层包覆所述封装器件包括：在所述第二主动元件和所述封装器件远离所述衬底的一侧形成第一塑封层，其中，所述第一塑封层包覆所述第二主动元件和所述封装器件；
移除所述衬底之后还包括：移除所述胶膜。
9.根据权利要求8所述的扇出型封装方法，其特征在于，将第一主动元件和/或被动元件焊接于所述基板上，形成封装器件之后还包括：
在所述基板远离所述第一主动元件和所述被动元件的表面形成第一焊盘。
10.根据权利要求8所述的扇出型封装方法，其特征在于，将第一主动元件和/或被动元件焊接于所述基板上，形成封装器件之后还包括：
在所述第一主动元件和所述被动元件远离所述基板的一侧形成第二塑封层，其中，所述第二塑封层包覆所述第一主动元件和所述被动元件且暴露所述基板远离所述第一主动元件和所述被动元件的表面。
CN202110532930.1A 2021-05-17 2021-05-17 一种扇出型封装结构及封装方法 Pending CN113130472A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110532930.1A CN113130472A (zh) 2021-05-17 2021-05-17 一种扇出型封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110532930.1A CN113130472A (zh) 2021-05-17 2021-05-17 一种扇出型封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN113130472A true CN113130472A (zh) 2021-07-16

Family

ID=76781944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110532930.1A Pending CN113130472A (zh) 2021-05-17 2021-05-17 一种扇出型封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN113130472A (zh)

Similar Documents

Publication Publication Date Title
US20090004774A1 (en) Method of multi-chip packaging in a tsop package
JP4919103B2 (ja) ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法
KR0177395B1 (ko) 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법
JP2007207802A (ja) 電子回路モジュールとその製造方法
JP3109847U (ja) 特性インピーダンスを低減できる樹脂パッケージ半導体装置
US6903464B2 (en) Semiconductor die package
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JP3612155B2 (ja) 半導体装置および半導体装置用のリードフレーム
CN214672613U (zh) 一种扇出型封装结构
CN113130472A (zh) 一种扇出型封装结构及封装方法
JP2001177005A (ja) 半導体装置及びその製造方法
KR100788341B1 (ko) 칩 적층형 반도체 패키지
JP4038021B2 (ja) 半導体装置の製造方法
CN108511412B (zh) 一种引线框再分布结构及其制造方法
JP5077337B2 (ja) モールドパッケージおよびその製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
US20070105270A1 (en) Packaging methods
KR20020028473A (ko) 적층 패키지
KR20070067382A (ko) 반도체 패키지용 기판
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2001085604A (ja) 半導体装置
KR100708050B1 (ko) 반도체패키지
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法
KR100639203B1 (ko) 플라스틱 패키지를 갖는 반도체 장치와 비지에이 패키지를갖는 반도체 장치를 적층하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination