JP3109847U - 特性インピーダンスを低減できる樹脂パッケージ半導体装置 - Google Patents

特性インピーダンスを低減できる樹脂パッケージ半導体装置 Download PDF

Info

Publication number
JP3109847U
JP3109847U JP2005000119U JP2005000119U JP3109847U JP 3109847 U JP3109847 U JP 3109847U JP 2005000119 U JP2005000119 U JP 2005000119U JP 2005000119 U JP2005000119 U JP 2005000119U JP 3109847 U JP3109847 U JP 3109847U
Authority
JP
Japan
Prior art keywords
metal layer
lead
lead frame
chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005000119U
Other languages
English (en)
Inventor
重興 資
Original Assignee
分特股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 分特股▲ふん▼有限公司 filed Critical 分特股▲ふん▼有限公司
Application granted granted Critical
Publication of JP3109847U publication Critical patent/JP3109847U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】特性インピーダンスを低減できる樹脂パッケージ半導体装置を提供する。
【解決手段】
樹脂パッケージ半導体装置において、チップ１と、リードフレーム２と、金属層３と、粘着層４、４’と、ボンディングワイヤ５、５’と、封止樹脂６とからなり、前記リードフレーム２の各リード２１の上方、または下方の選定された場所にはそれぞれ粘着層４によって金属層３が固定され、チップ１の電極１１と、リードフレーム２との間はそれぞれボンディングワイヤ５によって接続され、選定された少なくとも一つのリード２１と、金属層３との間はボンディングワイヤ５’によって接続され、金属層３をアース面、または電源面とすることができ、それにより電気ノイズと電磁波障害を低減させ、パッケージ体の特性インピーダンスがもたらす信号伝達不良を解消することができ、信号伝達の安定性と伝送速度を高めることができる構造である。
【選択図】 図１

Description

本考案は樹脂パッケージ半導体装置に関し、特に、特性インピーダンスを低減できるＴＳＯＰ（ＬＯＣ）と、ＴＳＯＰおよびＱＦＰ構造の改良に関わる。
公知構造の樹脂パッケージ半導体装置は、例えば、特許文献１に見られるようなものであり、中でもよく見かけるものとしては、ＴＳＯＰ、またはＱＦＰ構造のもの（図８を参照）と、ＴＳＯＰ（ＬＯＣ）構造のもの（図７を参照）とがあり、どちらもチップ１０、１０’を含んでおり、前記チップ１０、１０’上方には外部と電気的に接続されるリードフレーム２０、２０’が設けられており、前記リードフレーム２０、２０’にはプレス成形によって二列、または四列の複数のリード２０１、２０１’が形成されており、前記チップ１０、１０’の電極と、リードフレーム２０、２０’の複数のリード２０１、２０１’との間はそれぞれボンディングワイヤ４０、４０’によって電気的に接続されており、前記チップ１０、１０’の外周は絶縁体である封止樹脂５０、５０’によって密封されており、上記構造により公知構造の樹脂パッケージ半導体装置が構成されており、ＴＳＯＰ、またはＱＦＰと、ＴＳＯＰ（ＬＯＣ）との相違点は、後者が前記チップ１０を直接粘着物によってリードフレーム２０下方に固定することによって全体の体積を小さくしている点のみである。
上記の公知構造によるＴＳＯＰ、またはＱＦＰと、ＴＳＯＰ（ＬＯＣ）の形態においては、未だに電磁波障害（electromagnetic interference,ＥＭＩ）、およびノイズ（noise、ショットノイズ、フリッカノイズ、インパルスノイズ、熱ノイズ、分配ノイズ等）の問題を克服しておらず、特性インピーダンスによる信号伝達不良を低減させることができず、現代の電子製品の厳しいＥＭＣ規格や高伝送効率の要求を満たすことは難しい。
特開２００３−１１００７７号公報
本考案の目的は、上記の従来構造の問題点に鑑みてなされたもので、リードフレームの選定された位置に金属層を設け、それをボンディングワイヤで接続する構造により、電気ノイズと電磁波障害を低減させ、さらに樹脂パッケージ半導体装置の特性インピーダンスによる信号伝達不良を低減することができ、信号伝達の安定性と伝送速度を高めることができる樹脂パッケージ半導体装置を提供することである。
前記課題を解決するために、本考案は、チップと、リードフレームと、金属層と、粘着層と、ボンディングワイヤと、封止樹脂とからなり、ＴＳＯＰ（ＬＯＣ）、ＴＳＯＰおよびＱＦＰ形式の樹脂パッケージ半導体装置に構成されており、前記リードフレームの各リードの上方、または下方の選定された場所にはそれぞれ粘着層によって金属層が固定されており、チップの複数の電極と、リードフレームとの間はそれぞれボンディングワイヤによってお互いに接続されており、選定された少なくとも一つのリードと、金属層との間はボンディングワイヤによってお互いに接続されて本考案の特性インピーダンスを低減できる樹脂パッケージ半導体が構成されており、金属層をアース面、または電源面とし、前記金属層とリードをボンディングワイヤによって電気的に接続する構造により、電気ノイズと電磁波障害を低減させ、パッケージ体の特性インピーダンスがもたらす信号伝達不良を解消し、信号伝達の安定性と伝送速度を高める効果を達成する。
請求項１の考案は、チップと、リードフレームと、金属層と、粘着層と、ボンディングワイヤと、封止樹脂とからなり、前記リードフレームの各リードの下面には、粘着層が設けられており、それぞれ金属層を粘着固定しており、前記金属層には、溶接面が設けられており、金属層の下方にはチップが設けられており、金属層はリードフレームと、チップとの間に介在しており、前記チップの複数の電極と、リードフレームの各リードとの間はそれぞれボンディングワイヤによってお互いに接続されており、選定されたリードフレームの少なくとも一つのリードと、前記金属層との間はボンディングワイヤによってお互いに電気的に接続されていることを特徴とする特性インピーダンスを低減できる樹脂パッケージ半導体装置である。
請求項２の考案は、前記リードフレームの各リード上面には、粘着層が設けられており、それぞれ金属層を粘着固定しており、リードフレームの下方にはチップが設けられており、前記チップの複数の電極と、各リードとの間はそれぞれボンディングワイヤによってお互いに接続されており、選定されたリードフレームの少なくとも一つのリードと、前記金属層の溶接面との間はボンディングワイヤによってお互いに接続されていることを特徴とする請求項１記載の特性インピーダンスを低減できる樹脂パッケージ半導体装置である。
請求項３の考案は、前記金属層、またはリードフレームの下面には、第二の粘着層が設けられており、前記チップを粘着固定していることを特徴とする請求項１、または２記載の特性インピーダンスを低減できる樹脂パッケージ半導体装置である。
本項案の樹脂パッケージ半導体装置によれば、リードフレームの各リードの上方、または下方の選定された場所に粘着層によって金属層を固定し、金属層をアース面、または電源面とし、前記金属層とリードをボンディングワイヤによって電気的に接続する構造により、電気ノイズと電磁波障害を低減させ、半導体パッケージ体の特性インピーダンスがもたらす信号伝達不良を解消し、信号伝達の安定性と伝送速度を高めることができる。
本考案の好適な実施例において、その構造上の特徴、その他作用、目的を図面に沿って詳細に説明する。
図１、２、３、４、５は本考案の実施例による特性インピーダンスを低減できる樹脂パッケージ半導体装置を示す図であり、チップ１、リードフレーム２、複数の金属層３、粘着層４、４’、ボンディングワイヤ５、５’と、封止樹脂６とから構成されている。
前記チップ１は、珪素、またはガリウムヒ素等の半導体材料から製造された特定の機能を有する電子素子であり、選定された面に複数の電極１１が設けられている。
前記リードフレーム２には、金属をプレス加工した二列、または四列（ＱＦＰ形式）の複数のリード２１が形成されており、チップ１と外部とを電気的に接続するのに使用される。
前記金属層３は、金属鋼板、金属膜、金属網、またはその他の導電性を有する板体である。前記粘着層４、４’は液体を乾燥させた後に形成される粘着性を有する固体物質（糊等）、または粘着テープとすることができる。前記ボンディングワイヤ５、５’は、金線、または導電性を有する線材である。前記封止樹脂６は、チップ１等の素子を密封する絶縁体である。
本考案の実施例１は、図１に示すように、前述のチップ１と、リードフレーム２と、金属層３と、粘着層４、４’と、ボンディングワイヤ５、５’と、封止樹脂６とによってＴＳＯＰ（ＬＯＣ）の樹脂パッケージ半導体装置が構成されており、前記リードフレーム２の各リード２の下面に粘着層４を設け、それぞれ金属層３を粘着固定し、前記金属層３に溶接面３１を設け、前記金属層３の下方にさらにもう一つの粘着層４’を設け、前記チップを粘着固定する。前記チップ１の複数の電極１１と、リードフレーム２の各リード２１との間をそれぞれボンディングワイヤ５によってお互いに接続し、選定された少なくとも一つの電極１１をボンディングワイヤ５’によって、先ず前記金属層３の溶接面３１と接合し、次にボンディングワイヤ５’によってリード２１とお互いに接合し、封止樹脂６によってチップ１と金属層３の外周とを密封し、上記構造によって本考案の実施例１による特性インピーダンスを低減できる樹脂パッケージ半導体装置が構成される。
次ぎに、図２に示すように、本考案の実施例２によるＴＳＯＰ（ＬＯＣ）は、リードフレーム２ａの各リード２１ａの上面（または上下面同時に）に粘着層４ａを設けることができ、それぞれ金属層３ａを粘着固定し、金属層３ａ上面に溶接面３１ａを設け、リードフレーム２ａの各リード２１ａの下面にもう一つの粘着層４ａ’を設け、前記チップ１ａを粘着固定する。前記チップ１ａの複数の電極１１ａと、リードフレーム２ａの各リード２１ａとの間をそれぞれボンディングワイヤ５ａによってお互いに接続し、選定された少なくとも一つのリード２１ａと、前記金属層３ａの溶接面３１ａとの間をボンディングワイヤ５ａ’によってお互いに接続し、封止樹脂６ａによってチップ１ａと金属層３ａの外周を密封し、上記構造によって本考案による特性インピーダンスを低減できる樹脂パッケージ半導体装置が構成される。
本考案の他の実施例として、ＴＳＯＰ、およびＱＦＰの構造形式にすることができ、図３の実施例３、図４の実施例４、図５の実施例５、図６の実施例６に示すように、リードフレーム２ｂの二列、または四列のリード２１ｂ上面に粘着層４ｂを設け、それぞれ金属層３ｂを粘着固定し、前記金属層３ｂ上面に溶接面３１ｂを設け、リードフレーム２ｂの各リード２１ｂ下方の選定された位置にチップ１ｂを設け、リードフレーム２ｂとの間に適当な距離を形成する。前記チップ１ｂの複数の電極１１ｂと、リードフレーム２ｂの各リード２１ｂとの間をそれぞれボンディングワイヤ５ｂによってお互いに接続し、選定された少なくとも一つのリード２１ｂと、前記金属層３ｂの溶接面３１ｂとの間をボンディングワイヤ５ｂ’によってお互いに接続し、封止樹脂６ｂによってチップ１ｂと金属層３ｂの外周を密封し、上記構造によって本考案による特性インピーダンスを低減できる樹脂パッケージ半導体装置が構成される。
図４に示すように、本考案の実施例４によるＴＳＯＰ、およびＱＦＰの構造形式は、リードフレーム２ｃの二列、または四列のリード２１ｃの下面に粘着層４ｃを設けることができ、それぞれ金属層３ｃを粘着固定しており、前記金属層３ｃには溶接面３１ｃを設け、リードフレーム２ｃの各リード２１ｃ下方の選定された位置にチップ１ｃを設け、リードフレーム２ｃとの間に適当な距離を形成し、前記金属層３ｃが丁度チップ１ｃと、リードフレーム２ｃとの間を阻隔する構造にする。前記チップ１ｃの複数の電極１１ｃと、リードフレーム２ｃの各リード２１ｃとの間をそれぞれボンディングワイヤ５ｃによってお互いに接続し、選定された少なくとも一つの電極１１ｃをボンディングワイヤ５ｃ’によって先ず金属層３ｃの溶接面２１ｃと接続し、次にボンディングワイヤ５ｃ’によってリード２１ｃとお互いに接続し、封止樹脂６ｃによってチップ１ｃと金属層３ｃの外周を密封し、上記構造によって本考案による特性インピーダンスを低減できる樹脂パッケージ半導体装置を構成することもできる。
このように、本考案を実施した特性インピーダンスを低減できる樹脂パッケージ半導体装置の各実施例では、金属層３、３ｃをリードフレーム２、２ｃの下方（図１、２、３、４を参照）に設置して、チップ１、１ｃと、リードフレーム２、２ｃとの間を阻隔するか、または金属層３ａ、３ｂをリードフレーム２ａ、２ｂの上方（図２、３に示す）に設置することができ、ボンディングワイヤ５’、５ａ、５ｂ、５ｃによって、リード２１、２１ａ、２１ｂ、２１ｃと、金属層３、３ａ、３ｂ、３ｃとの間（図５、６を参照）を接続し、金属層３、３ａ、３ｂ、３ｃをアース面（ground plane）、または電源面(power plane)とすることができ、このようにアース（ground）によって電気ノイズと電磁波障害を低減させ、半導体パッケージ体の特性インピーダンスがもたらす信号伝達不良を解消することができ、信号伝達の安定性と伝送速度を高めることができる構造となっている。
本考案の各実施例では、特性インピーダンスを低減できる樹脂パッケージ半導体装置は確実に実用性と新規性を有しており、その手段の運用は非常に独特であり、作用・効果もリードフレームの各リードの上方、または下方の選定された場所に粘着層によって金属層を固定し、金属層をアース面、または電源面とし、前記金属層とリードをボンディングワイヤによって電気的に接続する構造により、電気ノイズと電磁波障害を低減させ、半導体パッケージ体の特性インピーダンスがもたらす信号伝達不良を解消し、信号伝達の安定性と伝送速度を高めることがでものである。
本考案のＴＳＯＰ（ＬＯＣ）形式による樹脂パッケージ半導体装置の実施形態を示す断面図である。 本考案のＴＳＯＰ（ＬＯＣ）形式による樹脂パッケージ半導体装置のもう一つの実施形態を示す断面図である。 本考案のＴＳＯＰおよびＱＦＰ形式による樹脂パッケージ半導体装置の実施形態を示す断面図である。 本考案のＴＳＯＰおよびＱＦＰ形式による樹脂パッケージ半導体装置のもう一つの実施形態を示す断面図である。 本考案のＴＳＯＰ（ＬＯＣ）形式による樹脂パッケージ半導体装置の実施形態を示す上面図である。 本考案のＴＳＯＰおよびＱＦＰ形式による樹脂パッケージ半導体装置の実施形態を示す上面図である。 公知構造のＴＳＯＰ（ＬＯＣ）形式による樹脂パッケージ半導体装置を示す断面図である。 公知構造のＴＳＯＰおよびＱＦＰ形式による樹脂パッケージ半導体装置を示す断面図である。
符号の説明
１、１ａ、１ｂ、１ｃ チップ
１１、１１ａ、１１ｂ、１１ｃ 電極
２、２ａ、２ｂ、２ｃ リードフレーム
２１、２１ａ、２１ｂ、２１ｃ リード
３、３ａ、３ｂ、３ｃ 金属層
３１、３１ａ、３１ｂ、３１ｃ 溶接面
４、４ａ、４ｂ、４ｃ 粘着層
５、５’、５ａ、５ａ’’、５ｂ、５ｂ’、５ｃ、５ｃ’ボンディングワイヤ
６、６ａ、６ｂ、６ｃ 封止樹脂

Claims (3)

  1. チップと、リードフレームと、金属層と、粘着層と、ボンディングワイヤと、封止樹脂とからなり、
    前記リードフレームの各リードの下面には、粘着層が設けられており、それぞれ金属層を粘着固定しており、
    前記金属層には、溶接面が設けられており、金属層の下方にはチップが設けられており、金属層はリードフレームと、チップとの間に介在しており、
    前記チップの複数の電極と、リードフレームの各リードとの間はそれぞれボンディングワイヤによってお互いに接続されており、選定されたリードフレームの少なくとも一つのリードと、前記金属層との間はボンディングワイヤによってお互いに電気的に接続されていることを特徴とする特性インピーダンスを低減できる樹脂パッケージ半導体装置。
  2. 前記リードフレームの各リード上面には、粘着層が設けられており、それぞれ金属層を粘着固定しており、リードフレームの下方にはチップが設けられており、
    前記チップの複数の電極と、各リードとの間はそれぞれボンディングワイヤによってお互いに接続されており、選定されたリードフレームの少なくとも一つのリードと、前記金属層の溶接面との間はボンディングワイヤによってお互いに接続されていることを特徴とする請求項１記載の特性インピーダンスを低減できる樹脂パッケージ半導体装置。
  3. 前記金属層、またはリードフレームの下面には、第二の粘着層が設けられており、前記チップを粘着固定していることを特徴とする請求項１、または２記載の特性インピーダンスを低減できる樹脂パッケージ半導体装置。
JP2005000119U 2004-12-16 2005-01-14 特性インピーダンスを低減できる樹脂パッケージ半導体装置 Expired - Fee Related JP3109847U (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093220255U TWM269568U (en) 2004-12-16 2004-12-16 Chip package capable of reducing characteristic resistance

Publications (1)

Publication Number Publication Date
JP3109847U true JP3109847U (ja) 2005-06-02

Family

ID=36594647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005000119U Expired - Fee Related JP3109847U (ja) 2004-12-16 2005-01-14 特性インピーダンスを低減できる樹脂パッケージ半導体装置

Country Status (3)

Country Link
US (1) US20060131742A1 (ja)
JP (1) JP3109847U (ja)
TW (1) TWM269568U (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101187903B1 (ko) * 2007-07-09 2012-10-05 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지
KR100950511B1 (ko) 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
KR100935854B1 (ko) * 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8222725B2 (en) 2010-09-16 2012-07-17 Tessera, Inc. Metal can impedance control structure
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US9123713B2 (en) 2010-11-24 2015-09-01 Tessera, Inc. Lead structures with vertical offsets

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same
US5559366A (en) * 1994-08-04 1996-09-24 Micron Technology, Inc. Lead finger tread for a semiconductor lead package system
KR100196285B1 (ko) * 1996-04-18 1999-06-15 윤종용 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법
US5773876A (en) * 1996-11-06 1998-06-30 National Semiconductor Corporation Lead frame with electrostatic discharge protection
TW378345B (en) * 1997-01-22 2000-01-01 Hitachi Ltd Resin package type semiconductor device and manufacturing method thereof
US5945732A (en) * 1997-03-12 1999-08-31 Staktek Corporation Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package
US6005286A (en) * 1997-10-06 1999-12-21 Micron Technology, Inc. Increasing the gap between a lead frame and a semiconductor die
SG87769A1 (en) * 1998-09-29 2002-04-16 Texas Instr Singapore Pte Ltd Direct attachment of semiconductor chip to organic substrate

Also Published As

Publication number Publication date
US20060131742A1 (en) 2006-06-22
TWM269568U (en) 2005-07-01

Similar Documents

Publication Publication Date Title
JP3109847U (ja) 特性インピーダンスを低減できる樹脂パッケージ半導体装置
KR960015868A (ko) 적층형 패키지 및 그 제조방법
JP2002110898A (ja) 半導体装置
JP2002222889A (ja) 半導体装置及びその製造方法
JPS63128736A (ja) 半導体素子
KR20030017676A (ko) 듀얼 다이 패키지
JP2003078105A (ja) スタックチップモジュール
US20100140786A1 (en) Semiconductor power module package having external bonding area
JPH11177020A (ja) 半導体実装構造およびその実装方法
WO2011030368A1 (ja) 半導体装置とその製造方法
KR20020015214A (ko) 반도체패키지
TW201446089A (zh) 半導體封裝件及其製法
KR101754031B1 (ko) 양면 기판 노출형 반도체 패키지
KR100788341B1 (ko) 칩 적층형 반도체 패키지
JPWO2006054339A1 (ja) 半導体装置
KR100387451B1 (ko) 반도체 장치 및 그 제조방법
JPH01137660A (ja) 半導体装置
JP2007287809A (ja) 積層型半導体装置及び積層型半導体装置の製造方法
JP2000315765A (ja) 半導体装置とそれに用いる配線基板
JP2944586B2 (ja) Ｂｇａ型半導体装置及びその製造方法
CN214672613U (zh) 一种扇出型封装结构
JP2500310B2 (ja) 半導体装置
JP2009141229A (ja) 半導体装置およびその製造方法
JPH06342818A (ja) 半導体装置
JP2005175512A (ja) 半導体装置

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R323113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

A623 Registrability report

Free format text: JAPANESE INTERMEDIATE CODE: A623

Effective date: 20050914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080406

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R323113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080406

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080406

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R323113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080406

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080406

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

LAPS Cancellation because of no payment of annual fees