KR100196285B1 - 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법 - Google Patents

폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법 Download PDF

Info

Publication number
KR100196285B1
KR100196285B1 KR1019960011812A KR19960011812A KR100196285B1 KR 100196285 B1 KR100196285 B1 KR 100196285B1 KR 1019960011812 A KR1019960011812 A KR 1019960011812A KR 19960011812 A KR19960011812 A KR 19960011812A KR 100196285 B1 KR100196285 B1 KR 100196285B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
polyimide
tape
attaching
Prior art date
Application number
KR1019960011812A
Other languages
English (en)
Other versions
KR970072337A (ko
Inventor
심성민
송영희
권영도
손해정
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960011812A priority Critical patent/KR100196285B1/ko
Priority to JP8349259A priority patent/JPH09293823A/ja
Priority to US08/843,931 priority patent/US5933708A/en
Publication of KR970072337A publication Critical patent/KR970072337A/ko
Application granted granted Critical
Publication of KR100196285B1 publication Critical patent/KR100196285B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 리드에 반도체 칩이 부착되는 리드 온 칩형 반도체 칩 패키지에 있어서, 상면에 불완전 경화된 폴리이미드 코팅층이 형성된 반도체 칩을 제조하는 단계와, 리드의 하면과 단면 접착 테이프의 상면에 형성된 폴리이미드 접착층을 부착시키는 리드-테이프 부착 단계와, 접착층이 형성되어 있지 않은 상기 단면 접착 테이프의 하면과 상기 반도체 칩의 불완전 경화된 코팅층에 가압 수단으로 가압하여 부착시키는 테이프-반도체 칩 부착 단계와, 상기 불완전 경화된 폴리이미드 코팅층을 완전 경화시키는 경화 단계를 포함하는 것을 특징으로 하는 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법을 제공함으로써, 양면 접착 테이프를 사용하지 않고 반도체 칩을 리드에 부착시킴에 따라 제조 원가를 절감시키며, 반도체 칩과 리드 사이의 접착 계면이 감소되므로 크랙의 발생을 감소시킴과 동시에 리드와 반도체 칩 부착시에 가압 수단에의 한 응력으로 인하여 발생할 수 있는 반도체 칩 표면의 손상을 개선하는 효과를 나타낸다.

Description

폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법
제1도는 일반적인 리드 온 칩형 반도체 칩 패키지의 요부를 절개한 평면도.
제2도는 종래 기술에 따른 일 실시예에 의해 리드와 반도체 칩의 접착된 상태를 나타낸 단면도.
제3도는 종래 기술에 따른 다른 실시예에 의해 리드와 반도체 칩의 접착된 상태를 나타낸 단면도.
제4도는 본 발명에 따른 일 실시예에 의해 리드와 반도체 칩의 접착된 상태를 나타낸 단면도.
제5도는 본 발명에 따른 다른 실시예에 의해 리드와 반도체 칩의 접착된 상태를 나타낸 단면도.
제6도는 경화 온도와 접착력과의 관계를 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 칩 12 : 본딩 패드
20 : 리드 프레임 22 : 리드
24 : 타이바(tie-bar) 30 : 본딩 와이어
40 : 패키지 몸체 50 : 폴리이미드 코팅층
60 : 양면 접착 폴리이미드 테이프 62, 82, 90 : 폴리이미드 필름
64 : 접착층 70 : 접착제
80 : 단면 접착 폴리이미드 테이프 84 : 접착층
100 : 반도체 칩 패키지
본 발명은 리드 온 칩형 반도체 칩 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 패키지 신뢰성의 향상과 제조 원가 절감을 할 수 있는 불완전 경화 상태의 폴리이미드를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법에 관한 것이다.
통상의 반도체 칩 패키지는 패키지 크기에 비하여 반도체 칩 크기에 대한 제약이 많았다. 이는 패키지 구조상 다이 패드를 기본적으로 배치하여야 하고, 다이 패드와 리드들간에 공간이 최소한 리드 프레임의 두께만큼은 확보되어야 하므로 실제실장 가능한 반도체 칩의 크기는 패키지의 폭에 약 70%가 일반적인 한계였다.
이러한 한계를 극복하기 위한 방안의 하나로 도입된 것이 리드 온 칩형 반도체 칩 패키지이다. 종래의 리드 프레임과는 달리 반도체 칩이 안착되는 다이패드를 제거하고 직접 리드에 반도체 칩을 부착함으로써 실장 가능한 반도체 칩의 크기 제약을 어느 정도 해소할 수 있게 되었으며, 반도체 칩상에 형성된 본딩 패드들의 위치 제약도 감소시킬 수 있게 되었다.
일반적인 리드 온 칩형 반도체 칩 패키지의 구조를 제1도 및 제2도를 참조하여 간략하게 설명하면 다음과 같다.
제1도는 일반적 인 리드 온 칩형 반도체 칩 패키지의 요부를 절개한 평면도이고, 제2도는 종래 기술에 따른 착된 상태를 나타낸 단면도이다.
제1도를 참조하면, 리드 온 칩형 반도체 칩 패키지(100)는 반도체 칩(10)의 상면과 그 상면에 대응되는 리드 프레임(20)의 리드(22)들의 하면이 양면 접착 폴리이미드 테이프(60)에 의해 접착되어 있고, 상기 반도체 칩(10)의 상면에 형성되어 있는 본딩 패드(12)들과 그 본딩 패드(12)들에 대응되는 리드(22)들이 금선(30)으로 와이어 본딩(wire bonding)되어 있으며, 상기 리드 프레임(20)의 리드(22)들과 반도체 칩(10) 및 타이바(24)를 감싸 보호하도록 성형 수지로 패키지 몸체(40)가 형성되어 있는 구조를 갖고 있다.
여기서 리드와 반도체 칩의 접착에 사용되는 양면 접착 테이프로는 제2도에서와 같이 폴리이미드 필름(62)의 양면에 접착제(64)가 도포되어 양면 접착성을 갖는 양면 접착 폴리이미드 테이프(60)가 일반적으로 사용된다. 이러한 양면 접착 폴리이미드 테이프(60)는 일면이 리드(22)의 하면에 부착되고 다른 일 면이 반도체 칩(10)의 상면에 부착됨으로써 반도체 칩(10)과 리드(22)를 부착시켜 줄 수 있다.
리드 프레임에 양면 접착층을 갖는 폴리이미드 테이프를 사용하는 이유는 반도체 칩에 폴리이미드 테이프가 부착된 리드를 올려놓고 가압 수단으로 가압시켜 반도체 칩을 부착할 때 가압 수단에 의해 반도체 칩으로 전해지는 힘을 완화함과 동시에 리드의 하면과 반도체 칩의 상면에 양면 접착되어야 하기 때문이다.
그리고 상기 반도체 칩(10)은 상면에 폴리이미드 코팅층(50)이 형성되어 있다. 폴리이미드 코팅층(50)이 형성되어 있지 않은 반도체 칩을 사용할 경우에 리드를 반도체 칩에 부착시킬때 가해지는 가압 수단에 의해 응력이 발생되며, 그로 인하여 반도체 칩이 손상을 입게 되기 때문이다.
그러나 양면 접착 폴리이미드 테이프를 이용한 리드 온 칩형 반도체 칩 패키지에 사용되는 폴리이미드 테이프는 양면 접착성을 갖고 있어야 하는 특성때문에 사용이 용이하지 않을 뿐만 아니라 고가이므로 반도체 칩 패키지의 제조 단가를 상승시킨다. 또한 패키지 내부에 존재하는 계면의 증가로 인하여 계면 박리와 패키지 크랙(crack)등 불량의 발생 요인을 제공함으로서 패키지 신뢰도를 감소시킨다.
이러한 문제점들을 해결하기 위한 방안으로 제3도에서와 같이 폴리이미드로 코팅된 반도체 칩(10)과 리드(22)를 매개체 없이 직접 접착제(70)로 부착하는 것도 있으나, 부착 공정에서 가압 수단(도시 안됨)에 의해 반도체 칩(10)의 표면에 가해지는 응력이 증가됨으로 반도체 칩(10)표면에 손상을 주는 문제점이 있다.
따라서 본 발명의 목적은 접착 계면의 수를 감소시키고 리드와 반도체 칩의 접착 공정의 진행시 발생되는 가압 수단에 의한 응력의 발생을 감소시킬 수 있으며 제조 원가를 절감할 수 있도록 하는 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법을 제공하는데 있다.
이와같은 목적을 달성하기 위한 본 발명에 따른 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착방법은 리드에 반도체 칩이 부착되는 리드 온 칩형 반도체 칩 패키지에 있어서, 상면에 불완전 경화된 폴리이미드 코팅층이 형성된 반도체 칩을 제조하는 단계; 리드의 하면과 단면 접착 테이프의 상면에 형성된 폴리이미드 접착층을 부착시키는 리드-테이프 부착 단계; 접착층이 형성되어 있지 않은 상기 단면 접착 테이프의 하면과 상기 반도체 칩의 불완전 경화된 폴리이미드 코팅층에 가압 수단으로 가압하여 부착시키는 테이프-반도체 칩 부착 단계; 상기 불완전 경화된 폴리이미드 코팅층을 완전 경화시키는 경화 단계를 포함하는 것을 특징으로 한다.
이하, 첨부 도면을 참조하여 본 발명에 의한 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법을 보다 상세하게 설명하고자 한다.
제4도는 본 발명에 따른 일 실시예에 의해 접착된 리드와 반도체 칩의 상태를 나타낸 단면도이다.
여기서 단면 접착성 폴리이미드 테이프(80)는 폴리이미드 필름(82)과 그 폴리이미드 필름의 상면에 형성된 접착층(84)으로 구성된다. 폴리이미드 테이프(80)의 접착층(84)이 리드(22)의 하면에 접착되어 있다. 그리 고 폴리이미드 테이프(80)의 접착제가 도포되지 않은 하면이 반도체 칩(10)의 폴리이미드 코팅층(50)에 접착되어 있다. 그리고 반도체 칩(10)의 상면에 형성된 본딩 패드(12)와 리드(22)의 내측 말단부가 금선(30)에 의해 와이어 본딩되어 있다.
이러한 리드 온 칩형 반도체 칩 패키지는 다음과 같은 공정의 진행으로 얻어질 수 있다.
제4도를 참조하면, 먼저 상면에 불완전 경화된 폴리이미드 코팅층(50)이 형성된 반도체 칩(10)을 제조한다. 웨이퍼 제조 공정에서 반도체 칩(10)의 상면에 폴리이미드를 코팅한 후 불완전 경화를 시킨다. 반도체 칩(10)의 상면에 코팅된 폴리이미드 코팅층(50)는 완전 경화 즉, 90%이상 이미다이제이션(Imidization)이 되면 접착력을 유지할 수 없으나, 200~250℃에서 약 1시간 정도 경화를 실시하여 폴리이미드 내에 함유된 솔벤트 성분을 휘발시키면 불완전 경화 상태가 되어 열 또는 압력을 가하면 접착력을 갖게 된다. 250℃ 이상의 온도에서 경화를 실시하는 경우도 가능하나 200∼250℃에서의 경화에 비해 접착력이 감소한다.
다음에 폴리이미드 필름(82)의 일면에 접착층(84)이 형성된 단면 접착 폴리 이미드 테이프(80)의 접착층(84)과 리드(22)의 일면을 부착시키는 리드-테이프 부착 단계를 진행시킨다. 이 때 사용되는 단면 접착 폴리이미드 테이프(80)는 양면 접착 테이프보다 저가인 내부 리드 지지용 테이프등이 사용될 수 있다.
그리고 나서 불완전 경화된 폴리이미드 코팅층(50)을 갖는 반도체 칩(10)을 단면 접착 폴리이미드 테이프(80)의 하면에 부착시키는 테이프-반도체 칩 부착 단계를 진행시킨다.
반도체 칩(10)상면에 형성된 폴리이미드 코팅층(50)에 리드(22)가 위치하도록 단면 접착 폴리이미드 테이프(80)가 부착된 리드 프레임(도시 안됨)을 정렬시킨 후에, 380~420℃로 유지되는 열판에 접촉된 리드 프레임(도시 안됨)을 가압 수단(도시 안됨)으로 2-4kgf/㎠의 힘으로 가압하면 단면 접착 폴리이미드 테이프(80)와 반도체 칩(10)이 부착된다.
제5도는 본 발명에 따른 다른 실시예에 의해 접착된 리드와 반도체 칩의 상태를 나타낸 단면도이다.
여기서 폴리이미드 테이프(90)는 접착층 없이 리드(22)에 직접 접착되어져 있다. 이것은 폴리이미드 테이프(90)자체의 불완전 경화된 상태를 이용하여 가능하다 폴리이미드 필름을 약 200~250℃로 약 1시간 경화시켜 폴리이미드 내에 함유된 솔벤트를 휘발시키면 불완전 경화 상태의 폴리이미드 테이프(90)가 된다. 250℃이상의 온도에서 0.5~1.0시간 경화를시켜도 무방하다. 그러나 250℃이상의 온도에서 경화시키는 것은 200~250℃에서 경화시켰을 때보다 접착력이 저하된다. 이러한 방법으로 형성된 폴리이미드 테이프(90)를 리드(22)와 반도체 칩(10)사이에 위치하게 하고 380~420℃를 유지하는 열판(도시 안됨)위에서 2~4kgf/㎠의 힘으로 가압시킨다.
제6도는 경화 온도와 접착력과의 관계를 나타낸 그래프이다 제6도에 나타난 실험 결과에 의하면 상기와 같은 불완전 경화 상태의 폴리이미드를 접착 수단으로 이용했을 경우 불완전 경화에서 완전 경화로 갔을 때 폴리이미드와의 경화 온도별 접착력이 증가된 것을 알 수 있다.
상기한 본 발명에 의한 방법에 따르면 웨이퍼 상태에서 반도체 칩위에 도포된 불완전 경화된 폴리이미드 코팅층을 활용하여 반도체 칩을 실장할 수 있으므로 양면 접착 테이프를 사용하지 않음에 따라 원가가 절감된다. 그리고 반도체 칩과 리드 사이의 접착 계면이 감소되므로 크랙의 발생을 감소시킴과 동시에 테이프 부착시에 가압 수단에의 한 응력으로 인하여 발생할 수 있는 반도체 칩 표면의 손상을 개선할 수 있다.
또한 리드에 단면 접착된 폴리이미드 테이프의 반도체 칩이 부착되는 부위에 추가로 접착제를 도포하여 리드 온 칩형 반도체 칩 패키지용 양면 접착 테이프의 효과를 확보함으로써 종래의 구조와는 달리 단면 접착된 테이프에 의하여 접착력 인가시 완충 작용을 함으로써 반도체 칩 표면의 손상 문제를 해결할 수 있는 이점(利點)이 있다.

Claims (3)

  1. 리드에 반도체 칩이 부착되는 리드 온 칩형 반도체 칩 패키지에 있어서, 상면에 폴리이미드를 200℃~250℃의 온도로 30분 내지 1시간 동안 경화시켜 형성된 불완전 경화 상태의 폴리이미드 코팅층을 갖는 반도체 칩을 제조하는 단계; 리드의 하면과 단면 접착 테이프의 상면에 형성된 폴리이미드 접착층을 부착시키는 리드-테이프 부착 단계; 접착층이 형성되어 있지 않은 상기 단면 접착 테이프의 하면과 상기 반도체 칩의 불완전 경화 상태의 폴리이미드 코팅층을 가압 수단으로 가압하여 상기 반도체 칩을 상기 단면 접착 테이프에 부착시키는 테이프-반도체 칩 부착 단계; 및 상기 불완전 경화 상태의 폴리이미드 코팅층을 완전 경화시키는 경화 단계;를 포함하는 것을 특징으로 하는 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법.
  2. 제1항에 있어서, 상기 리드-테이프 부착 단계가 접착면을 갖지 않는 폴리 이미드 테이프를 불완전 경화시켜 접착력을 갖도록 하여 리드와 폴리이미드 테이프를 부착시키는 것을 특징으로 하는 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법.
  3. 폴리이미드 코팅층에 접착제를 도포시키는 단계를 포함하는 것을 특징으로 하는 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법.
KR1019960011812A 1996-04-18 1996-04-18 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법 KR100196285B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960011812A KR100196285B1 (ko) 1996-04-18 1996-04-18 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법
JP8349259A JPH09293823A (ja) 1996-04-18 1996-12-27 半導体チップへのリード取付方法
US08/843,931 US5933708A (en) 1996-04-18 1997-04-17 Lead-on-chip semiconductor package and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960011812A KR100196285B1 (ko) 1996-04-18 1996-04-18 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법

Publications (2)

Publication Number Publication Date
KR970072337A KR970072337A (ko) 1997-11-07
KR100196285B1 true KR100196285B1 (ko) 1999-06-15

Family

ID=19456070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011812A KR100196285B1 (ko) 1996-04-18 1996-04-18 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법

Country Status (3)

Country Link
US (1) US5933708A (ko)
JP (1) JPH09293823A (ko)
KR (1) KR100196285B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468024B1 (ko) * 1997-06-30 2005-05-18 삼성전자주식회사 Loc패키지

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791194B1 (en) * 1996-05-30 2004-09-14 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
US6163068A (en) * 1999-04-22 2000-12-19 Yao; Hsia Kuang Multi-chip semiconductor encapsulation method and its finished product
US6534861B1 (en) 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
US6603195B1 (en) * 2000-06-28 2003-08-05 International Business Machines Corporation Planarized plastic package modules for integrated circuits
TWM269568U (en) * 2004-12-16 2005-07-01 Domintech Co Ltd Chip package capable of reducing characteristic resistance
JP6722568B2 (ja) * 2016-11-17 2020-07-15 サンコール株式会社 半導体素子取付用基板端子板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163799A (ja) * 1992-06-04 1994-06-10 Mitsui High Tec Inc リードフレームおよび半導体装置
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
JPH07176557A (ja) * 1993-12-21 1995-07-14 Toshiba Corp 半導体装置
JPH07245368A (ja) * 1994-03-07 1995-09-19 Hitachi Cable Ltd 半導体装置用リードフレーム及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468024B1 (ko) * 1997-06-30 2005-05-18 삼성전자주식회사 Loc패키지

Also Published As

Publication number Publication date
KR970072337A (ko) 1997-11-07
US5933708A (en) 1999-08-03
JPH09293823A (ja) 1997-11-11

Similar Documents

Publication Publication Date Title
US5214307A (en) Lead frame for semiconductor devices having improved adhesive bond line control
US5773878A (en) IC packaging lead frame for reducing chip stress and deformation
US5545922A (en) Dual sided integrated circuit chip package with offset wire bonds and support block cavities
US6740545B2 (en) Adhesion enhanced semiconductor die for mold compound packaging
KR100196285B1 (ko) 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법
JP2001203227A (ja) 樹脂封止方法及び樹脂封止装置
JP2806348B2 (ja) 半導体素子の実装構造及びその製造方法
JPH098186A (ja) 半導体集積回路装置およびその製造方法
JPH0794539A (ja) 半導体装置
KR100652517B1 (ko) 리드-칩 직접 부착형 반도체 패키지, 그 제조 방법 및 장치
JPH02127092A (ja) Ｉｃカードモジユール
JPH10223700A (ja) 樹脂封止半導体装置及びその製造方法
JPH06209071A (ja) 樹脂封止半導体装置およびその製造方法
KR100269219B1 (ko) 반도체 리드프레임 및 패키지 방법
JPH10125724A (ja) フリップチップのボンディング方法
KR20020080136A (ko) 반도체칩과 섭스트레이트의 접착 방법 및 그 구조
JP3514516B2 (ja) 半導体装置の製造方法
KR200179421Y1 (ko) 적층형 반도체 패캐이지
JPH1032286A (ja) 半導体装置
JP2005277415A (ja) リードチップ直接付着型半導体パッケージ、その製造方法及び装置
JPH0256958A (ja) 樹脂封止型半導体装置の製造方法
JPH01220464A (ja) 樹脂封止型半導体装置
KR0119653B1 (ko) 반도체 패키지용 리드프레임의 탑재판 구조
KR970001141Y1 (ko) 반도체 패키지의 다이 본드 구조
JPH07302863A (ja) 樹脂封止半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080201

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee