JPH07176557A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07176557A JPH07176557A JP32223893A JP32223893A JPH07176557A JP H07176557 A JPH07176557 A JP H07176557A JP 32223893 A JP32223893 A JP 32223893A JP 32223893 A JP32223893 A JP 32223893A JP H07176557 A JPH07176557 A JP H07176557A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- bonding
- chip
- semiconductor
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体チップの素子形成面と接着部材との接着
に際して接着面部に存在する異物に起因する素子形成面
の素子の特性不良を防止し、半導体チップとリード部材
とを接着する時の加熱温度に起因する半導体素子のダメ
ージを防止し得る半導体装置を提供する。 【構成】半導体素子が形成された半導体チップ１０と、
この半導体チップに電気的に接続されたリード部材１５
と、半導体チップの素子形成面の一部と上記リード部材
の一部との間に介在し、両者を接着する時の加熱温度で
のヤング率が下層よりも上層の方が大きく、かつ、ガラ
ス転移温度が下層よりも上層の方が高くなっている少な
くとも二層以上の熱可塑性接着剤１３、１４からなる接
着部材１８とを具備することを特徴とする。
に際して接着面部に存在する異物に起因する素子形成面
の素子の特性不良を防止し、半導体チップとリード部材
とを接着する時の加熱温度に起因する半導体素子のダメ
ージを防止し得る半導体装置を提供する。 【構成】半導体素子が形成された半導体チップ１０と、
この半導体チップに電気的に接続されたリード部材１５
と、半導体チップの素子形成面の一部と上記リード部材
の一部との間に介在し、両者を接着する時の加熱温度で
のヤング率が下層よりも上層の方が大きく、かつ、ガラ
ス転移温度が下層よりも上層の方が高くなっている少な
くとも二層以上の熱可塑性接着剤１３、１４からなる接
着部材１８とを具備することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、例えば樹脂封止型の半
導体装置に係り、特にリード・オン・チップ（ＬＯＣ）
構造を有する半導体装置において半導体チップとリード
部材とを接着するための接着部材に関する。
導体装置に係り、特にリード・オン・チップ（ＬＯＣ）
構造を有する半導体装置において半導体チップとリード
部材とを接着するための接着部材に関する。
【０００２】
【従来の技術】従来、大型の半導体ペレット（半導体チ
ップ）を比較的小型の外囲器（パッケージ）内に収容す
る技術として、ＬＯＣ構造を有する樹脂封止型の半導体
装置が知られている（例えば特開昭６１−２３６１３０
号）。
ップ）を比較的小型の外囲器（パッケージ）内に収容す
る技術として、ＬＯＣ構造を有する樹脂封止型の半導体
装置が知られている（例えば特開昭６１−２３６１３０
号）。
【０００３】図４は、この種の半導体装置のＬＯＣ構造
の一例を示す断面図である。この半導体装置は、半導体
チップ１００の素子形成面上に絶縁性の接着部材１０１
を介してリードフレーム（外囲器端子）のインナーリー
ド部１０３が接着されている。そして、半導体チップ１
００の素子形成面上に設けられているパッド（図示せ
ず）と上記インナーリード部１０３とがボンディングワ
イヤー１０４を介して電気的に接続されている。さら
に、樹脂モールド法により、上記半導体チップ１００、
接着部材１０１、インナーリード部１０３およびボンデ
ィングワイヤー１０４が樹脂（図示せず）により封止さ
れることにより、パッケージが形成される。
の一例を示す断面図である。この半導体装置は、半導体
チップ１００の素子形成面上に絶縁性の接着部材１０１
を介してリードフレーム（外囲器端子）のインナーリー
ド部１０３が接着されている。そして、半導体チップ１
００の素子形成面上に設けられているパッド（図示せ
ず）と上記インナーリード部１０３とがボンディングワ
イヤー１０４を介して電気的に接続されている。さら
に、樹脂モールド法により、上記半導体チップ１００、
接着部材１０１、インナーリード部１０３およびボンデ
ィングワイヤー１０４が樹脂（図示せず）により封止さ
れることにより、パッケージが形成される。
【０００４】前記接着部材１０１として、一般に、ユー
ピレックスなどのポリイミド系のベースフィルム１０１
ａの両面にそれぞれ接着剤１０１ｂが設けられた三層構
造を有するものが用いられている。
ピレックスなどのポリイミド系のベースフィルム１０１
ａの両面にそれぞれ接着剤１０１ｂが設けられた三層構
造を有するものが用いられている。
【０００５】しかし、上記した従来の半導体装置は、例
えば図５に示すように、チップ１００の素子形成面上に
接着部材１０１を介してインナーリード部１０３を接着
する際、チップ１００の素子形成面と接着部材１０１と
の接着面部に異物１１１が存在すると、この異物１１１
によりチップ１００の素子形成面が傷つけられてダメー
ジを受け、半導体素子の特性不良ひいてはチップの不良
を引き起こすおそれがある。
えば図５に示すように、チップ１００の素子形成面上に
接着部材１０１を介してインナーリード部１０３を接着
する際、チップ１００の素子形成面と接着部材１０１と
の接着面部に異物１１１が存在すると、この異物１１１
によりチップ１００の素子形成面が傷つけられてダメー
ジを受け、半導体素子の特性不良ひいてはチップの不良
を引き起こすおそれがある。
【０００６】即ち、半導体ウェハをチップ１００に分割
するダイシング工程においては、ウェハの切断時に生じ
る切り屑（例えばシリコン）がチップ１００上に付着し
てしまう。この切り屑は、後の洗浄工程でも完全には除
去できず、若干残ることが判明している。そして、この
切り屑が前記接着面部に異物１１１となり、チップ１０
０の素子形成面を傷つける結果となっている。
するダイシング工程においては、ウェハの切断時に生じ
る切り屑（例えばシリコン）がチップ１００上に付着し
てしまう。この切り屑は、後の洗浄工程でも完全には除
去できず、若干残ることが判明している。そして、この
切り屑が前記接着面部に異物１１１となり、チップ１０
０の素子形成面を傷つける結果となっている。
【０００７】また、前記ベースフィルム１０１ａの両面
に設けられた接着剤１０１ｂのガラス転移温度が２００
℃以下になると、インナーリード部１０３にボンディン
グワイヤー１０４をボンディングする時にヒーター上で
加熱された接着剤１０１ｂのヤング率（ボンディング時
の温度でのヤング率）が１０9 Ｐａより小さくなる。こ
れにより、インナーリード部１０３が動き易くなり、ボ
ンディングの接合強度が低下する。
に設けられた接着剤１０１ｂのガラス転移温度が２００
℃以下になると、インナーリード部１０３にボンディン
グワイヤー１０４をボンディングする時にヒーター上で
加熱された接着剤１０１ｂのヤング率（ボンディング時
の温度でのヤング率）が１０9 Ｐａより小さくなる。こ
れにより、インナーリード部１０３が動き易くなり、ボ
ンディングの接合強度が低下する。
【０００８】そこで、前記接着剤１０１ｂとして、ガラ
ス転移温度が２００℃以上、ボンディング時の温度での
ヤング率が１０9 Ｐａ以上となる材料を使用している。
しかし、ガラス転移温度が２００℃以上の接着剤１０１
ｂを用いる場合、チップ１００とインナーリード部１０
３とを接着する時の加熱温度は、通常、４００〜４８０
℃のように高くしているので、チップ１００の素子形成
面の半導体素子に熱によるダメージを与えてしまい、パ
ッケージの信頼性を劣化させてしまう。
ス転移温度が２００℃以上、ボンディング時の温度での
ヤング率が１０9 Ｐａ以上となる材料を使用している。
しかし、ガラス転移温度が２００℃以上の接着剤１０１
ｂを用いる場合、チップ１００とインナーリード部１０
３とを接着する時の加熱温度は、通常、４００〜４８０
℃のように高くしているので、チップ１００の素子形成
面の半導体素子に熱によるダメージを与えてしまい、パ
ッケージの信頼性を劣化させてしまう。
【０００９】
【発明が解決しようとする課題】上記したように従来の
ＬＯＣ構造を有する半導体装置は、半導体チップの素子
形成面と接着部材との接着面部に存在する異物により素
子形成面が傷つけられて半導体素子の特性不良を引き起
こし、半導体チップとリード部材とを接着する時の加熱
温度が高いことに起因して接着部材の接着剤が半導体チ
ップの素子形成面の半導体素子に熱によるダメージを与
えてしまい、パッケージの信頼性を劣化させてしまうと
いう問題があった。
ＬＯＣ構造を有する半導体装置は、半導体チップの素子
形成面と接着部材との接着面部に存在する異物により素
子形成面が傷つけられて半導体素子の特性不良を引き起
こし、半導体チップとリード部材とを接着する時の加熱
温度が高いことに起因して接着部材の接着剤が半導体チ
ップの素子形成面の半導体素子に熱によるダメージを与
えてしまい、パッケージの信頼性を劣化させてしまうと
いう問題があった。
【００１０】本発明は上記の問題点を解決すべくなされ
たもので、半導体チップの素子形成面と接着部材との接
着に際して接着面部に存在する異物に起因する素子形成
面の素子の特性不良を防止し、半導体チップとリード部
材とを接着する時の加熱温度に起因する半導体素子のダ
メージを防止し得る半導体装置を提供することを目的と
する。
たもので、半導体チップの素子形成面と接着部材との接
着に際して接着面部に存在する異物に起因する素子形成
面の素子の特性不良を防止し、半導体チップとリード部
材とを接着する時の加熱温度に起因する半導体素子のダ
メージを防止し得る半導体装置を提供することを目的と
する。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
半導体素子が形成された半導体チップと、この半導体チ
ップに電気的に接続されたリード部材と、前記半導体チ
ップの素子形成面の一部と上記リード部材の一部との間
に介在し、両者を接着する時の加熱温度でのヤング率が
下層よりも上層の方が大きく、かつ、ガラス転移温度が
下層よりも上層の方が高くなっている少なくとも二層以
上の熱可塑性接着剤からなる接着部材とを具備すること
を特徴とする。
半導体素子が形成された半導体チップと、この半導体チ
ップに電気的に接続されたリード部材と、前記半導体チ
ップの素子形成面の一部と上記リード部材の一部との間
に介在し、両者を接着する時の加熱温度でのヤング率が
下層よりも上層の方が大きく、かつ、ガラス転移温度が
下層よりも上層の方が高くなっている少なくとも二層以
上の熱可塑性接着剤からなる接着部材とを具備すること
を特徴とする。
【００１２】
【作用】接着部材は、少なくとも二層以上の熱可塑性接
着剤からなり、接着時の加熱温度でのヤング率が下層の
接着剤よりも上層の接着剤の方が大きく、接着に際して
接着面部に存在する異物の取り込み効果を向上させるこ
とが可能になる。
着剤からなり、接着時の加熱温度でのヤング率が下層の
接着剤よりも上層の接着剤の方が大きく、接着に際して
接着面部に存在する異物の取り込み効果を向上させるこ
とが可能になる。
【００１３】また、下層の接着剤のガラス転移温度が上
層の接着剤のガラス転移温度よりも低い所定の範囲内に
設定されているので、チップとリード部材とを接着する
時の加熱温度を従来例よりも低くすることができ、半導
体チップの素子形成面の半導体素子に与える熱を低減で
き、熱ダメージによる配線層のストレスマイグレーショ
ンが少なくなり、パッケージの信頼性を向上させること
が可能になる。
層の接着剤のガラス転移温度よりも低い所定の範囲内に
設定されているので、チップとリード部材とを接着する
時の加熱温度を従来例よりも低くすることができ、半導
体チップの素子形成面の半導体素子に与える熱を低減で
き、熱ダメージによる配線層のストレスマイグレーショ
ンが少なくなり、パッケージの信頼性を向上させること
が可能になる。
【００１４】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明の半導体装置の一実施例に
係るＬＯＣ構造を示している。この半導体装置において
は、１０はトランジスタなどの半導体素子が形成された
表面上に配線層１１およびパッシベーション膜（保護
膜）１２などが形成された半導体チップである。１５は
リード部材であり、例えばリードフレーム（外囲器端
子）のインナーリード部である。本例では、前記チップ
１０の素子形成面上に設けられているパッド１６とイン
ナーリード部１５とがボンディングワイヤー１７を介し
て電気的に接続されている。１８は上記チップ１０の素
子形成面の一部と上記インナーリード部１５との間に介
在して両者を接着するための接着部材である。
に説明する。図１は、本発明の半導体装置の一実施例に
係るＬＯＣ構造を示している。この半導体装置において
は、１０はトランジスタなどの半導体素子が形成された
表面上に配線層１１およびパッシベーション膜（保護
膜）１２などが形成された半導体チップである。１５は
リード部材であり、例えばリードフレーム（外囲器端
子）のインナーリード部である。本例では、前記チップ
１０の素子形成面上に設けられているパッド１６とイン
ナーリード部１５とがボンディングワイヤー１７を介し
て電気的に接続されている。１８は上記チップ１０の素
子形成面の一部と上記インナーリード部１５との間に介
在して両者を接着するための接着部材である。
【００１５】上記チップ１０、インナーリード部１５、
ボンディングワイヤー１７および接着部材１８は、樹脂
モールド法により樹脂（図示せず）により封止されてお
り、樹脂封止型パッケージが形成されている。
ボンディングワイヤー１７および接着部材１８は、樹脂
モールド法により樹脂（図示せず）により封止されてお
り、樹脂封止型パッケージが形成されている。
【００１６】なお、上記半導体装置のアセンブリに際し
ては、予め所定の大きさに切断された接着部材１８の一
方の面を熱圧着によりインナーリード部１５に貼付して
おき、その後、接着部材１８の他方の面にチップ１０の
素子形成面の所定部分を熱圧着することにより、チップ
１０とインナーリード部１５とを貼り合わせる。この
後、ボンディング工程、樹脂モールド工程を経てパッケ
ージを形成する。
ては、予め所定の大きさに切断された接着部材１８の一
方の面を熱圧着によりインナーリード部１５に貼付して
おき、その後、接着部材１８の他方の面にチップ１０の
素子形成面の所定部分を熱圧着することにより、チップ
１０とインナーリード部１５とを貼り合わせる。この
後、ボンディング工程、樹脂モールド工程を経てパッケ
ージを形成する。
【００１７】ところで、本発明においては、前記接着部
材１８は、少なくとも二層以上の熱可塑性接着剤（本例
では二層の接着剤１３、１４）からなり、接着時の加熱
温度でのヤング率が下層の接着剤１３よりも上層の接着
剤１４の方が大きく、かつ、ガラス転移温度は下層より
も上層の方が高くなっている。
材１８は、少なくとも二層以上の熱可塑性接着剤（本例
では二層の接着剤１３、１４）からなり、接着時の加熱
温度でのヤング率が下層の接着剤１３よりも上層の接着
剤１４の方が大きく、かつ、ガラス転移温度は下層より
も上層の方が高くなっている。
【００１８】そして、上記接着部材１８の最下層（本例
では下層、チップ側）の接着剤１３は、チップ１０との
接着時の加熱温度でのヤング率が１０9 Ｐａより低く
（本例では１０7 Ｐａより低く）、ガラス転移温度が１
００〜１８０℃の範囲内の材料が用いられている。この
材料の一例として、例えばシリコーン変性率を変えてガ
ラス転移温度を変えたシリコーン変性ポリイミド樹脂な
どが挙げられる。
では下層、チップ側）の接着剤１３は、チップ１０との
接着時の加熱温度でのヤング率が１０9 Ｐａより低く
（本例では１０7 Ｐａより低く）、ガラス転移温度が１
００〜１８０℃の範囲内の材料が用いられている。この
材料の一例として、例えばシリコーン変性率を変えてガ
ラス転移温度を変えたシリコーン変性ポリイミド樹脂な
どが挙げられる。
【００１９】また、上記接着部材１８の最上層（本例で
は上層、インナーリード部側）の接着剤１４は、前記ボ
ンディングワイヤー１７のボンディング時の加熱温度で
のヤング率が１０9 〜１０13Ｐａ（パスカル）の範囲内
であり、ガラス転移温度が２００〜３００℃の範囲内の
材料が用いられている。
は上層、インナーリード部側）の接着剤１４は、前記ボ
ンディングワイヤー１７のボンディング時の加熱温度で
のヤング率が１０9 〜１０13Ｐａ（パスカル）の範囲内
であり、ガラス転移温度が２００〜３００℃の範囲内の
材料が用いられている。
【００２０】上記したようなＬＯＣ構造を有する半導体
装置によれば、チップ１０とインナーリード部１５との
接着に際して、例えば図２に示すように、仮にチップ１
０の接着部にシリコン屑などの異物２１が存在していて
も、チップ側の接着剤１３の厚さ以下の大きさの異物２
１はチップ側の接着剤１３内に取り込むことが可能にな
る。これにより、接着時の異物２１の存在に起因する半
導体素子のダメージを回避することが可能になる。
装置によれば、チップ１０とインナーリード部１５との
接着に際して、例えば図２に示すように、仮にチップ１
０の接着部にシリコン屑などの異物２１が存在していて
も、チップ側の接着剤１３の厚さ以下の大きさの異物２
１はチップ側の接着剤１３内に取り込むことが可能にな
る。これにより、接着時の異物２１の存在に起因する半
導体素子のダメージを回避することが可能になる。
【００２１】この場合、前記接着部材１８の厚さは、上
記したように異物２１を下層の接着剤１３内に取り込む
ためには、下層の接着剤１３の厚さが２０〜４０μｍ、
上層の接着剤１４の厚さが４０〜６０μｍの場合が最も
効果的であることが確認されたが、これに限られない。
記したように異物２１を下層の接着剤１３内に取り込む
ためには、下層の接着剤１３の厚さが２０〜４０μｍ、
上層の接着剤１４の厚さが４０〜６０μｍの場合が最も
効果的であることが確認されたが、これに限られない。
【００２２】なお、インナーリード部側の接着剤１４の
ようにガラス転移温度が高い接着剤のみでは異物２１を
接着剤内に取り込む効果が得られない。何故なら、接着
剤のガラス転移温度が高くなるにつれて、接着時の加熱
温度でのヤング率が１０7 Ｐａより高くなり、素子形成
面上のパッシベーション膜１１５および配線層１１にダ
メージを与えてしまうからである。そこで、チップ側の
接着剤１３の接着時の加熱温度でのヤング率は、１０7
Ｐａより低いことが望ましい。
ようにガラス転移温度が高い接着剤のみでは異物２１を
接着剤内に取り込む効果が得られない。何故なら、接着
剤のガラス転移温度が高くなるにつれて、接着時の加熱
温度でのヤング率が１０7 Ｐａより高くなり、素子形成
面上のパッシベーション膜１１５および配線層１１にダ
メージを与えてしまうからである。そこで、チップ側の
接着剤１３の接着時の加熱温度でのヤング率は、１０7
Ｐａより低いことが望ましい。
【００２３】しかし、インナーリード部側の接着剤１４
にも、ボンディング時の加熱温度でのヤング率が１０7
Ｐａより低い材料を用いると、以下に述べるような不具
合が生じる。即ち、図３に示すように、チップ１０とイ
ンナーリード部１５とにボンディングワイヤー１７をボ
ンディングする工程では、一般的に、チップ１０を２０
０〜２５０℃に加熱して超音波のエネルギーを併用して
行っている。このような加熱温度２００〜２５０℃での
熱可塑性接着剤のヤング率が１０7 Ｐａより低いと、キ
ャピラリ３１により超音波を印加してもインナーリード
部１５が揺れてしまい、超音波が逃げてしまい、ボンデ
ィングワイヤー１７のボンディングの接合の強度が弱い
という現象が起こる。
にも、ボンディング時の加熱温度でのヤング率が１０7
Ｐａより低い材料を用いると、以下に述べるような不具
合が生じる。即ち、図３に示すように、チップ１０とイ
ンナーリード部１５とにボンディングワイヤー１７をボ
ンディングする工程では、一般的に、チップ１０を２０
０〜２５０℃に加熱して超音波のエネルギーを併用して
行っている。このような加熱温度２００〜２５０℃での
熱可塑性接着剤のヤング率が１０7 Ｐａより低いと、キ
ャピラリ３１により超音波を印加してもインナーリード
部１５が揺れてしまい、超音波が逃げてしまい、ボンデ
ィングワイヤー１７のボンディングの接合の強度が弱い
という現象が起こる。
【００２４】従って、インナーリード部側の接着剤１４
は、ボンディングワイヤー１７のボンディング時の加熱
温度でのヤング率が１０9 Ｐａ以上であることが望まし
く、このヤング率の上限は通常は１０13Ｐａである。
は、ボンディングワイヤー１７のボンディング時の加熱
温度でのヤング率が１０9 Ｐａ以上であることが望まし
く、このヤング率の上限は通常は１０13Ｐａである。
【００２５】上記説明から分かるように、本実施例で
は、接着時の加熱温度でのヤング率が下層よりも上層の
方が大きく、かつ、ガラス転移温度が下層よりも上層の
方が高くなっている二層の熱可塑性接着剤からなる接着
部材１８を用いているので、前記したような異物２１の
取り込み効果とボンディングワイヤー１７のボンディン
グ接合性の向上とを両立させることが可能になった。
は、接着時の加熱温度でのヤング率が下層よりも上層の
方が大きく、かつ、ガラス転移温度が下層よりも上層の
方が高くなっている二層の熱可塑性接着剤からなる接着
部材１８を用いているので、前記したような異物２１の
取り込み効果とボンディングワイヤー１７のボンディン
グ接合性の向上とを両立させることが可能になった。
【００２６】また、本実施例では、接着部材の下層の接
着剤１３のガラス転移温度を１００〜１８０℃の低い範
囲内に設定しているので、チップ１０とインナーリード
部１５とを接着する時の加熱温度は、ガラス転移温度よ
りも約１７０℃高い２７０〜３５０℃とすることができ
る。この加熱温度は、従来例の三層構造を有する接着部
材を用いる場合の加熱温度４００〜４８０℃よりも５０
℃以上低くすることができ、チップ１０の素子形成面の
半導体素子に与える熱を低減でき、熱ダメージによる配
線層（アルミ配線など）１１のストレスマイグレーショ
ンが少なくなり、パッケージの信頼性を向上させること
が可能になる。
着剤１３のガラス転移温度を１００〜１８０℃の低い範
囲内に設定しているので、チップ１０とインナーリード
部１５とを接着する時の加熱温度は、ガラス転移温度よ
りも約１７０℃高い２７０〜３５０℃とすることができ
る。この加熱温度は、従来例の三層構造を有する接着部
材を用いる場合の加熱温度４００〜４８０℃よりも５０
℃以上低くすることができ、チップ１０の素子形成面の
半導体素子に与える熱を低減でき、熱ダメージによる配
線層（アルミ配線など）１１のストレスマイグレーショ
ンが少なくなり、パッケージの信頼性を向上させること
が可能になる。
【００２７】なお、上記実施例では、チップ１０とイン
ナーリード部１５とはボンディングワイヤー１７を介し
て電気的に接続されているが、これに限らず、チップ１
０の素子形成面のパッド上に設けられているバンプ電極
（図示せず）とリード部材とが接合される、あるいは、
リード部材側に設けられているバンプ電極とチップ１０
の素子形成面のパッドとが接合されることによりチップ
とリード部材とが電気的に接続される構造にも本発明を
適用できる。
ナーリード部１５とはボンディングワイヤー１７を介し
て電気的に接続されているが、これに限らず、チップ１
０の素子形成面のパッド上に設けられているバンプ電極
（図示せず）とリード部材とが接合される、あるいは、
リード部材側に設けられているバンプ電極とチップ１０
の素子形成面のパッドとが接合されることによりチップ
とリード部材とが電気的に接続される構造にも本発明を
適用できる。
【００２８】
【発明の効果】上述したように本発明によれば、半導体
チップの素子形成面と接着部材との接着に際して接着面
部に存在する異物に起因する素子形成面の素子の特性不
良を防止し、半導体チップとリード部材とを接着する時
の加熱温度に起因する半導体素子のダメージを防止し得
る半導体装置を実現することができる。
チップの素子形成面と接着部材との接着に際して接着面
部に存在する異物に起因する素子形成面の素子の特性不
良を防止し、半導体チップとリード部材とを接着する時
の加熱温度に起因する半導体素子のダメージを防止し得
る半導体装置を実現することができる。
【図１】本発明の半導体装置の一実施例に係るＬＯＣ構
造を示す断面図。
造を示す断面図。
【図２】図１の半導体装置のアセンブリ工程における一
部を取り出して示す断面図。
部を取り出して示す断面図。
【図３】図１の半導体装置のアセンブリ工程における図
２中のＢ−Ｂ線に沿う断面図。
２中のＢ−Ｂ線に沿う断面図。
【図４】従来の半導体装置のＬＯＣ構造の一例を示す断
面図。
面図。
【図５】図４の半導体装置のアセンブリ工程における一
部を取り出して示す断面図。
部を取り出して示す断面図。
１０…半導体チップ、１１…配線層、１２…パッシベー
ション膜、１３…チップ側の接着剤、１４…インナーリ
ード部の接着剤、１５…インナーリード部、１６…パッ
ド、１７…ボンディングワイヤー、１８…接着部材。
ション膜、１３…チップ側の接着剤、１４…インナーリ
ード部の接着剤、１５…インナーリード部、１６…パッ
ド、１７…ボンディングワイヤー、１８…接着部材。
Claims (3)
- 【請求項１】 半導体素子が形成された半導体チップ
と、 この半導体チップに電気的に接続されたリード部材と、 前記半導体チップの素子形成面の一部と上記リード部材
の一部との間に介在し、両者を接着する時の加熱温度で
のヤング率が下層よりも上層の方が大きく、かつ、ガラ
ス転移温度が下層よりも上層の方が高くなっている少な
くとも二層以上の熱可塑性接着剤からなる接着部材とを
具備することを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記半導体チップとリード部材とはボンディングワイヤ
ーを介して電気的に接続されており、 前記接着部材の最上層の接着剤は、前記ボンディングワ
イヤーのボンディング時の加熱温度でのヤング率が１０
9 Ｐａ〜１０13Ｐａの範囲内であり、 前記接着部材の最下層の接着剤は、前記半導体チップと
の接着時の加熱温度でのヤング率が１０9 Ｐａより低い
ことを特徴とする半導体装置。 - 【請求項３】 請求項１または２記載の半導体装置にお
いて、 前記接着部材の最下層の接着剤は、ガラス転移温度が１
００℃〜１８０℃の範囲内であることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32223893A JPH07176557A (ja) | 1993-12-21 | 1993-12-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32223893A JPH07176557A (ja) | 1993-12-21 | 1993-12-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07176557A true JPH07176557A (ja) | 1995-07-14 |
Family
ID=18141467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32223893A Pending JPH07176557A (ja) | 1993-12-21 | 1993-12-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07176557A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293823A (ja) * | 1996-04-18 | 1997-11-11 | Samsung Electron Co Ltd | 半導体チップへのリード取付方法 |
| JP2009182363A (ja) * | 2000-04-25 | 2009-08-13 | Hitachi Chem Co Ltd | 回路接続用接着剤並びにそれを用いた回路接続方法及び回路接続構造体 |
-
1993
- 1993-12-21 JP JP32223893A patent/JPH07176557A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293823A (ja) * | 1996-04-18 | 1997-11-11 | Samsung Electron Co Ltd | 半導体チップへのリード取付方法 |
| JP2009182363A (ja) * | 2000-04-25 | 2009-08-13 | Hitachi Chem Co Ltd | 回路接続用接着剤並びにそれを用いた回路接続方法及び回路接続構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3913481B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH08111491A (ja) | 半導体装置 | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| US5278101A (en) | Semiconductor device and method for manufacturing the same | |
| JPH07176557A (ja) | 半導体装置 | |
| JPH09172029A (ja) | 半導体チップ及びその製造方法並びに半導体装置 | |
| JPH0345542B2 (ja) | ||
| JPH0547988A (ja) | 半導体装置 | |
| JPH06252194A (ja) | 半導体装置 | |
| JPH06216282A (ja) | 樹脂封止型半導体装置 | |
| JP2694871B2 (ja) | 半導体装置 | |
| JPH1081857A (ja) | 両面接着テープ、リードフレーム及び集積回路装置 | |
| JPS615561A (ja) | 半導体装置 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JPH01169934A (ja) | 半導体装置の製造方法 | |
| JPH09326463A (ja) | 樹脂封止型半導体装置 | |
| JP3555790B2 (ja) | 半導体装置 | |
| JP3060100U (ja) | 懸吊式チップパッケージ | |
| JP4527105B2 (ja) | 半導体装置 | |
| JPH02210843A (ja) | 樹脂封止型半導体装置 | |
| JPH06326230A (ja) | 樹脂封止型半導体装置 | |
| JP2894007B2 (ja) | フラットパッケージ型半導体装置およびその製造方法 | |
| JP2779322B2 (ja) | 半導体パッケージの製造方法 | |
| JPH04278548A (ja) | 樹脂封止型半導体装置 | |
| JP2551354B2 (ja) | 樹脂封止型半導体装置 |