JPH1081857A - 両面接着テープ、リードフレーム及び集積回路装置 - Google Patents
両面接着テープ、リードフレーム及び集積回路装置Info
- Publication number
- JPH1081857A JPH1081857A JP8235085A JP23508596A JPH1081857A JP H1081857 A JPH1081857 A JP H1081857A JP 8235085 A JP8235085 A JP 8235085A JP 23508596 A JP23508596 A JP 23508596A JP H1081857 A JPH1081857 A JP H1081857A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- double
- thickness
- tape
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Adhesives Or Adhesive Processes (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Adhesive Tapes (AREA)
Abstract
(57)【要約】
【課題】両面テープに塗布している接着剤内の気泡の発
生や、ＩＣチップとの両面テープとの間の未接着部分の
発生を抑制し、信頼性の高いＩＣパッケージの実現。 【解決手段】両面接着テープ３ａ、３ｂは、厚さ２５μ
ｍのポリイミドのベースフィルム７の上面にリード側接
着剤８を厚さ１０μｍで塗布される。このリード側接着
剤８は、弾性率が２５０℃のときに１５ＭＰａの熱可塑
性ポリイミド系接着剤である。一方、ベースフィルム７
の下面にも、弾性率が２５０℃のときに１５ＭＰａの熱
可塑性ポリイミド系接着剤であるＩＣチップ側接着剤９
を厚さ２０μｍで塗布される。
生や、ＩＣチップとの両面テープとの間の未接着部分の
発生を抑制し、信頼性の高いＩＣパッケージの実現。 【解決手段】両面接着テープ３ａ、３ｂは、厚さ２５μ
ｍのポリイミドのベースフィルム７の上面にリード側接
着剤８を厚さ１０μｍで塗布される。このリード側接着
剤８は、弾性率が２５０℃のときに１５ＭＰａの熱可塑
性ポリイミド系接着剤である。一方、ベースフィルム７
の下面にも、弾性率が２５０℃のときに１５ＭＰａの熱
可塑性ポリイミド系接着剤であるＩＣチップ側接着剤９
を厚さ２０μｍで塗布される。
Description
【０００１】
【発明の属する技術分野】本発明は、両面接着テープ、
リードフレーム及び集積回路装置に関し、例えば、リー
ドフレームを使用した半導体パッケージや、ＬＯＣ（Ｌ
ｅａｄ Ｏｎ Ｃｈｉｐ）構造の半導体パッケージに適
用し得るものである。
リードフレーム及び集積回路装置に関し、例えば、リー
ドフレームを使用した半導体パッケージや、ＬＯＣ（Ｌ
ｅａｄ Ｏｎ Ｃｈｉｐ）構造の半導体パッケージに適
用し得るものである。
【０００２】
【従来の技術】近年、メモリ容量の増大の要請に基づ
き、大容量のＤＲＡＭが開発されている。このＤＲＡＭ
においては、高密度実装の要求に対応して、比較的に小
さなパッケージに大型化したＩＣチップを収納できるＬ
ＯＣ構造が採用されている。これは、ＩＣチップ配線面
上に絶縁用の接着剤付きの両面テープを介して、リード
フレームを載せた構造又はインナリードを接着した構造
である。
き、大容量のＤＲＡＭが開発されている。このＤＲＡＭ
においては、高密度実装の要求に対応して、比較的に小
さなパッケージに大型化したＩＣチップを収納できるＬ
ＯＣ構造が採用されている。これは、ＩＣチップ配線面
上に絶縁用の接着剤付きの両面テープを介して、リード
フレームを載せた構造又はインナリードを接着した構造
である。
【０００３】このような技術については、例えば、文
献：特開平６−２１１１１号公報（半導体装置及びその
製造方法）、特開平７−１９３０９２号公報（ＬＯＣ構
造半導体装置）などにも開示されている。このＬＯＣ構
造用のリードフレーム用両面接着テープについては、文
献：特開平１−１６９９３４号公報（半導体装置の製造
方法）、特開平２−１５６６３号公報（リードフレーム
用両面接着テープ）などにも開示されている。
献：特開平６−２１１１１号公報（半導体装置及びその
製造方法）、特開平７−１９３０９２号公報（ＬＯＣ構
造半導体装置）などにも開示されている。このＬＯＣ構
造用のリードフレーム用両面接着テープについては、文
献：特開平１−１６９９３４号公報（半導体装置の製造
方法）、特開平２−１５６６３号公報（リードフレーム
用両面接着テープ）などにも開示されている。
【０００４】このＬＯＣ構造におけるインナリードとＩ
Ｃチップとを接着する絶縁用の両面接着テープには、従
来、両面共に同じ厚さで接着剤を塗布したテープを使用
していた。
Ｃチップとを接着する絶縁用の両面接着テープには、従
来、両面共に同じ厚さで接着剤を塗布したテープを使用
していた。
【０００５】
【発明が解決しようとする課題】しかしながら、例え
ば、３００℃で弾性率が１ＭＰａ以下である熱可塑性接
着剤を使用すると、３００℃以上の温度でＩＣチップを
絶縁テープ付きリードフレームに圧着した際に、リード
とＩＣチップとによって挟まれる部分に配置される接着
剤内部に細かい気泡が発生して、そのまま残留する。ま
た、２５０℃で弾性率が１０ＭＰａ以上の熱可塑性接着
剤を使用すると、上述のような細かい気泡の残留が生じ
ない代わりに、平面的にみてリードと他のリードとの間
に位置する部分のＩＣチップと絶縁用の両面テープとの
間に未接着部分が生じる。これらの未接着部分や上述の
気泡の発生は、ＩＣパッケージへの樹脂封止後のＩＣパ
ッケージが割れる起点となり、ＩＣパッケージの信頼性
を低減させていた。
ば、３００℃で弾性率が１ＭＰａ以下である熱可塑性接
着剤を使用すると、３００℃以上の温度でＩＣチップを
絶縁テープ付きリードフレームに圧着した際に、リード
とＩＣチップとによって挟まれる部分に配置される接着
剤内部に細かい気泡が発生して、そのまま残留する。ま
た、２５０℃で弾性率が１０ＭＰａ以上の熱可塑性接着
剤を使用すると、上述のような細かい気泡の残留が生じ
ない代わりに、平面的にみてリードと他のリードとの間
に位置する部分のＩＣチップと絶縁用の両面テープとの
間に未接着部分が生じる。これらの未接着部分や上述の
気泡の発生は、ＩＣパッケージへの樹脂封止後のＩＣパ
ッケージが割れる起点となり、ＩＣパッケージの信頼性
を低減させていた。
【０００６】このようなことから、上述の両面テープに
塗布している接着剤内の気泡の発生や、ＩＣチップ又は
リード（若しくはリードフレーム）と両面テープとの間
の未接着部分の発生を抑制し、信頼性の高いＩＣパッケ
ージ（集積回路装置）の実現が要請されている。
塗布している接着剤内の気泡の発生や、ＩＣチップ又は
リード（若しくはリードフレーム）と両面テープとの間
の未接着部分の発生を抑制し、信頼性の高いＩＣパッケ
ージ（集積回路装置）の実現が要請されている。
【０００７】
（１）そこで、第１の発明は、ベースフィルムの下面に
接着剤を塗布し、ベースフィルムの上面にも接着剤を塗
布したリードフレーム用の両面接着テープにおいて、下
面の接着剤の塗布厚と、上面の接着剤の塗布厚とを異な
る塗布厚にした。
接着剤を塗布し、ベースフィルムの上面にも接着剤を塗
布したリードフレーム用の両面接着テープにおいて、下
面の接着剤の塗布厚と、上面の接着剤の塗布厚とを異な
る塗布厚にした。
【０００８】このような構造にすることによって、接着
剤に熱を加えた場合に、接着剤内部での気泡の発生を抑
制でき、接着対象（例えば、リードフレーム、集積回路
チップ）との接着において、接着対象との未接着部分の
面積又は割合を低減できる。 （２）また、第２の発明は、ベースフィルムの下面の接
着剤の塗布厚と、上面の接着剤の塗布厚との比を１．５
以上とする。
剤に熱を加えた場合に、接着剤内部での気泡の発生を抑
制でき、接着対象（例えば、リードフレーム、集積回路
チップ）との接着において、接着対象との未接着部分の
面積又は割合を低減できる。 （２）また、第２の発明は、ベースフィルムの下面の接
着剤の塗布厚と、上面の接着剤の塗布厚との比を１．５
以上とする。
【０００９】このような関係にすることで、接着剤内部
での気泡の発泡率、未接着部分の割合を顕著に軽減させ
ることができる。
での気泡の発泡率、未接着部分の割合を顕著に軽減させ
ることができる。
【００１０】（３）更に、第３の発明は、上述の第１の
発明又は第２の発明の両面接着テープを使用して、リー
ドフレームと前記両面接着テープのいずれかの側の接着
剤とが接着されているリードフレームである。
発明又は第２の発明の両面接着テープを使用して、リー
ドフレームと前記両面接着テープのいずれかの側の接着
剤とが接着されているリードフレームである。
【００１１】このように構成することで、リードフレー
ムと両面接着テープのいずれの側の接着剤とも接着する
ことができ、今までと同じような処理行程で、リードフ
レームを製造することができる。
ムと両面接着テープのいずれの側の接着剤とも接着する
ことができ、今までと同じような処理行程で、リードフ
レームを製造することができる。
【００１２】（４）更にまた、第４の発明は、上述の第
３の発明のリードフレームを使用して、リードフレーム
が接着されていない両面接着テープの側の接着剤に集積
回路チップを接着し、集積回路チップの上に両面接着テ
ープを挟みリードを搭載する構造にした集積回路装置で
ある。
３の発明のリードフレームを使用して、リードフレーム
が接着されていない両面接着テープの側の接着剤に集積
回路チップを接着し、集積回路チップの上に両面接着テ
ープを挟みリードを搭載する構造にした集積回路装置で
ある。
【００１３】このような構成をとることで、ＬＯＣ構造
の集積回路装置を実現でき、しかも、従来に比べ接着剤
内部の気泡の発生を低減し、更に、集積回路チップ又は
リードフレームとの未接着部分の割合を低減することが
できる。
の集積回路装置を実現でき、しかも、従来に比べ接着剤
内部の気泡の発生を低減し、更に、集積回路チップ又は
リードフレームとの未接着部分の割合を低減することが
できる。
【００１４】
【発明の実施の形態】次に本発明の好適な実施の形態を
図面を用いて説明する。そこで、先ず、この実施の形態
においては、接着剤層とベースフィルム層とを合わせた
テープ全体の厚さが厚いほど、平面的に見てリードとリ
ードとの間に位置する部分のＩＣチップとテープとの間
の未接着部分が減少することに着目した。
図面を用いて説明する。そこで、先ず、この実施の形態
においては、接着剤層とベースフィルム層とを合わせた
テープ全体の厚さが厚いほど、平面的に見てリードとリ
ードとの間に位置する部分のＩＣチップとテープとの間
の未接着部分が減少することに着目した。
【００１５】例えば、接着剤の弾性率が２５０℃で１０
ＭＰａである両面テープを使用した場合、全厚が１００
μｍのときに、平面的に見てリードとリードとの間に位
置する部分のＩＣチップと両面テープとの間の未接着部
は、両面テープ全体からリードを除いた部分の面積の５
％以下となったが、全厚が５５μｍの場合は、５０％と
なった。しかしながら、両面テープが厚くなることは、
ＩＣパッケージの薄型化のためには不都合な要因とな
る。
ＭＰａである両面テープを使用した場合、全厚が１００
μｍのときに、平面的に見てリードとリードとの間に位
置する部分のＩＣチップと両面テープとの間の未接着部
は、両面テープ全体からリードを除いた部分の面積の５
％以下となったが、全厚が５５μｍの場合は、５０％と
なった。しかしながら、両面テープが厚くなることは、
ＩＣパッケージの薄型化のためには不都合な要因とな
る。
【００１６】従って、両面テープの厚さを増やすことな
く、上述のような気泡の発生や未接着部の発生を抑制
し、信頼性の高いＩＣパッケージを実現する具体的な構
成を以下に示す。その概要としては、ＬＯＣ型ＩＣパッ
ケージにおいて、両面接着テープのそれぞれの面に塗布
する接着剤の厚さを同じにせず、異なる厚さに形成す
る。
く、上述のような気泡の発生や未接着部の発生を抑制
し、信頼性の高いＩＣパッケージを実現する具体的な構
成を以下に示す。その概要としては、ＬＯＣ型ＩＣパッ
ケージにおいて、両面接着テープのそれぞれの面に塗布
する接着剤の厚さを同じにせず、異なる厚さに形成す
る。
【００１７】図３は、本実施の形態において本発明を適
用するＩＣパッケージの全体構成図である。この図３に
おいて、本実施の形態のＩＣパッケージは、１２５μｍ
厚のリードフレーム４に５５μｍの熱可塑性両面接着テ
ープ３ａ、３ｂを介してＩＣチップ１をマウントした
後、ＩＣチップ１の表面からのループ高さを２４μｍ以
下に抑え素子電極パッド２からリード１１ａ、１１ｂへ
ボンディングワイヤ６で接続し、モールド樹脂５によっ
てモールドしている。そして、アウタリード１０ａ、１
０ｂを切断後、リード１１ａ、１１ｂをチップの側面か
ら裏面に来るように折り曲げて、Ｊベンド型のＩＣパッ
ケージを形成している。
用するＩＣパッケージの全体構成図である。この図３に
おいて、本実施の形態のＩＣパッケージは、１２５μｍ
厚のリードフレーム４に５５μｍの熱可塑性両面接着テ
ープ３ａ、３ｂを介してＩＣチップ１をマウントした
後、ＩＣチップ１の表面からのループ高さを２４μｍ以
下に抑え素子電極パッド２からリード１１ａ、１１ｂへ
ボンディングワイヤ６で接続し、モールド樹脂５によっ
てモールドしている。そして、アウタリード１０ａ、１
０ｂを切断後、リード１１ａ、１１ｂをチップの側面か
ら裏面に来るように折り曲げて、Ｊベンド型のＩＣパッ
ケージを形成している。
【００１８】図２は、本実施の形態に採用した接着剤の
厚さの差による発泡率と未接着率との変化の様子を表す
実験結果の図である。本実験においては、接着剤を含む
両面テープ全体の厚さを５５μｍとし、同時にベースフ
ィルムの厚さを２５μｍとし、それぞれを一定としてテ
ープの両面に塗布する接着剤の厚さの偏り具合を変化さ
せた。ここで、発泡率とは、テープ両面の接着剤の厚さ
をそれぞれ１５μｍとしたときの両面テープ内の発生気
泡の面積を１としたときに対する発生気泡の面積を示
し、未接着率とは、平面的に見てリードとリードとの間
に位置する部分のＩＣチップと両面テープとの間の未接
着部分の面積の、全体からリード部を除いた部分の面積
に対する割合を示す。
厚さの差による発泡率と未接着率との変化の様子を表す
実験結果の図である。本実験においては、接着剤を含む
両面テープ全体の厚さを５５μｍとし、同時にベースフ
ィルムの厚さを２５μｍとし、それぞれを一定としてテ
ープの両面に塗布する接着剤の厚さの偏り具合を変化さ
せた。ここで、発泡率とは、テープ両面の接着剤の厚さ
をそれぞれ１５μｍとしたときの両面テープ内の発生気
泡の面積を１としたときに対する発生気泡の面積を示
し、未接着率とは、平面的に見てリードとリードとの間
に位置する部分のＩＣチップと両面テープとの間の未接
着部分の面積の、全体からリード部を除いた部分の面積
に対する割合を示す。
【００１９】この図２に示すように、接着剤の塗布厚さ
がリード側、チップ側のいずれに偏った場合であって
も、発泡率と未接着率ともに低減している。その効果
は、接着剤の厚さが、リード側、チップ側ともに１５μ
ｍのときの発泡率１と未接着率５０％とを基準として、
リード側の接着剤の厚さが１２μｍで、チップ側の接着
剤の厚さが１８μｍのときに既に顕著に現われてきてい
る。即ち、このときに、発泡率が０．９に減少し、未接
着率が４０％に減少している。
がリード側、チップ側のいずれに偏った場合であって
も、発泡率と未接着率ともに低減している。その効果
は、接着剤の厚さが、リード側、チップ側ともに１５μ
ｍのときの発泡率１と未接着率５０％とを基準として、
リード側の接着剤の厚さが１２μｍで、チップ側の接着
剤の厚さが１８μｍのときに既に顕著に現われてきてい
る。即ち、このときに、発泡率が０．９に減少し、未接
着率が４０％に減少している。
【００２０】また、逆にリード側の接着剤の厚さが１８
μｍで、チップ側の接着剤の厚さが１２μｍのときにも
既に同じように効果が顕著に現われてきている。即ち、
発泡率が０．８に減少し、未接着率が４５％に減少して
いる。
μｍで、チップ側の接着剤の厚さが１２μｍのときにも
既に同じように効果が顕著に現われてきている。即ち、
発泡率が０．８に減少し、未接着率が４５％に減少して
いる。
【００２１】これらの実験結果から、テープの両面の接
着剤の厚さの比が１．５以上になると、発泡率及び未接
着率が改善されることが解った。即ち、厚さ比が１８／
１２＝１．５のときに発泡率０．８又は０．９、未接着
率４０％又は４５％であり、厚さ比が２０／１０＝２の
ときに発泡率０．８、未接着率２０％又は３０％で、厚
さ比が２５／５＝５のときに発泡率０．４又は０．５、
未接着率２０％又は６０％であり、いずれも厚さ比が１
のときに比べて、発泡率、未接着率を改善することがで
きる。
着剤の厚さの比が１．５以上になると、発泡率及び未接
着率が改善されることが解った。即ち、厚さ比が１８／
１２＝１．５のときに発泡率０．８又は０．９、未接着
率４０％又は４５％であり、厚さ比が２０／１０＝２の
ときに発泡率０．８、未接着率２０％又は３０％で、厚
さ比が２５／５＝５のときに発泡率０．４又は０．５、
未接着率２０％又は６０％であり、いずれも厚さ比が１
のときに比べて、発泡率、未接着率を改善することがで
きる。
【００２２】図１は、上述の図２の最適厚さ比の結果を
もとに、上述の図３の両面接着テープ３ａ、３ｂの構造
を示す図である。この図３において、両面接着テープ３
ａ、３ｂは、厚さ２５μｍのポリイミドのベースフィル
ム７の上面にリード側接着剤８が厚さ１０μｍで塗布さ
れている。このリード側接着剤８は、弾性率が２５０℃
のときに１５ＭＰａの熱可塑性ポリイミド系接着剤であ
る。一方、ベースフィルム７の下面にも、弾性率が２５
０℃のときに１５ＭＰａの熱可塑性ポリイミド系接着剤
であるＩＣチップ側接着剤９が厚さ２０μｍで塗布され
ている。
もとに、上述の図３の両面接着テープ３ａ、３ｂの構造
を示す図である。この図３において、両面接着テープ３
ａ、３ｂは、厚さ２５μｍのポリイミドのベースフィル
ム７の上面にリード側接着剤８が厚さ１０μｍで塗布さ
れている。このリード側接着剤８は、弾性率が２５０℃
のときに１５ＭＰａの熱可塑性ポリイミド系接着剤であ
る。一方、ベースフィルム７の下面にも、弾性率が２５
０℃のときに１５ＭＰａの熱可塑性ポリイミド系接着剤
であるＩＣチップ側接着剤９が厚さ２０μｍで塗布され
ている。
【００２３】これらの接着剤の塗布によってＬＯＣ構造
のＩＣパッケージを実現するための両面接着テープ３
ａ、３ｂを得ることができ、リード側接着剤８によって
リードを固定し、ＩＣチップ側接着剤９にＩＣチップを
固定する。
のＩＣパッケージを実現するための両面接着テープ３
ａ、３ｂを得ることができ、リード側接着剤８によって
リードを固定し、ＩＣチップ側接着剤９にＩＣチップを
固定する。
【００２４】以上の本発明の実施の形態によれば、ＬＯ
Ｃ構造のＩＣパッケージを実現する上で必要になってい
たリードとＩＣチップとの間の両面接着テープの接着剤
における気泡の発生、未接着部の発生を簡単な構成で低
減することができる。即ち、ベースフィルムの一方の面
に塗布する熱可塑性ポリイミド系接着剤の厚さと、他方
の面に塗布する熱可塑性ポリイミド系接着剤の厚さとを
同じにせず、異なる厚さにすることで、上述の効果を得
ることができる。両面に塗布する接着剤の厚さ関係は、
定量的には、厚さ比が１．５以上であれば改善効果を得
ることができる。しかも、リード側接着剤、ＩＣチップ
側接着剤のいずれの厚さを厚くするか、それとも薄くす
るかは、特に限定されないので、製造処理行程を複雑化
する心配もない。
Ｃ構造のＩＣパッケージを実現する上で必要になってい
たリードとＩＣチップとの間の両面接着テープの接着剤
における気泡の発生、未接着部の発生を簡単な構成で低
減することができる。即ち、ベースフィルムの一方の面
に塗布する熱可塑性ポリイミド系接着剤の厚さと、他方
の面に塗布する熱可塑性ポリイミド系接着剤の厚さとを
同じにせず、異なる厚さにすることで、上述の効果を得
ることができる。両面に塗布する接着剤の厚さ関係は、
定量的には、厚さ比が１．５以上であれば改善効果を得
ることができる。しかも、リード側接着剤、ＩＣチップ
側接着剤のいずれの厚さを厚くするか、それとも薄くす
るかは、特に限定されないので、製造処理行程を複雑化
する心配もない。
【００２５】従って、従来起きていた接着剤での気泡の
発生、未接着部の発生によるＩＣパッケージの割れを、
本実施の形態の簡単な構成によって軽減できるのでＩＣ
パッケージの信頼性を向上させることができる。
発生、未接着部の発生によるＩＣパッケージの割れを、
本実施の形態の簡単な構成によって軽減できるのでＩＣ
パッケージの信頼性を向上させることができる。
【００２６】（他の実施の形態） （１）尚、上述の実施の形態において、ＩＣパッケージ
の、リードフレームの厚さを１２５μｍとし、熱可塑性
両面接着テープ３ａ、３ｂの厚さを１００μｍとし、Ｉ
Ｃチップ１表面からのループ高さを２８０μｍ以下に抑
え、両面接着テープ３ａ、３ｂを、ポリイミドのべース
フィルム７の厚さを５０μｍとし、接着剤を弾性率が２
５０℃のときに１５ＭＰａとし、この接着剤をリード側
接着剤８として２０μｍ厚さで塗布し、ＩＣチップ側接
着剤９として３０μｍ塗布することで、接着剤厚さ比を
３０μｍ／２０μｍ＝１．５にでき、接着剤内の発泡を
軽減し、ＩＣチップと両面テープとの間の未接着部分を
低減することができる。
の、リードフレームの厚さを１２５μｍとし、熱可塑性
両面接着テープ３ａ、３ｂの厚さを１００μｍとし、Ｉ
Ｃチップ１表面からのループ高さを２８０μｍ以下に抑
え、両面接着テープ３ａ、３ｂを、ポリイミドのべース
フィルム７の厚さを５０μｍとし、接着剤を弾性率が２
５０℃のときに１５ＭＰａとし、この接着剤をリード側
接着剤８として２０μｍ厚さで塗布し、ＩＣチップ側接
着剤９として３０μｍ塗布することで、接着剤厚さ比を
３０μｍ／２０μｍ＝１．５にでき、接着剤内の発泡を
軽減し、ＩＣチップと両面テープとの間の未接着部分を
低減することができる。
【００２７】（２）また、ベースフィルム７は、ポリエ
ーテルイミドなどの耐熱性フィルム、エポキシ樹脂−ガ
ラスクロスなどの複合耐熱フィルムを採用することも好
ましい。
ーテルイミドなどの耐熱性フィルム、エポキシ樹脂−ガ
ラスクロスなどの複合耐熱フィルムを採用することも好
ましい。
【００２８】（３）更に、接着剤として、熱可塑性のハ
イマル（日立化成工業株式会社）（ポリエーテルアミド
イミド）を使用することもできる。また、熱硬化性樹脂
からなる接着剤を使用することもできる。
イマル（日立化成工業株式会社）（ポリエーテルアミド
イミド）を使用することもできる。また、熱硬化性樹脂
からなる接着剤を使用することもできる。
【００２９】
【発明の効果】以上述べたように本発明は、ベースフィ
ルムの下面の接着剤の塗布厚と、ベースフィルムの上面
の接着剤の塗布厚とを異なる塗布厚にした両面接着テー
プであって、この両面接着テープを使用することで、従
来起きていた接着剤での気泡の発生、未接着部の発生に
よる集積回路パッケージの割れを、簡単な構成によって
軽減できるので集積回路装置の信頼性を向上させること
ができる。
ルムの下面の接着剤の塗布厚と、ベースフィルムの上面
の接着剤の塗布厚とを異なる塗布厚にした両面接着テー
プであって、この両面接着テープを使用することで、従
来起きていた接着剤での気泡の発生、未接着部の発生に
よる集積回路パッケージの割れを、簡単な構成によって
軽減できるので集積回路装置の信頼性を向上させること
ができる。
【図１】本発明の実施の形態のＬＯＣ構造用の両面接着
テープの断面構造図である。
テープの断面構造図である。
【図２】実施の形態の両面接着テープの両面の接着剤の
厚さを変えたときの、発泡率及び未接着部分の割合の関
係を示す図である。
厚さを変えたときの、発泡率及び未接着部分の割合の関
係を示す図である。
【図３】実施の形態のＩＣパッケージの断面構造図であ
る。
る。
１ ＩＣチップ ２ 素子電極パッド ３ａ、３ｂ 両面接着テープ ４ リードフレーム ５ モールド樹脂 ６ ボンディングワイヤ ７ ベースフィルム ８ リード側接着剤 ９ ＩＣチップ側接着剤 １０ａ、１０ｂ アウタリード １１ａ、１１ｂ リード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 修 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 村上 元 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内
Claims (4)
- 【請求項１】ベースフィルムの下面に接着剤を塗布し、
前記ベースフィルムの上面にも接着剤を塗布したリード
フレーム用の両面接着テープにおいて、前記下面の接着
剤の塗布厚と、前記上面の接着剤の塗布厚とを異なる塗
布厚にしたことを特徴とする両面接着テープ。 - 【請求項２】前記下面の接着剤の塗布厚と、前記上面の
接着剤の塗布厚との比を１．５以上とすることを特徴と
する請求項１記載の両面接着テープ。 - 【請求項３】請求項１又は２記載の両面接着テープを使
用して、リードフレームと前記両面接着テープのいずれ
かの側の接着剤とが接着されていることを特徴とするリ
ードフレーム。 - 【請求項４】請求項３のリードフレームを使用して、リ
ードフレームが接着されていない両面接着テープの側の
接着剤に集積回路チップを接着し、集積回路チップの上
に両面接着テープを挟みリードを搭載する構造にしたこ
とを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8235085A JPH1081857A (ja) | 1996-09-05 | 1996-09-05 | 両面接着テープ、リードフレーム及び集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8235085A JPH1081857A (ja) | 1996-09-05 | 1996-09-05 | 両面接着テープ、リードフレーム及び集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1081857A true JPH1081857A (ja) | 1998-03-31 |
Family
ID=16980854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8235085A Pending JPH1081857A (ja) | 1996-09-05 | 1996-09-05 | 両面接着テープ、リードフレーム及び集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1081857A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038325B2 (en) | 1997-06-06 | 2006-05-02 | Hitachi Cable, Ltd. | Wiring tape for semiconductor device including a buffer layer having interconnected foams |
| KR100567677B1 (ko) * | 1997-06-06 | 2006-08-11 | 히다치 덴센 가부시키 가이샤 | 반도체장치및반도체장치용배선테이프 |
| US7188412B2 (en) | 2000-12-26 | 2007-03-13 | Denso Corporation | Method for manufacturing printed wiring board |
| US7240429B2 (en) | 2001-06-13 | 2007-07-10 | Denso Corporation | Manufacturing method for a printed circuit board |
| JP2008259004A (ja) * | 2007-04-06 | 2008-10-23 | Epson Toyocom Corp | 圧電デバイスおよびその製造方法 |
-
1996
- 1996-09-05 JP JP8235085A patent/JPH1081857A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038325B2 (en) | 1997-06-06 | 2006-05-02 | Hitachi Cable, Ltd. | Wiring tape for semiconductor device including a buffer layer having interconnected foams |
| KR100567677B1 (ko) * | 1997-06-06 | 2006-08-11 | 히다치 덴센 가부시키 가이샤 | 반도체장치및반도체장치용배선테이프 |
| US7188412B2 (en) | 2000-12-26 | 2007-03-13 | Denso Corporation | Method for manufacturing printed wiring board |
| US7240429B2 (en) | 2001-06-13 | 2007-07-10 | Denso Corporation | Manufacturing method for a printed circuit board |
| JP2008259004A (ja) * | 2007-04-06 | 2008-10-23 | Epson Toyocom Corp | 圧電デバイスおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3913481B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US8039970B2 (en) | Stacked semiconductor device and method of manufacturing the same | |
| US11894358B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8980692B2 (en) | Semiconductor device manufacturing method | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1081857A (ja) | 両面接着テープ、リードフレーム及び集積回路装置 | |
| US6297544B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP4976284B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH1027880A (ja) | 半導体装置 | |
| JP2908350B2 (ja) | 半導体装置 | |
| JPH113909A (ja) | フリップチップ部材、シート状封止材料、半導体装置およびその製造方法 | |
| US20080308915A1 (en) | Chip package | |
| JPH06140542A (ja) | 半導体装置 | |
| US20060197203A1 (en) | Die structure of package and method of manufacturing the same | |
| JPH0345542B2 (ja) | ||
| JP3295987B2 (ja) | 半導体装置の製造方法 | |
| JP2000012741A (ja) | 半導体装置及びその製造方法 | |
| JPH09326463A (ja) | 樹脂封止型半導体装置 | |
| JPH07176557A (ja) | 半導体装置 | |
| JP2779322B2 (ja) | 半導体パッケージの製造方法 | |
| JP3908412B2 (ja) | 半導体装置の製造方法 | |
| JP3099573B2 (ja) | 半導体装置 | |
| JP3060100U (ja) | 懸吊式チップパッケージ | |
| JPH04278548A (ja) | 樹脂封止型半導体装置 | |
| JP4527105B2 (ja) | 半導体装置 |