KR100567677B1 - 반도체장치및반도체장치용배선테이프 - Google Patents

반도체장치및반도체장치용배선테이프 Download PDF

Info

Publication number
KR100567677B1
KR100567677B1 KR1019980020516A KR19980020516A KR100567677B1 KR 100567677 B1 KR100567677 B1 KR 100567677B1 KR 1019980020516 A KR1019980020516 A KR 1019980020516A KR 19980020516 A KR19980020516 A KR 19980020516A KR 100567677 B1 KR100567677 B1 KR 100567677B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor chip
wiring
terminal group
circuit
Prior art date
Application number
KR1019980020516A
Other languages
English (en)
Other versions
KR19990006619A (ko
Inventor
마사히코 오기노
슈지 에구치
아키라 나가이
다쿠미 우에노
마사노리 세가와
히로요시 고카쿠
도시아키 이시이
이치로 안죠
아사오 니시무라
쥬이치 미야자키
마모루 미타
노리오 오카베
Original Assignee
히다치 덴센 가부시키 가이샤
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 덴센 가부시키 가이샤, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 히다치 덴센 가부시키 가이샤
Priority to KR1019980020516A priority Critical patent/KR100567677B1/ko
Publication of KR19990006619A publication Critical patent/KR19990006619A/ko
Application granted granted Critical
Publication of KR100567677B1 publication Critical patent/KR100567677B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

고밀도실장모듈이나 멀티칩모듈 등에 사용되는 반도체장치 및 그 반도체장치를 제작할 때에 사용되는 배선테이프에 관한 것으로서, 시트형상 일래스토머점착법에서는 실장리플로시에 흡습한 수증기에 의한 수증기폭발이 발생하고 패키지의 팽창이나 배선층의 박리가 발생한다는 문제를 해결하기 위해서, 회로가 형성된 표면을 갖고 표면에 단자군을 갖는 반도체칩, 반도체칩의 회로가 형성된 면측에 마련되고 단자군을 외부단자군에 접속하기 위한 배선을 절연층표면에 갖는 배선층, 반도체칩의 회로가 형성된 면과 배선층 사이에 마련되고, 연속기포를 갖는 구조체의 한쪽의 표면에 반도체칩에 접착하기 위한 접착층을 갖고 다른쪽의 표면에 배선층에 접착하기 위한 접착층을 갖는 3층구조의 완충층, 반도체칩에 마련된 단자군과 배선층의 접속부를 봉지하는 봉지재 및 배선층에 접속된 외부단자군을 구비하는 구성으로 하였다.
이렇게 하는 것에 의해서, 3차원 그물코구조를 갖기 때문에 실장리플로시에 발생하는 수증기압이 이 코어층을 거쳐서 해방되어 실장시에 배선부의 팽창이나 파열을 발생시키는 일이 없다는 효과가 얻어진다.

Description

반도체장치 및 반도체장치용 배선테이프
본 발명은 고밀도실장모듈이나 멀티칩모듈 등에 사용되는 반도체장치 및 그 반도체장치를 제작할 때에 사용되는 배선테이프에 관한 것이다.
최근, 전자디바이스의 소형화, 고성능화에 따라 그 중에 사용되는 반도체장치도 고집적도, 고밀도화, 처리속도의 고속화가 요구되고 있다. 이것에 대응해서 반도체장치의 실장방법도 실장밀도를 높이기 위해 핀삽입형에서 표면실장형으로 이동되고, 또 다핀화대응을 위해 DIP(dual inline package)에서 QFP(quad flat package)나 PGA(pin grid array) 등의 패키지가 개발되고 있다.
그러나, QFP는 패키지의 주변부에만 실장기판과의 접속리이드가 집중하고, 리이드자체가 미세하게 변형되기 쉬우므로 다핀화가 진행됨에 따라 실장이 곤란해지고 있다. 또, PAG는 실장기판과 접속하기 위한 단자가 가늘고 길고 매우 밀집하고 있기 때문에 고속화가 곤란하고, 또 핀삽입형이므로 표면실장할 수 없어 고밀도실장에 있어서 불리하다.
최근에는 이들 과제를 해결하고 고속화대응의 반도체장치를 실현하기 위해 반도체칩과 배선층 사이에 응력완충층을 갖고, 배선층의 실장기판면측에 볼형상의 접속단자를 갖는 BGA(ball grid array)패키지도 개발되고 있다(미국특허제5148265호). 이 구조를 갖는 패키지는 실장기판과 접속하기 위한 단자가 볼형상땜납이므로 QFP와 같은 리이드의 변형이 없고, 실장면 전체에 단자가 분산되어 있으므로 단자간의 피치도 크게 취할 수 있어 표면실장이 용이하다. 또, PGA에 비해 접속단자의 길이가 짧기 때문에 인덕턴스성분이 작고, 신호속도가 빨라져 고속대응이 가능하게 된다.
상기 BGA패키지의 응력완충층에는 탄성체가 사용되고 있다. 구체적으로는 폴리이미드 등의 절연물로 이루어지는 지지체상에 배선을 형성하여 이루어지는 배선층상에 실리콘 등의 저탄성의 일래스토머를 형성하고, 또 반도체칩, 방열 및 반도체장치지지를 위한 기판을 탑재한 구조를 취한다. 완충층인 일래스토머의 형성방법으로서는 금속마스크에 의한 인쇄법과 시트형상의 일래스토머의 점착법이 있다. 완충층형성을 인쇄법에 의해 실행하는 경우, 인쇄, 가열경화, 접착재도포, 칩점착의 4공정을 필요로 한다. 또 경화시, 열경화형 실리콘일래스토머재를 사용하면, 휘발성분 등에 의한 배선층이나 조립장치 등의 오염이 문제로 된다. 그 결과, 반도체칩과 리이드를 접속할 때 양자의 전기적 접속의 신뢰성이 손상된다. 시트형상 일래스토머점착법에서는 실장리플로시에 흡습한 수증기에 의한 수증기폭발이 발생하고, 패키지의 팽창이나 배선층의 박리가 문제로 된다.
본 발명의 목적은 상기 반도체패키지구조를 갖는 반도체장치에 있어서, 실장리플로시에 불량이 잘 발생하지 않는 신뢰성이 높은 반도체장치 및 상기 반도체장치에 사용되는 배선테이프를 제공하는 것이다.
본 발명은 회로가 형성된 표면을 갖고 상기 표면에 단자군을 갖는 반도체칩, 상기 반도체칩의 회로가 형성된 면측에 마련되고 상기 단자군을 외부단자군에 접속하기 위한 배선을 절연층표면에 갖는 배선층, 상기 반도체칩의 회로가 형성된 면과 상기 배선층 사이에 마련되고 연속기포를 갖는 구조체의 한쪽의 표면에 상기 반도체칩을 접착하기 위한 접착층을 갖고 다른쪽의 표면에 상기 배선층에 접착하기 위한 접착층을 갖는 3층구조의 완충층, 상기 반도체칩에 마련된 상기 단자군과 상기 배선층의 접속부를 봉지하는 봉지재 및 상기 배선층에 접속된 상기 외부단자군을 구비한 것을 특징으로 하는 반도체장치를 제공한다.
본 발명은 또 한쪽 끝이 반도체칩상의 단자에 접속되고 다른쪽 끝이 실장기판에 접속하기 위한 외부단자에 접속되는 배선을 절연층상에 갖는 배선층과 상기 배선층의 상기 배선이 마련된 면에 접착된 완충층을 갖고, 상기 완충층이 연속기포를 갖는 구조체의 한쪽의 표면에 상기 반도체칩에 접착하기 위한 접착층을 갖고 다른쪽의 표면에 상기 배선층을 접착하기 위한 접착층을 갖는 3층구조로 이루어지는 것을 특징으로 하는 반도체장치용 배선테이프를 제공한다.
실시예
본 발명의 반도체장치는 반도체칩과 실장기판의 열응력을 완화하기 위한 완충층으로서, 연속기포를 갖는 구조체로 이루어지는 코어층의 양측에 접착층을 배치한 3층구조로 이루어지는 완충층을 구비한다. 인쇄법에 의해 응력완충층을 형성하는 종래법이 일래스토머형성에서 칩점착까지 4공정을 필요로 한 것에 비해, 본 발명에 의하면 3층구조의 완충층을 사용하는 것에 의해 2공정으로 단축할 수 있다. 또, 코어층으로서 통기성을 갖는 연속기포구조체를 채용하고 있으므로, 실장리플로시에 발생하는 수증기가 이 코어층을 통해서 외부로 개방되기 때문에 배선층의 팽창이나 박리를 방지할 수 있다.
본 발명의 반도체장치는 회로가 형성된 표면을 갖고 상기 표면에 단자군을 갖는 반도체칩, 상기 반도체칩의 회로가 형성된 면측에 마련되고 상기 단자군을 외부단자군에 접속하기 위한 배선을 절연층표면에 갖는 배선층, 상기 반도체칩의 회로가 형성된 면과 상기 배선층 사이에 마련되고 연속기포를 갖는 구조체의 한쪽의 표면에 상기 반도체칩에 접착하기 위한 접착층을 갖고 다른쪽의 표면에 상기 배선층에 접착하기 위한 접착층을 갖는 3층구조의 완충층, 상기 반도체칩에 마련된 상기 단자군과 상기 배선층의 접속부를 봉지하는 봉지재 및 상기 배선층에 접속된 상기 외부단자군을 구비한 것을 특징으로 한다.
상기 완충층은 연속기포구조로 이루어지는 코너층의 양면에 접착층을 구비하고 있고, 완충층 전체에 차지하는 코어층의 두께비율은 0.2 이상인 것이 바람직하다. 연속기포구조체는 다수의 구멍이 뚫린 다공질체를 의미하고 있고 3차원 그물코구조체를 포함한다. 연속기포구조체는 섬유형상 화합물이 3차원적으로 서로 엉켜 형성된 부직포로 할 수 있다.
반도체칩은 로직, 메모리, 게이트어레이 등, 실리콘웨이퍼상에 소정의 프로세스에 의해 형성된 반도체회로를 갖는 실리콘칩으로 할 수 있다. 본 발명의 반도체장치는 방열 및 지지를 위한 기판을 반도체칩의 회로가 형성된 면의 반대측에 구비할 수 있다. 이 지지기판은 동, 알루미늄, 철, 니켈, 텅스텐 등의 금속 또는 이들 2종 이상을 조합한 합금 또는 알루미나 등의 세라믹재료로 구성할 수 있다. 그의 한쪽 면에 표면적을 최대로 하고 열방산성을 높이기 위한 핀형상의 가공이 이루어져 있어도 좋다.
또한, 본 발명의 반도체장치는 이하의 상태를 취할 수도 있다.
[1] 회로가 형성된 표면을 갖고 상기 표면에 단자군을 갖는 반도체칩, 상기 반도체칩의 회로가 형성된 면의 반대측의 표면과 상기 반도체칩의 측면을 피복하는 지지기판, 상기 반도체칩의 회로가 형성된 면측에 상기 지지기판까지 걸쳐 마련된 상기 단자군을 외부단자군에 접속하기 위한 배선을 절연층표면에 갖는 배선층, 상기 반도체칩의 회로가 형성된 면 및 상기 지지기판과 상기 배선층 사이에 마련되고 연속기포를 갖는 구조체의 한쪽의 표면에 상기 반도체칩에 접착하기 위한 접착층을 갖고 다른쪽의 표면에 상기 배선층에 접착하기 위한 접착층을 갖는 3층구조의 완충층, 상기 반도체칩에 마련된 상기 단자군과 상기 배선층의 접속부를 봉지하는 봉지재 및 상기 지지기판상에 위치하는 상기 배선층에 접속된 상기 외부단자군을 구비한 것을 특징으로 하는 반도체장치.
[2] 회로가 형성된 표면을 갖고 상기 표면에 단자군을 갖는 반도체칩, 상기 반도체칩의 회로가 형성된 면의 반대측의 표면과 상기 반도체칩의 측면을 피복하는 지지기판, 상기 반도체칩의 회로가 형성된 면측에 상기 지지기판까지 걸쳐 마련된 상기 단자군을 외부단자군에 접속하기 위한 배선을 절연층표면에 갖는 배선층, 상기 반도체칩의 회로가 형성된 면 및 상기 지지기판과 상기 배선층 사이에 마련되고 연속기포를 갖는 구조체의 한쪽의 표면에 상기 반도체칩에 접착하기 위한 접착층을 갖고 다른쪽의 표면에 상기 배선층에 접착하기 위한 접착층을 갖는 3층구조의 완충층, 상기 반도체칩에 마련된 상기 단자군과 상기 배선층의 접속부를 봉지하는 봉지재 및 상기 반도체칩의 면내 및 상기 지지기판상에 배치된 상기 외부단자군을 구비한 것을 특징으로 하는 반도체장치.
또한, 상기 각 상태의 반도체장치에 있어서, 반도체칩의 표면에 마련된 상기 단자군은 상기 반도체칩의 회로가 형성된 표면의 중앙부의 한쪽방향에 배치되어 있어도 좋고, 또 그 표면의 주변부에 배치되어 있어도 좋다. 또는 반도체칩의 면내에 상기 외부단자군이 배치되어 있어도 좋다.
또, 상기 배선층에는 상기 반도체칩상의 상기 단자군과 접속되는 개소에 창(윈도우)가 마련되어 있어도 좋다.
또는, 상기 배선층에 있어서의 배선의 연장상에 상기 반도체칩에 마련된 상기 단자군과 접속되어 있어도 좋다.
본 발명은 또 한쪽 끝이 반도체칩상의 단자에 접속되고 다른쪽 끝이 실장기판에 접속하기 위한 외부단자에 접속되는 배선을 절연층상에 갖는 배선층과 상기 배선층의 상기 배선이 마련된 면에 접착된 완충층을 갖고, 상기 완충층이 연속기포를 갖는 구조체의 한쪽의 표면에 상기 반도체칩에 접착하기 위한 접착층을 갖고 다른쪽의 표면에 상기 배선층에 접착하기 위한 접착층을 갖는 3층구조로 이루어지는 것을 특징으로 하는 반도체장치용 배선테이프를 제공한다.
본 발명에 의한 배선테이프는 도체층 즉 배선, 절연층 및 응력완충층을 갖고, 응력완충층은 연속기포구조체로 이루어지는 코어층과 코어층의 양면에 마련된 접착층을 구비하고, 응력완충층 전체에 차지하는 코어층의 두께비율이 0.2 이상인 것이 바람직하다.
상기 배선테이프에 있어서의 연속기포구조체는 섬유형상 화합물이 3차원으로 서로 엉켜 형성된 부직포로 할 수 있다.
배선테이프의 절연층으로서는 폴리이미드 등의 내열성이 높고 기계적 특성이우수한 엔지니어링플라스틱이 바람직하고, 도체층 즉 배선은 금, 동, 알루미늄 또는 그들의 최표면상에 금도금을 실시한 것에 패터닝해서 형성된다. 이 배선테이프는 전기적 특성을 고려하고, 배선 이외에 접지층이나 전원층을 형성해도 좋다.
실장기판과 그것에 장착되는 반도체장치를 전기적 접속하기 위한 외부단자는 가열에 의해 용융하고 전기적으로 접속하는 도전체이다. 외부단자는 예를 들면 주석, 아연, 납을 포함하는 땜납합금, 은, 동 또는 금 혹은 금 이외의 재료를 사용한 경우에 그들을 금으로 피복하여 볼형상으로 형성해서 가열용융 또는 가열하지 않고 접촉, 진동시키는 것에 의해 반도체장치와 실장기판을 전기적으로 접속할 수 있다. 상기 이외에 몰리브덴, 니켈, 동, 백금, 티탄 등의 1개 또는 이들을 2개 이상 조합한 합금 또는 2개 이상의 다중막으로 한 구조의 볼형상단자라도 좋다.
배선테이프 및 반도체장치의 상기 완충층에 사용되는 접착층은 열경화성수지라도 좋고 열가소성수지라도 좋다. 구체적으로는 에폭시, 말레이미드, 페놀, 시아네이트, 레졸, 폴리아미드, 폴리이미드, 폴리아미드이미드, 폴리에스테르, 폴리올레핀, 폴리우레탄 등의 수지나 이들의 혼합물로 구성할 수 있다. 상기 이외에도 가열, 건조, 가압, 광조사 등에 의해 접착력을 발현하는 재료를 사용할 수 있다. 또, 접착층은 상기 화합물단일체 이외에 크로스(교차)형상 코어재 등에 함침시켜 시트형상으로 형성된 것이라도 좋다.
상기 반도체장치중 연속기포를 갖는 구조체 및 배선테이프중의 코어층의 재료에는 폴리카보네이트, 폴리에스테르, 폴리테트라플루오로에틸렌, 폴리에틸렌, 폴리프로필렌, 폴리비닐리덴플로리드, 초산셀룰로오스, 폴리술폰, 폴리아크릴로니트릴, 폴리아미드, 폴리이미드 등의 화합물을 사용할 수 있지만, 불소함유수지가 바람직하게 사용할 수 있다. 이들 재료를 사용하여 중성자를 조사해서 약품으로 에칭하는 트랙에칭법이나, 결정성폴리머에 열을 가하거나 가소재로 가소화한 후 연장하여 신장하는 연신(延伸)법이나, 온도에 의해 용해도가 다른 용매를 사용한 용융층분리법이나, 폴리머에 무기염이나 실리카 등을 혼합하여 성막한 후 무기염이나 실리카만을 추출하는 추출법이나, 폴리머, 양(良)용매, 빈(貧)용매 등을 혼합하여 성막한 후 양용매만을 건조시키는 층전이법 등의 방법에 의해 처리하는 것에 의해서 미세구멍이 형성된 3차원 그물코구조로 할 수 있다. 부직포는 상기 화합물을 용매중에서 섬유형상으로 중합시킨 것을 걸러서 시트형상으로 한 것이다. 상기 외에에도 통기성을 갖는 연속기포체이면 코어층으로서 사용할 수 있다.
코어층의 양측에 접착층을 도포 또는 시트형상으로 한 접착층을 점착하는 것에 의해 응력완화기구를 갖는 완충층시트 또는 3층구조의 완충층을 얻을 수 있다. 또는 연속기포를 갖는 구조체의 양면에 연속기포를 갖는 구조체의 구멍중에 접착제를 충전한 접착층을 점착한 적층체로서 사용해도 좋다. 코어층의 두께비율과 반도체장치 실장시의 신뢰성의 관계를 조사한 결과, 완충층 전체의 두께에 차지하는 코어층의 두께비율은 0.2 이상인 것이 바람직하다는 것이 명확하게 되었다.
도 1은 완충층 전체의 두께에 차지하는 코어층의 두께비율과 실장리플로시의 불량률의 관계를 도시한 그래프이다. 횡축은 코어층(1)의 두께와 접착층(2)의 두께를 합한 완충층의 전체 두께b에 차지하는 코어층(1)의 두께a의 비율(a/b)를 나타내고, 종축은 실장리플로시의 불량의 발생률을 나타낸다. 코어층과 접착층을 합한 전체의 두께b가 100㎛, 150㎛, 200㎛의 각종 완충층시트를 사용한 반도체장치 실장시험체를 여러개 준비하고 리플로시험을 실행하였다. 리플로시험은 온도 85℃, 상대습도 85%의 환경중에 168시간 방치해서 흡습시켜 둔 각 시험체를 승온속도 5℃/초로 160℃까지 승온하고, 160℃로 60초간 유지한 후 재차 승온속도 5℃/초로 240℃까지 승온하고, 240℃로 5초간 유지한 후 강온시키는 시험이다.
도 1에서 코어층 두께비율이 0.2미만에서 급격하게 불량발생률이 증가하는 것을 알 수 있다. 따라서, 본 발명의 반도체장치는 응력완충기구를 갖는 완충층의 코어층의 두께비율을 0.2 이상으로 하는 것에 의해 반도체장치의 실장신뢰성을 비약적으로 향상시킬 수 있다. 흡습한 반도체장치를 실장리플로시에 가열해도 이 코어층의 존재에 의해 수증기압이 해방되기 때문에 반도체장치의 파괴가 방지되어 실장신뢰성이 향상한다. 코어층의 두께는 80∼200㎛인 것이 바람직하다. 코어층의 두께를 80㎛ 이상으로 하는 것에 의해 반도체칩의 단자와 접속되는 리이드에 느슨함을 가지게 할 수 있어 잘 단선되지 않게 할 수 있다. 코어층의 두께가 200㎛를 초과하면 완충효과가 저하한다. 접착층의 두께는 1∼30㎛의 범위가 바람직하다.
이와 같이, 본 발명의 반도체장치는 반도체칩과 배선층 사이에 연속기포구조체로 이루어지는 코어층(수증기압을 개방할 수 있는 코어층)의 양면에 접착층을 마련한 3층구조로 이루어지는 응력완충기구를 갖는 완충층을 마련하는 것에 있다. 또, 완충층의 두께 전체에 차지하는 코어층의 두께비율을 0.2 이상으로 하는 것에 있다.
본 발명에 의하면, 반도체칩과 배선층 사이에 마련된 완충층에 의해 반도체장치와 실장기판의 열응력이 완화된다. 또, 연속기포구조체로 이루어지는 코어층과 접착층의 3층구조로 이루어지는 완충층을 사용하는 것에 의해 제조공정을 간략화할 수 있으므로 양산성이 향상한다. 코어층에 열경화형의 실리콘재료를 사용하지 않아도 좋으므로 가열경화시에 반도체칩이 오염되는 것을 방지할 수 있다. 또, 3차원적 그물코구조 등의 다공질로 이루어지는 코어층에 의해 실장리플로시의 수증기압이 해방되고, 배선층의 팽창이나 박리가 발생하지 않고 실장신뢰성이 높은 반도체장치를 실현할 수 있다.
또한, 본 발명의 응력완충층과 유사한 구조를 갖는 것이 일본국 특허공개공보 평성2-49544호(EP 160439) 및 일본국 특허공개공보 평성4-363032호(EP 504669)에 기재되어 있지만, 동 평성2-49544호의 것은 프린트기판이고, 동 평성4-363032호에 기재된 것은 본 발명과 반도체장치의 구조가 전혀 다르다.
이하, 도면을 참조해서 본 발명의 실시예를 설명한다.
실시예 1
도 2a 및 도 2b는 본 발명의 1실시예에 의한 반도체장치를 도시한 것으로서, 도 2a는 단면모식도, 도 2b는 저면도이다. 이 반도체장치를 이하의 공정에 따라서 제작하였다. 에폭시계 접착제가 붙은 폭 38㎜, 두께 50㎛의 장척형상 폴리이미드필름(3)(유피렉스:우베코산제)에 펀칭가공을 실시하고, 칩과의 접속을 위한 창(1.5㎜×8㎜)을 형성하였다. 계속해서, 상기 폴리이미드필름에 두께 18㎛의 전해동박을 150℃의 롤러로 가열압착하였다. 계속해서, 상기 압연동박상에 감광성레지스트(P-RS300S:도쿄오카(東京應化) 제)를 도포한 후 90℃에서 30분 베이크하고, 패턴을 노출현상하여 에칭마스크를 형성하였다. 계속해서, 40℃의 염화철중에서 동을 에칭하고 레지스트를 박리시켜 동배선을 형성하였다. 이 배선부분을 전기금도금하고 금도금배선(4)를 형성하여 배선기판(배선층)을 얻었다.
한편, 연신법에 의해 제작한 두께 150㎛의 3차원 그물코구조를 갖는 폴리테트라플루오로에틸렌의 코어층(1)의 양면에 두께 30㎛로 되도록 열가소성의 폴리에테르아미드이미드와니스(HM-1:히다치가세 제)를 도포하고 건조해서 접착층(2)가 형성된 접착시트(완충층)을 제작하였다. 이 접착시트는 코어층에 10㎛정도 접착제가 스며들어 있다. 이 접착시트를 금형을 사용해서 소정의 형상으로 펀칭한 후 상기 배선기판에 250℃에서 2초간 가열압착하여 배선테이프를 형성하였다.
이 배선테이프상에 위치맞춤을 실행하고 회로형성면의 중앙의 한쪽방향에 알루미늄제의 단자군을 갖는 반도체칩(5)를 250℃에서 2초 점착하였다. 다음에, 배선층에서 돌출한 리이드(6)을 초음파를 가해서 반도체칩의 단자인 알루미늄패드(18)상에 접속하였다. 접속단자부를 실리콘계봉지재(7)(TSJ3150:도시바실리콘 제)로 봉지하여 150℃에서 4시간 가열경화시켰다. 배선층의 외부단자 접속부에 플럭스를 도포하고, 직경 0.6㎜의 공융땜납볼(Pb63:Sn37)을 얹고 240℃에서 5초의 IR리플로가열에 의해 땜납볼접속단자(8)을 형성하였다. 이와 같이 해서 제조된 반도체장치는 다공질의 완충층의 측면에서 수증기가 해방되기 때문에, 배선층의 팽창이나 박리가 억제된다. 또, 열가소성수지의 접착층이므로 단시간에 접착할 수 있다는 이점이 있다. 또, 배선층 및 완충층에 창이 마련되어 있고 이 창에 봉지재롤 충전하는 것에 의해 봉지할 수 있으므로, 봉지를 용이하고 또한 확실하게 실행할 수 있다. 또, 배선층에서 돌출한 리이드를 반도체칩의 단자에 직접 접속하고 있으므로 새로 접속부재를 사용할 필요가 없다. 또, 접착시트를 사용하고 있으므로 제조공정을 간략화할 수 있기 때문에 양산성이 우수하다.
이상의 프로세스에서 제작된 반도체칩의 면내에 땜납볼접속단자를 갖는 반도체장치를 온도 85℃, 상대습도 85%의 분위기중에서 48시간 흡습시킨 후 도 1의 데이타취득시와 동일 조건의 리플로시험을 실시하였다. 또, 완충층형성에서 칩점착까지 요하는 시간을 측정하였다. 또, 리이드를 반도체칩에 접합할 때의 접합불량률도 평가하였다. 결과를 표 1에 나타낸다. 접합불량은 발생하지 않았다.
실시예 2
도 3은 본 발명의 1실시예의 반도체장치의 단면모식도이다. 이하의 공정에 따라서 이 반도체장치를 제작하였다.
에폭시계 접착제가 붙은 폭 38㎜, 두께 50㎛의 장척형상 폴리이미드필름(3)(유피렉스:우베코산 제)에 펀칭가공을 실시하고, 칩과의 접속을 위한 창(1.5㎜×8㎜)을 형성하였다. 계속해서, 상기 폴리이미드필름에 두께 18㎛의 전해동박을 150℃의 롤러로 가열압착하였다. 계속해서, 상기 압연동박상에 감광성레지스트(P-RS300S:도쿄오카 제)를 도포한 후 90℃에서 30분 베이크하고 패턴을 노출현상하여 에칭마스크를 형성하였다. 계속해서, 40℃의 염화철중에서 동을 에칭하고 레지스트를 박리시켜 동배선을 형성하였다. 이 배선부분을 전기금도금하여 금도금배선(4)를 형성하였다.
이 패턴이 형성된 배선기판상에 층전이법에 의해 제작한 3차원 그물코구조를 갖는 폴리이미드의 코어층(두께 120㎛)(1)의 양면에 30㎛씩 메틸에틸케톤용매에 열경화성의 에폭시수지(YX-4000:유카쉘(油化Shell) 제)를 용해시켜서 올소크레졸노블락제의 경화제(H-1:메이와가세(明和化成) 제)를 부가하여 실리카제의 미소필러(R974:닛폰아에로질 제)와 니트릴부타디엔고무(XER-91:닛폰고세고무) 및 트리페닐호스핀으로 이루어지는 에폭시경화촉매(TPP:와코쥰야쿠(和光純藥) 제)를 배합한 와니스를 도포해서 건조시키고, 30㎛의 시트를 제작한 후 롤라미네이터에 의해 코어층과 점착해서 접착층(2)가 형성된 접착시트를 금형에 의해 소정의 형상으로 펀칭한 후 120℃에서 2초간 가열압착하여 완충층을 형성하였다.
이 접착시트상에 위치맞춤을 실행하고 회로형성면의 주변부에 단자군을 갖는 반도체칩(5)를 120℃에서 2초 점착하였다. 다음에 배선층에서 돌출한 리이드(6)을 초음파를 가해서 반도체칩의 알루미늄패드상에 접속하였다. 접속단자부를 에폭시계 봉지재(7)(RC021C:히다치가세 제)로 봉지하고 80℃에서 30분, 150℃에서 4시간 가열경화시켰다. 배선층의 땜납볼접속부에 용제(flux)를 도포하고, 직경 0.6㎜의 공융땜납볼(Pb63:Sn37)을 얹고 240℃에서 5초의 IR리플로가열에 의해 땜납볼접속단자(8)을 형성하였다. 이 구조의 반도체장치는 실시예 1에서 설명한 효과에 부가해서 완충층의 접착제에 열경화제수지를 사용하고 있으므로, 반도체칩에 비교적 낮은 온도에서 접착할 수 있다는 효과가 있다.
이상의 프로세스에 의해 제작된 반도체장치를 온도 85℃, 상대습도 85%의 분위기에서 48시간 흡습시킨 후 도 1의 데이타취득시와 동일 조건의 리플로시험을 실시하였다. 또, 완충층형성에서 칩점착까지 요하는 시간을 측정하였다. 또, 리이드를 반도체칩에 접합할 때의 접합불량률도 평가하였다. 결과를 하기의 표 1에 나타낸다.
실시예 3
도 4a 및 도 4b는 본 발명의 1실시예의 반도체장치를 도시한 것으로서, 도 4a는 단면모식도, 도 4b는 그의 저면도이다. 이하의 공정에 의해 이 반도체장치를 제작하였다.
에폭시계 접착제가 붙은 폭 38㎜, 두께 50㎛의 장척형상 폴리이미드필름(3)(유피렉스:우베코산 제)에 펀칭가공을 실시하고, 칩과의 접속을 위한 창(1.5㎜×8㎜)을 4개 형성하였다. 계속해서, 상기 폴리이미드필름에 두께 18㎛의 전해동박을 150℃의 롤러로 가열압착하였다. 계속해서, 상기 압연동박상에 감광성레지스트(P-RS300S:도쿄오카 제)를 도포한 후 90℃에서 30분 베이크하고 패턴을 노출현상하여 에칭마스크를 형성하였다. 계속해서, 40℃의 염화철중에서 동을 에칭하고 레지스트를 박리시켜 동배선을 형성하였다. 이 배선부분을 전기금도금하여 금도금배선(4)를 형성하였다.
이 패턴이 형성된 배선기판상에 습식법에 의해 제작한 폴리이미드부직포의 코어층(두께 50㎛)(1)의 양면에 30㎛씩 메틸에틸케톤용매에 에폭시수지(YX-4000:유카쉘 제)를 용해시키고 경화제(H-1:메이와가세 제)를 부가하여 미소필러(R974:닛폰아에로질 제)와 니트릴부타디엔고무(XER-91:닛폰고세고무) 및 촉매(TPP:와코쥰야쿠 제)를 배합한 와니스를 도포하여 건조시켜서 접착층(2)가 형성된 접착시트를 금형에 의해 소정의 형상으로 펀칭한 후 120℃에서 2초간 가열압착하여 배선테이프를 형성하였다.
이 배선테이프상에 위치맞춤을 실행해서 회로형성면의 주변에 단자군을 갖는 반도체칩(5)를 120℃에서 2초 점착하였다. 또, 반도체지지기판(9)도 마찬가지의 조건에서 점착하였다. 다음에, 배선층에서 돌출한 리이드를 초음파를 가해서 반도체칩의 알루미늄패드상에 접속하였다. 접속단자부를 실리콘계 봉지제(7)(TSJ3150:도시바실리콘 제)로 봉지하고, 150℃에서 4시간 가열경화시켰다. 배선층의 땜납볼접속부에 플럭스를 도포하고 직경 0.6㎜의 공융땜납볼(Pb63:Sn37)을 얹고, 240℃에서 5초의 IR리플로가열에 의해 땜납볼접속단자(8)을 형성하였다.
이상의 프로세스에 의해 제작된 반도체칩의 면외에 땜납볼접속단자를 갖는 반도체장치를 온도 85℃, 상대습도 85%의 분위기에서 48시간 흡습시킨 후 도 1의 데이타취득시와 동일 조건의 리플로시험을 실시하였다. 또, 완충층형성에서 칩점착까지 요하는 시간을 측정하였다. 또, 리이드를 반도체칩에 접합할 때의 접합불량률도 평가하였다. 결과를 하기의 표 1에 나타낸다.
실시예 4
도 5는 본 발명의 1실시예의 반도체장치의 단면모식도이다. 이하의 공정에 의해 이 반도체장치를 제작하였다.
에폭시계 접착제가 붙은 폭 38㎜, 두께 50㎛의 장척형상 폴리이미드필름(3)(유피렉스:우베코산 제)에 펀칭가공을 실시하고, 칩과의 접속을 위한 창(1.5㎜×8㎜)을 4개 형성하였다. 계속해서, 상기 폴리이미드필름에 두께 18㎛의 전해동박을 150℃의 롤러로 가열압착하였다. 계속해서, 상기 압연동박상에 감광성레지스트(P-RS300S:도쿄오카 제)를 도포한 후 90℃에서 30분 베이크하고 패턴을 노출현상하여 에칭마스크를 형성하였다. 계속해서, 40℃의 염화철중에서 동을 에칭하고 레지스트를 박리시켜 동배선을 형성하였다. 이 배선부분을 전기금도금하여 금도금배선(4)를 형성하였다.
이 패턴이 형성된 배선기판상에 연신법에 의해 제작한 3차원 그물코구조를 갖는 폴리테트라플루오로에틸렌의 코어층(두께 100㎛)(1)의 양면에 코어층과 마찬가지의 방법에 의해 제작한 3차원 그물코구조를 갖는 30㎛ 폴리테트라플루오로에틸렌에 메틸에틸케톤용매에 에폭시수지(YX-4000:유카쉘 제)를 용해시키고, 경화제(H-1:메이와가세 제)를 부가하여 촉매(TPP:와코쥰야쿠 제)를 배합한 와니스를 함침시켜 건조해서 작성한 접착층을 코어재에 롤라미네이터에 의해 점착하여 접착층(2)가 형성된 접착시트(완충층)를 금형에 의해 소정의 형상으로 펀칭한 후 120℃에서 2초간 가열압착하여 배선테이프를 형성하였다.
이 배선테이프상에 위치맞춤을 실행해서 회로형성면의 주변에 단자군을 갖는 반도체칩(5)를 120℃에서 2초 점착하였다. 또, 반도체지지기판(9)도 마찬가지의 조건에서 점착하였다. 다음에, 배선층에서 돌출한 리이드(6)을 초음파를 가해서 반도체칩의 알루미늄패드상에 접속하였다. 접속단자부를 에폭시계 봉지제(7)(RC021C:히다치가세 제)로 봉지하고, 80℃에서 30분, 150℃에서 4시간 가열경화시켰다. 배선층의 땜납볼접속부에 플럭스를 도포하고 직경 0.6㎜의 공융땜납볼(Pb63:Sn37)을 얹고, 240℃에서 5초의 IR리플로가열에 의해 땜납볼접속단자(8)을 형성하였다.
이상의 프로세스에 의해 제작된 반도체칩의 면내 및 면외에 땜납볼단자를 갖는 반도체장치를 온도 85℃, 상대습도 85%의 분위기중에서 48시간 흡습시킨 후 도 1의 데이타취득시와 동일 조건의 리플로시험을 실시하였다. 또, 완충층형성에서 칩점착까지 요하는 시간을 측정하였다. 또, 리이드를 반도체칩에 접합할 때의 접합불량률도 평가하였다. 결과를 하기의 표 1에 나타낸다.
실시예 5
이하의 공정에 의해 본 발명의 배선테이프를 작성하였다. 도 6a∼도 6f에 그 고정개략도를 도시한다.
a. 에폭시계 접착제가 붙은 폭 38㎜, 두께 50㎛의 장척형상 폴리이미드필름(3)(유피렉스:우베코산 제)에 펀칭가공을 실시하고, 반도체칩과의 접속을 위한 창을 형성하였다(도 6a).
b. 상기 폴리이미드필름(3)에 두께 18㎛의 전해동박(10)을 150℃의 롤러로 가열압착하였다(도 6b).
c. 상기 압연동박상에 감광성레지스트(11)(P-RS300S:도쿄오카 제)을 도포한 후 90℃에서 30분 베이크하였다(도 6c).
d. 패턴을 노출현상하고 에칭마스크를 형성하였다(도 6d).
e. 40℃의 염화철중에서 동을 에칭하고 레지스트를 박리시켜 동배선을 형성하고, 이 동배선 최표면상에 전기금도금하여 금도금배선(4)를 형성하였다(도 6e).
f. 이 패턴이 형성된 배선테이프(12)를 위치맞춤한 후 250℃로 가열된 스테이지(17)상에 고정시키고, 연신법에 의해 제작한 150㎛의 폴리테트라플루오로에틸렌의 수지섬유형상크로스에 폴리에테르아미드이미드와니스(HM-1:히다치가세 제)를 함침건조해서 형성된 장척형상 응력완충접착필름(13)을 금형(14)∼(15)에 의해 소정의 형상으로 펀칭하고, 1초간 가열압착하여 응력완충접착층(16)을 형성하였다(도 6f).
비교예 1
두께 150㎛의 폴리이미드필름의 코어층의 양면에 실시예 1과 마찬가지의 접착층(두께 30㎛)을 갖는 응력완충층을 사용하고, 실시예 1과 동일 방법에 의해 반도체장치를 제작하였다. 이 반도체장치를 온도 85℃, 상대습도 85%의 분위기중에서 48시간 흡습시킨 후 도 1의 데이타취득시와 동일 조건의 리플로시험을 실시하였다. 또, 완충층형성에서 칩점착까지 요하는 시간을 측정하였다. 또, 리이드를 반도체칩에 접합할 때의 접합불량률도 평가하였다. 결과를 하기의 표 1에 나타낸다.
비교예 2
완충층으로서 실시예 2에서 사용한 접착층만을 사용해서 150㎛의 시트를 제작하고, 실시예 2와 동일 방법에 의해 반도체장치를 제작하였다. 이 반도체장치를 온도 85℃, 상대습도 85%의 분위기중에서 48시간 흡습시킨 후 도 1의 데이타취득시와 동일 조건의 리플로시험을 실시하였다. 또, 완충층형성에서 칩점착까지 요하는 시간을 측정하였다. 또, 리이드를 반도체칩에 접합할 때의 접합불량률도 평가하였다. 결과를 하기의 표 1에 나타낸다.
비교예 3
실시예 1과 동일한 배선층에 금속마스크를 중첩시키고 점도가 900㎩·s의 액상부가형 실리콘일래스토머(TSE322:도시바실리콘 제)를 우레탄고무의 스퀴지를 사용해서 인쇄하고, 150℃에서 1시간 경화하여 두께 150㎛의 완충층을 형성하였다. 이 완충층상에 스크린인쇄에 의해 실리콘계 접착재(KE1820:신에츠카가쿠(信越化學) 제)를 30㎛의 두께로 도포한 후 위치맞춤을 실행하고 반도체칩을 180℃에서 1분 점착하였다. 배선층에서 돌출한 리이드를 초음파를 가해서 반도체칩의 알루미늄패드상에 접속하였다. 접속단자부를 실리콘계 봉지재(TSJ3150:도시바실리콘 제)로 봉지하고, 150℃에서 4시간 가열경화시켰다. 배선층의 땜납볼접속부에 플럭스를 도포하고 직경 0.6㎜의 공융땜납볼(Pb63:Sn37)을 얹고 240℃에서 5초의 IR리플로가열에 의해 땜납볼접속단자를 형성하였다.
이상의 프로세스에 의해 제작된 반도체장치를 온도 85℃, 상대습도 85%의 분위기중에서 48시간 흡습시킨 후 도 1의 데이타취득시와 동일 조건의 리플로시험을 실시하였다. 또, 완충층형성에서 칩점착까지 요하는 시간을 측정하였다. 또, 리이드를 반도체칩에 접합할 때의 접합불량률도 평가하였다. 결과를 하기의 표 1에 나타낸다.
실장리플로시 불량발생률 (불량수/실시수) 완충층형성에서 칩점착까지의 소요시간(s) 리이드와 패드의 접합불량률 (불량수/실시수)
실시예 1 0 / 30 10 0 / 100
실시예 2 0 / 30 10 0 / 100
실시예 3 0 / 30 10 0 / 100
실시예 4 0 / 30 10 0 / 100
비교예 1 28 / 30 10 0 / 100
비교예 2 29 / 30 10 0 / 100
비교예 3 0 / 30 80＋경화시간(1h) 65 / 100
상기 각 실시예에 설명한 본 발명의 반도체장치는 비교예 3의 반도체장치에 비해 리이드오염이 없으므로 접합불량률이 낮다. 또, 프로세스시간도 짧다. 또, 비교예 1, 2의 반도체장치와 같이 리플로시험에 의해 불량이 발생하지 않는다.
본 발명의 응력완충일래스토머층을 갖는 반도체장치는 완충층의 코어층이 연속기포구조 또는 3차원 그물코구조를 갖기 때문에 실장리플로시에 발생하는 수증기압이 이 코어층을 거쳐서 해방되어 실장시에 배선부의 팽창이나 파열을 발생시키는 일이 없다.
도 1은 코어층의 접착시트전체에 차지하는 두께비율과 실장리플로시의 불량률의 관계를 도시한 그래프,
도 2a 및 도 2b는 본 발명에 의한 반도체장치의 1예를 도시한 것으로서, 도 2a는 단면모식도, 도 2b는 저면도,
도 3은 본 발명에 의한 반도체장치의 다른 예의 단면모식도,
도 4a 및 도 4b는 본 발명에 의한 반도체장치내의 다른 예를 도시한 것으로서, 도 4a는 단면모식도, 도 4b는 저면도,
도 5는 본 발명에 의한 반도체장치의 다른 예의 단면모식도,
도 6a∼도 6f는 본 발명에 의한 배선테이프의 제작공정을 도시한 개략도.

Claims (21)

  1. 회로가 형성된 표면을 갖고 상기 표면의 중앙부 또는 주변부에 배치된 단자군을 갖는 반도체칩,
    상기 반도체칩의 회로가 형성된 면측에 마련되고 상기 단자군을 외부단자군에 접속하기 위한 배선을 절연층표면에 갖는 배선층,
    상기 반도체칩의 회로가 형성된 면과 상기 배선층 사이에 마련되고, 연속기포를 갖는 구조체의 한쪽의 표면에 상기 반도체칩에 접착하기 위한 접착층을 갖고 다른쪽의 표면에 상기 배선층에 접착하기 위한 접착층을 갖는 3층구조의 완충층,
    상기 반도체칩에 마련된 상기 단자군과 상기 배선층의 접속부를 봉지하는 봉지재 및
    상기 배선층에 접속된 상기 외부단자군을 구비한 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서,
    상기 완충층이 상기 연속기포를 갖는 구조체의 표면에 상기 2개의 접착층을 점착한 적층체로 이루어지는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서,
    상기 완충층이 연속기포를 갖는 구조체의 양면에 연속기포를 갖는 구조체의 구멍내에 접착제를 충전한 접착층을 점착한 적층체로 이루어지는 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서,
    상기 완충층에 있어서의 상기 연속기포를 갖는 구조체가 3차원 그물코구조를 갖는 다공질체인 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서,
    상기 완충층에 있어서의 상기 연속기포를 갖는 구조체는 섬유가 3차원적으로 서로 엉켜 있는 부직포인 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서,
    상기 완충층에 있어서의 상기 연속기포를 갖는 구조체가 불소함유수지로 구성되어 있는 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서,
    상기 완충층에 있어서의 접착층이 열경화성수지에 의해 구성되어 있는 것을 특징으로 하는 반도체장치.
  8. 제1항에 있어서,
    상기 완충층에 있어서의 접착층이 열가소성수지에 의해 구성되어 있는 것을 특징으로 하는 반도체장치.
  9. 제1항에 있어서,
    상기 배선층에는 상기 반도체칩상의 상기 단자군과 접속되는 개소에 창이 마련되어 있는 것을 특징으로 하는 반도체장치.
  10. 제1항에 있어서,
    상기 배선층에 있어서의 배선의 연장이 상기 반도체칩에 마련된 상기 단자군과 접속되어 있는 것을 특징으로 하는 반도체장치.
  11. 제1항에 있어서,
    상기 반도체칩의 회로가 형성된 표면과 반대측의 표면에 반도체지지기판을 갖는 것을 특징으로 하는 반도체장치.
  12. 제1항에 있어서,
    상기 완충층의 두께 전체에 차지하는 상기 연속기포를 갖는 구조체의 비율이 0.2 이상인 것을 특징으로 하는 반도체장치.
  13. 제1항에 있어서,
    상기 반도체칩의 면내에 상기 외부단자군이 배치되어 있는 것을 특징으로 하는 반도체장치.
  14. 회로가 형성된 표면을 갖고 상기 표면에 단자군을 갖는 반도체칩,
    상기 반도체칩의 회로가 형성된 면의 반대측의 표면과 상기 반도체칩의 측면을 피복하는 지지기판,
    상기 반도체칩의 회로가 형성된 면측에 상기 지지기판까지 걸쳐서 마련된 상기 단자군을 외부단자군에 접속하기 위한 배선을 절연층표면에 갖는 배선층,
    상기 반도체칩의 회로가 형성된 면 및 상기 지지기판과 상기 배선층 사이에 마련되고, 연속기포를 갖는 구조체의 한쪽의 표면에 상기 반도체칩에 접착하기 위한 접착층을 갖고 다른쪽의 표면에 상기 배선층에 접착하기 위한 접착층을 갖는 3층구조의 완충층,
    상기 반도체칩에 마련된 상기 단자군과 상기 배선층의 접속부를 봉지하는 봉지재 및
    상기 지지기판상에 위치하는 상기 배선층에 접속된 상기 외부단자군을 구비한 것을 특징으로 하는 반도체장치.
  15. 회로가 형성된 표면을 갖고 상기 표면에 단자군을 갖는 반도체칩,
    상기 반도체칩의 회로가 형성된 면의 반대측의 표면과 상기 반도체칩의 측면을 피복하는 지지기판,
    상기 반도체칩의 회로가 형성된 양측에 상기 지지기판까지 걸쳐서 마련된 상기 단자군을 외부단자군에 접속하기 위한 배선을 절연층표면에 갖는 배선층,
    상기 반도체칩의 회로가 형성된 면 및 상기 지지기판과 상기 배선층 사이에 마련되고, 연속기포를 갖는 구조체의 한쪽의 표면에 상기 반도체칩에 접착하기 위한 접착층을 갖고 다른쪽의 표면에 상기 배선층에 접착하기 위한 접착층을 갖는 3층구조의 완충층,
    상기 반도체칩에 마련된 상기 단자군과 상기 배선층의 접속부를 봉지하는 봉지재 및
    상기 반도체칩의 면내 및 상기 지지기판상에 배치된 상기 외부단자군을 구비한 것을 특징으로 하는 반도체장치.
  16. 제14항에 있어서,
    상기 반도체칩상의 상기 단자군이 상기 반도체칩의 회로가 형성된 면의 주변부에 배치되어 있는 것을 특징으로 하는 반도체장치.
  17. 제15항에 있어서,
    상기 반도체칩상의 상기 단자군이 상기 반도체칩의 회로가 형성된 면의 주변부에 배치되어 있는 것을 특징으로 하는 반도체장치.
  18. 한쪽 끝이 반도체칩상의 단자에 접속되고 다른쪽 끝이 실장기판에 접속하기 위한 외부단자에 접속되는 배선을 절연층상에 갖는 배선층과 상기 배선층의 상기 배선이 마련된 면에 접착된 완충층을 갖고, 상기 완충층이 연속기포를 갖는 구조체의 한쪽의 표면에 상기 반도체칩에 접착하기 위한 접착층을 갖고 다른쪽의 표면에 상기 배선층에 접착하기 위한 접착층을 갖는 3층구조로 이루어지는 것을 특징으로 하는 반도체장치용 배선테이프.
  19. 제18항에 있어서,
    상기 완충층의 두께 전체에 차지하는 상기 연속기포를 갖는 구조체의 비율이 0.2 이상인 것을 특징으로 하는 반도체장치용 배선테이프.
  20. 제18항에 있어서,
    상기 완충층이 연속기포를 갖는 구조체의 표면에 상기 2개의 접착층을 점착한 적층체로 이루어지는 것을 특징으로 하는 반도체장치용 배선테이프.
  21. 제18항에 있어서,
    상기 완충층이 연속기포를 갖는 구조체의 양면에 연속기포를 갖는 구조체의 구멍내에 접착제를 충전한 접착층을 점착한 적층체로 이루어지는 것을 특징으로 하는 반도체장치용 배선테이프.
KR1019980020516A 1997-06-06 1998-06-03 반도체장치및반도체장치용배선테이프 KR100567677B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980020516A KR100567677B1 (ko) 1997-06-06 1998-06-03 반도체장치및반도체장치용배선테이프

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-149106 1997-06-06
KR1019980020516A KR100567677B1 (ko) 1997-06-06 1998-06-03 반도체장치및반도체장치용배선테이프

Publications (2)

Publication Number Publication Date
KR19990006619A KR19990006619A (ko) 1999-01-25
KR100567677B1 true KR100567677B1 (ko) 2006-08-11

Family

ID=41744752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020516A KR100567677B1 (ko) 1997-06-06 1998-06-03 반도체장치및반도체장치용배선테이프

Country Status (1)

Country Link
KR (1) KR100567677B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413475B1 (ko) * 2000-10-25 2003-12-31 앰코 테크놀로지 코리아 주식회사 회로패턴을 갖는 필름어드헤시브 및 이를 이용한 멀티칩모듈 반도체패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181209A (ja) * 1995-12-26 1997-07-11 Hitachi Ltd 半導体装置およびその製造方法
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造
JPH09260535A (ja) * 1996-03-22 1997-10-03 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH1081857A (ja) * 1996-09-05 1998-03-31 Hitachi Cable Ltd 両面接着テープ、リードフレーム及び集積回路装置
JPH10116929A (ja) * 1996-10-15 1998-05-06 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181209A (ja) * 1995-12-26 1997-07-11 Hitachi Ltd 半導体装置およびその製造方法
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造
JPH09260535A (ja) * 1996-03-22 1997-10-03 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH1081857A (ja) * 1996-09-05 1998-03-31 Hitachi Cable Ltd 両面接着テープ、リードフレーム及び集積回路装置
JPH10116929A (ja) * 1996-10-15 1998-05-06 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19990006619A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
JP3639088B2 (ja) 半導体装置及び配線テープ
KR100670751B1 (ko) 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의 제조방법
KR100610629B1 (ko) 접착필름을갖는회로테이프,반도체장치및그의제조방법
JP2003522401A (ja) 積層型集積回路パッケージ
JPH11186294A (ja) 半導体パッケージ及びその製造方法
KR100449307B1 (ko) 반도체 장치 및 그 제조 방법
JPH07297560A (ja) 多層プリント配線基板およびその実装構造体
US20040112633A1 (en) Electronic device module
KR20050033821A (ko) 반도체장치 및 그 제조 방법
KR20040027346A (ko) 회로 장치의 제조 방법
KR100567677B1 (ko) 반도체장치및반도체장치용배선테이프
JP4127884B2 (ja) 半導体装置
JP2002064162A (ja) 半導体チップ
US20040036158A1 (en) Tab tape, method of making same and semiconductor device
JP3780688B2 (ja) Ｃｓｐ用基板の製造法
JP4452964B2 (ja) 半導体搭載用基板の製造法並びに半導体パッケージの製造法
JP3394875B2 (ja) 半導体装置用チップ支持基板
JP3314142B2 (ja) 半導体パッケージの製造方法
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP2001267462A (ja) 半導体パッケージ用チップ支持基板、半導体装置及び半導体装置の製造方法
JPH11111757A (ja) 半導体装置とその製法および配線テープ
JP2001244303A (ja) 半導体搭載用基板に用いる接着剤付絶縁基材とその製造方法とそれを用いた半導体搭載用基板並びにその製造方法
JPH10189798A (ja) 半導体パッケ−ジ用チップ支持基板の製造法、半導体パッケ−ジ、半導体パッケ−ジの製造法および半導体パッケ−ジ用チップ支持基板製造用絶縁材転写用シ−ト
JP2001244369A (ja) 半導体搭載用基板に用いる接着剤付絶縁基材とその製造方法とそれを用いた半導体搭載用基板並びにその製造方法
JPH10321761A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee