JP2001244303A - 半導体搭載用基板に用いる接着剤付絶縁基材とその製造方法とそれを用いた半導体搭載用基板並びにその製造方法 - Google Patents
半導体搭載用基板に用いる接着剤付絶縁基材とその製造方法とそれを用いた半導体搭載用基板並びにその製造方法Info
- Publication number
- JP2001244303A JP2001244303A JP2000054418A JP2000054418A JP2001244303A JP 2001244303 A JP2001244303 A JP 2001244303A JP 2000054418 A JP2000054418 A JP 2000054418A JP 2000054418 A JP2000054418 A JP 2000054418A JP 2001244303 A JP2001244303 A JP 2001244303A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- substrate
- semiconductor
- base material
- insulating base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Adhesive Tapes (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 本発明は、小型化、高密度化に優れ、かつ、
パッケージクラックを防止し信頼性に優れる小型の半導
体パッケ−ジに用いることのできる接着剤付絶縁基材と
その製造方法とそれを用いた半導体搭載用基板と、並び
に効率に優れたその半導体搭載用基板の製造方法を提供
することを目的とする。 【解決手段】 可とう性の絶縁基材と、接着剤からなる
接着剤付絶縁基材であって、絶縁基材もしくは接着剤の
いずれかの透湿率が1. 0×10-4〜1.0×10-2(g・m/m2・24
h)の範囲である半導体搭載用基板に用いる接着剤付絶縁
基材。
パッケージクラックを防止し信頼性に優れる小型の半導
体パッケ−ジに用いることのできる接着剤付絶縁基材と
その製造方法とそれを用いた半導体搭載用基板と、並び
に効率に優れたその半導体搭載用基板の製造方法を提供
することを目的とする。 【解決手段】 可とう性の絶縁基材と、接着剤からなる
接着剤付絶縁基材であって、絶縁基材もしくは接着剤の
いずれかの透湿率が1. 0×10-4〜1.0×10-2(g・m/m2・24
h)の範囲である半導体搭載用基板に用いる接着剤付絶縁
基材。
Description
【０００１】
【発明が属する技術分野】本発明は、半導体搭載用基板
に用いる接着剤付絶縁基材とその製造方法とそれを用い
た半導体搭載用基板並びにその製造方法に関する。
に用いる接着剤付絶縁基材とその製造方法とそれを用い
た半導体搭載用基板並びにその製造方法に関する。
【０００２】
【従来の技術】半導体の集積度が向上するに従い、入出
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子はパッケージの周辺に一列配置するタイプと、
周辺だけでなく内部まで多列に配置するタイプがある。
前者には、ＱＦＰ（Quad Flat Package）が代表的であ
る。これを多端子化する場合は、端子ピッチを縮小する
ことが必要であるが、０．５ｍｍピッチ以下の領域で
は、配線板との接続に高度な技術が必要になる。後者の
アレイタイプは比較的大きなピッチで端子配列が可能な
ため、多ピン化に適している。従来、アレイタイプは接
続ピンを有するＰＧＡ（Pin Grid Array）が一般的であ
るが、配線板との接続は挿入型となり、表面実装には適
していない。このため、表面実装可能なＢＧＡ（Ball G
rid Array）と称するパッケージが開発されている。
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子はパッケージの周辺に一列配置するタイプと、
周辺だけでなく内部まで多列に配置するタイプがある。
前者には、ＱＦＰ（Quad Flat Package）が代表的であ
る。これを多端子化する場合は、端子ピッチを縮小する
ことが必要であるが、０．５ｍｍピッチ以下の領域で
は、配線板との接続に高度な技術が必要になる。後者の
アレイタイプは比較的大きなピッチで端子配列が可能な
ため、多ピン化に適している。従来、アレイタイプは接
続ピンを有するＰＧＡ（Pin Grid Array）が一般的であ
るが、配線板との接続は挿入型となり、表面実装には適
していない。このため、表面実装可能なＢＧＡ（Ball G
rid Array）と称するパッケージが開発されている。
【０００３】一方、電子機器の小型化に伴って、パッケ
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ； Chip Size Package）が提案されている。これは、
半導体チップの周辺部でなく、実装領域内に外部配線基
板との接続部を有するパッケージである。具体例として
は、バンプ付きポリイミドフィルムを半導体チップの表
面に接着し、チップと金リード線により電気的接続を図
った後、エポキシ樹脂などをポッティングして封止した
もの（NIKKEI MATERIALS & TECHNOLOGY 94.4,No.140,p1
8-19）や、仮基板上に半導体チップ及び外部配線基板と
の接続部に相当する位置に金属バンプを形成し、半導体
チップをフェースダウンボンディング後、仮基板上でト
ランスファーモールドしたもの（Smallest Flip-Chip-L
ike Package ＣＳＰ； The Second VLSI Packaging Wor
kshop of Japan,p46-50,1994）などがある。
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ； Chip Size Package）が提案されている。これは、
半導体チップの周辺部でなく、実装領域内に外部配線基
板との接続部を有するパッケージである。具体例として
は、バンプ付きポリイミドフィルムを半導体チップの表
面に接着し、チップと金リード線により電気的接続を図
った後、エポキシ樹脂などをポッティングして封止した
もの（NIKKEI MATERIALS & TECHNOLOGY 94.4,No.140,p1
8-19）や、仮基板上に半導体チップ及び外部配線基板と
の接続部に相当する位置に金属バンプを形成し、半導体
チップをフェースダウンボンディング後、仮基板上でト
ランスファーモールドしたもの（Smallest Flip-Chip-L
ike Package ＣＳＰ； The Second VLSI Packaging Wor
kshop of Japan,p46-50,1994）などがある。
【０００４】また、本発明者らは、鋭意検討の結果、特
開平１０−１８９８２０号に開示するように、絶縁性支
持基板の一表面には複数の配線が形成されており、前記
配線は少なくとも半導体チップ電極と接続するインナ−
接続部及び半導体チップ搭載領域部を有し、前記絶縁性
支持基板には、前記絶縁性支持基板の前記配線が形成さ
れている箇所であって前記インナ−接続部と導通するア
ウタ−接続部が設けらる箇所に、開口が設けられてお
り、前記絶縁性支持基板の前記半導体チップ搭載領域内
における前記配線相互間に、少なくとも１個の貫通穴
（以下、ベントホールという。）が設けられており、前
記配線の半導体チップ搭載領域部を含めて前記半導体チ
ップが搭載される箇所に、絶縁性フィルムが載置形成さ
れており、前記絶縁性フィルムは、前記ベントホール周
辺部で前記絶縁性支持基板との間に中空箇所を形成する
ように構成されている半導体パッケ−ジ用チップ支持基
板とその製造方法を提案している（図２参照）。この提
案によって、パッケージクラックを防止し信頼性に優れ
る小型の半導体パッケ−ジの製造を可能とするものであ
る。
開平１０−１８９８２０号に開示するように、絶縁性支
持基板の一表面には複数の配線が形成されており、前記
配線は少なくとも半導体チップ電極と接続するインナ−
接続部及び半導体チップ搭載領域部を有し、前記絶縁性
支持基板には、前記絶縁性支持基板の前記配線が形成さ
れている箇所であって前記インナ−接続部と導通するア
ウタ−接続部が設けらる箇所に、開口が設けられてお
り、前記絶縁性支持基板の前記半導体チップ搭載領域内
における前記配線相互間に、少なくとも１個の貫通穴
（以下、ベントホールという。）が設けられており、前
記配線の半導体チップ搭載領域部を含めて前記半導体チ
ップが搭載される箇所に、絶縁性フィルムが載置形成さ
れており、前記絶縁性フィルムは、前記ベントホール周
辺部で前記絶縁性支持基板との間に中空箇所を形成する
ように構成されている半導体パッケ−ジ用チップ支持基
板とその製造方法を提案している（図２参照）。この提
案によって、パッケージクラックを防止し信頼性に優れ
る小型の半導体パッケ−ジの製造を可能とするものであ
る。
【０００５】
【発明が解決しようとする課題】ところが、この半導体
パッケージについても、小型化、高密度化がすすめら
れ、ベントホールを形成する箇所を確保するのが困難で
あるという課題があると共に、この従来のベントホール
を有する半導体パッケージは、ベントホールと、その周
辺部で前記絶縁性支持基板との間に中空箇所を形成する
ように構成しなければならず、そのために工程が複雑と
なり、効率が低いという課題があっった。
パッケージについても、小型化、高密度化がすすめら
れ、ベントホールを形成する箇所を確保するのが困難で
あるという課題があると共に、この従来のベントホール
を有する半導体パッケージは、ベントホールと、その周
辺部で前記絶縁性支持基板との間に中空箇所を形成する
ように構成しなければならず、そのために工程が複雑と
なり、効率が低いという課題があっった。
【０００６】本発明は、小型化、高密度化に優れ、か
つ、パッケージクラックを防止し信頼性に優れる小型の
半導体パッケ−ジに用いることのできる接着剤付絶縁基
材とその製造方法とそれを用いた半導体搭載用基板と、
並びに効率に優れたその半導体搭載用基板の製造方法を
提供することを目的とする。
つ、パッケージクラックを防止し信頼性に優れる小型の
半導体パッケ−ジに用いることのできる接着剤付絶縁基
材とその製造方法とそれを用いた半導体搭載用基板と、
並びに効率に優れたその半導体搭載用基板の製造方法を
提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、以下のことを
特徴とする。 （１）可とう性の絶縁基材と、接着剤からなる接着剤付
絶縁基材であって、絶縁基材もしくは接着剤のいずれか
が高透湿性である半導体搭載用基板に用いる接着剤付絶
縁基材。 （２）接着剤の上に銅箔を貼り合わせた（１）に記載の
半導体搭載用基板に用いる接着剤付絶縁基材。 （３）銅箔の裏面に達する貫通穴を有する（２）に記載
の半導体搭載用基板に用いる接着剤付絶縁基材。 （４）可とう性の絶縁基材が、少なくともイミド、アミ
ド、アミドイミド、エポキシ、エーテル、カーボネー
ト、サルホン、フェニレン、シリコーンのいずれかを含
むポリマである（１）〜（３）のうちいずれかに記載の
半導体搭載用基板に用いる接着剤付絶縁基材。 （５）接着剤が、少なくともイミド、アミド、アミドイ
ミド、エポキシ、エーテル、カーボネート、サルホン、
フェニレン、シリコーンのいずれかを含む接着剤である
（１）〜（４）のうちいずれかに記載の半導体搭載用基
板に用いる接着剤付絶縁基材。 （６）可とう性の絶縁基材の少なくとも一方の面に、接
着剤を塗布し、加熱・乾燥して半硬化状にする工程、ま
たは、可とう性の絶縁基材の少なくとも一方の面に、予
め半硬化フィルム状に形成された接着剤を、加熱・加圧
接着する工程を有する接着剤付絶縁基材の製造方法であ
って、絶縁基材もしくは接着剤のいずれかの透湿率が1.
0×10-4〜1.0×10-2(g・m/m2・24h)の範囲である半導体
搭載用基板に用いる接着剤付絶縁基材の製造方法。 （７）さらに、可とう性の絶縁基材の他方の面に、接着
剤を塗布し、加熱・乾燥して、その接着剤を半硬化状に
する工程、または、可とう性の絶縁基材の他方の面に、
予め半硬化フィルム状に形成された接着剤を、加熱・加
圧接着する工程を有する（６）に記載の半導体搭載用基
板に用いる接着剤付絶縁基材の製造方法。 （８）（６）または（７）に記載の接着剤付絶縁基材に
穴をあける工程、半硬化状の接着剤に接するように銅箔
を重ね、加熱・加圧して積層一体化する工程を有する半
導体搭載用基板に用いる接着剤付絶縁基材の製造方法。 （９）可とう性の絶縁基材と、少なくともその一方の面
に塗布または接着した接着剤と、接着剤によって接着さ
れた配線導体とからなる基板であって、絶縁基材もしく
は接着剤のいずれかの透湿率が1. 0×10-4〜1.0×10
-2(g・m/m2・24h)の範囲である半導体搭載用基板。 （１０）他方の面にも、接着剤を有する（９）に記載の
半導体搭載用基板。 （１１）配線導体の裏面に達する貫通穴を有する（９）
または（１０）に記載の半導体搭載用基板。 （１２）貫通穴内に導電性物質を充填した（１１）に記
載の半導体搭載用基板。 （１３）貫通穴内に充填した導電性物質が、貫通穴の外
にまで延長され接続用導体を形成している（１２）に記
載の半導体搭載用基板。 （１４）半導体チップが搭載された（９）〜（１３）の
うちいずれかに記載の半導体搭載用基板。 （１５）半導体チップと配線導体とが電気的に接続され
た（１４）に記載の半導体搭載用基板。 （１６）半導体チップと配線導体との電気的な接続が、
ボンディングワイヤである（１５）に記載の半導体搭載
用基板。 （１７）半導体チップの搭載が、接着剤によるものであ
る（１４）〜（１６）のうちいずれかに記載の半導体搭
載用基板。 （１８）半導体チップの搭載が、ダイボンディングフィ
ルムによるものである（１４）〜（１６）のうちいずれ
かに記載の半導体搭載用基板。 （１９）半導体チップが、封止樹脂によって封止された
（１４）〜（１８）のうちいずれかに記載の半導体搭載
用基板。 （２０）可とう性の絶縁基材の少なくとも一方の面に、
接着剤を塗布し、加熱・乾燥して半硬化状にする工程、
または、可とう性の絶縁基材の少なくとも一方の面に、
予め半硬化フィルム状に形成された接着剤を、加熱・加
圧接着する工程、貫通穴をあける工程、銅箔を重ね、か
つ・加圧して積層一体化する工程、不要な銅箔の箇所を
エッチング除去する工程を有する基板の製造方法であっ
て、絶縁基材もしくは接着剤のいずれかの透湿率が1. 0
×10-4〜1.0×10-2(g・m/m2・24h)の範囲である半導体搭
載用基板の製造方法。 （２１）可とう性の絶縁基材の一方の面に、接着剤を塗
布して加熱・乾燥、または、フィルム状接着剤を加熱・
加圧して積層する工程、他方の面に、接着剤を塗布して
加熱・乾燥、または、フィルム状接着剤を加熱・加圧接
着する工程、貫通穴をあける工程、半硬化状の接着剤に
接するように銅箔を重ね、加熱・加圧して積層一体化す
る工程、不要な銅箔の箇所をエッチング除去する工程を
有する半導体搭載用基板の製造方法であって、絶縁基材
もしくは接着剤のいずれかの透湿率が1. 0×10-4〜1.0
×10-2(g・m/m2・24h)の範囲である半導体搭載用基板の製
造方法。 （２２）配線導体の上に、半導体チップを搭載する（２
０）または（２１）に記載の半導体搭載用基板の製造方
法。 （２３）配線導体の上に、接着剤を塗布し、半導体チッ
プを搭載する（２２）に記載の半導体搭載用基板の製造
方法。 （２４）配線導体の上に、裏面に接着剤を塗布した半導
体チップを搭載する（２２）に記載の半導体搭載用基板
の製造方法。 （２５）接着剤が、ダイボンド材である（２３）または
（２４）に記載の半導体搭載用基板の製造方法。 （２６）半導体チップと配線導体とをワイヤボンディン
グで接続する工程を有する（２０）〜（２５）のうちい
ずれかに記載の半導体搭載用基板の製造方法。 （２７）半導体チップを樹脂で封止する工程を有する
（２０）〜（２６）のうちいずれかに記載の半導体搭載
用基板の製造方法。
特徴とする。 （１）可とう性の絶縁基材と、接着剤からなる接着剤付
絶縁基材であって、絶縁基材もしくは接着剤のいずれか
が高透湿性である半導体搭載用基板に用いる接着剤付絶
縁基材。 （２）接着剤の上に銅箔を貼り合わせた（１）に記載の
半導体搭載用基板に用いる接着剤付絶縁基材。 （３）銅箔の裏面に達する貫通穴を有する（２）に記載
の半導体搭載用基板に用いる接着剤付絶縁基材。 （４）可とう性の絶縁基材が、少なくともイミド、アミ
ド、アミドイミド、エポキシ、エーテル、カーボネー
ト、サルホン、フェニレン、シリコーンのいずれかを含
むポリマである（１）〜（３）のうちいずれかに記載の
半導体搭載用基板に用いる接着剤付絶縁基材。 （５）接着剤が、少なくともイミド、アミド、アミドイ
ミド、エポキシ、エーテル、カーボネート、サルホン、
フェニレン、シリコーンのいずれかを含む接着剤である
（１）〜（４）のうちいずれかに記載の半導体搭載用基
板に用いる接着剤付絶縁基材。 （６）可とう性の絶縁基材の少なくとも一方の面に、接
着剤を塗布し、加熱・乾燥して半硬化状にする工程、ま
たは、可とう性の絶縁基材の少なくとも一方の面に、予
め半硬化フィルム状に形成された接着剤を、加熱・加圧
接着する工程を有する接着剤付絶縁基材の製造方法であ
って、絶縁基材もしくは接着剤のいずれかの透湿率が1.
0×10-4〜1.0×10-2(g・m/m2・24h)の範囲である半導体
搭載用基板に用いる接着剤付絶縁基材の製造方法。 （７）さらに、可とう性の絶縁基材の他方の面に、接着
剤を塗布し、加熱・乾燥して、その接着剤を半硬化状に
する工程、または、可とう性の絶縁基材の他方の面に、
予め半硬化フィルム状に形成された接着剤を、加熱・加
圧接着する工程を有する（６）に記載の半導体搭載用基
板に用いる接着剤付絶縁基材の製造方法。 （８）（６）または（７）に記載の接着剤付絶縁基材に
穴をあける工程、半硬化状の接着剤に接するように銅箔
を重ね、加熱・加圧して積層一体化する工程を有する半
導体搭載用基板に用いる接着剤付絶縁基材の製造方法。 （９）可とう性の絶縁基材と、少なくともその一方の面
に塗布または接着した接着剤と、接着剤によって接着さ
れた配線導体とからなる基板であって、絶縁基材もしく
は接着剤のいずれかの透湿率が1. 0×10-4〜1.0×10
-2(g・m/m2・24h)の範囲である半導体搭載用基板。 （１０）他方の面にも、接着剤を有する（９）に記載の
半導体搭載用基板。 （１１）配線導体の裏面に達する貫通穴を有する（９）
または（１０）に記載の半導体搭載用基板。 （１２）貫通穴内に導電性物質を充填した（１１）に記
載の半導体搭載用基板。 （１３）貫通穴内に充填した導電性物質が、貫通穴の外
にまで延長され接続用導体を形成している（１２）に記
載の半導体搭載用基板。 （１４）半導体チップが搭載された（９）〜（１３）の
うちいずれかに記載の半導体搭載用基板。 （１５）半導体チップと配線導体とが電気的に接続され
た（１４）に記載の半導体搭載用基板。 （１６）半導体チップと配線導体との電気的な接続が、
ボンディングワイヤである（１５）に記載の半導体搭載
用基板。 （１７）半導体チップの搭載が、接着剤によるものであ
る（１４）〜（１６）のうちいずれかに記載の半導体搭
載用基板。 （１８）半導体チップの搭載が、ダイボンディングフィ
ルムによるものである（１４）〜（１６）のうちいずれ
かに記載の半導体搭載用基板。 （１９）半導体チップが、封止樹脂によって封止された
（１４）〜（１８）のうちいずれかに記載の半導体搭載
用基板。 （２０）可とう性の絶縁基材の少なくとも一方の面に、
接着剤を塗布し、加熱・乾燥して半硬化状にする工程、
または、可とう性の絶縁基材の少なくとも一方の面に、
予め半硬化フィルム状に形成された接着剤を、加熱・加
圧接着する工程、貫通穴をあける工程、銅箔を重ね、か
つ・加圧して積層一体化する工程、不要な銅箔の箇所を
エッチング除去する工程を有する基板の製造方法であっ
て、絶縁基材もしくは接着剤のいずれかの透湿率が1. 0
×10-4〜1.0×10-2(g・m/m2・24h)の範囲である半導体搭
載用基板の製造方法。 （２１）可とう性の絶縁基材の一方の面に、接着剤を塗
布して加熱・乾燥、または、フィルム状接着剤を加熱・
加圧して積層する工程、他方の面に、接着剤を塗布して
加熱・乾燥、または、フィルム状接着剤を加熱・加圧接
着する工程、貫通穴をあける工程、半硬化状の接着剤に
接するように銅箔を重ね、加熱・加圧して積層一体化す
る工程、不要な銅箔の箇所をエッチング除去する工程を
有する半導体搭載用基板の製造方法であって、絶縁基材
もしくは接着剤のいずれかの透湿率が1. 0×10-4〜1.0
×10-2(g・m/m2・24h)の範囲である半導体搭載用基板の製
造方法。 （２２）配線導体の上に、半導体チップを搭載する（２
０）または（２１）に記載の半導体搭載用基板の製造方
法。 （２３）配線導体の上に、接着剤を塗布し、半導体チッ
プを搭載する（２２）に記載の半導体搭載用基板の製造
方法。 （２４）配線導体の上に、裏面に接着剤を塗布した半導
体チップを搭載する（２２）に記載の半導体搭載用基板
の製造方法。 （２５）接着剤が、ダイボンド材である（２３）または
（２４）に記載の半導体搭載用基板の製造方法。 （２６）半導体チップと配線導体とをワイヤボンディン
グで接続する工程を有する（２０）〜（２５）のうちい
ずれかに記載の半導体搭載用基板の製造方法。 （２７）半導体チップを樹脂で封止する工程を有する
（２０）〜（２６）のうちいずれかに記載の半導体搭載
用基板の製造方法。
【０００８】すなわち、本発明は、ベントホールを用い
なくても、パッケージクラックを起こさないような材料
の使用による発明である。
なくても、パッケージクラックを起こさないような材料
の使用による発明である。
【０００９】
【発明の実施の形態】本発明では、透湿性は、水分の透
過性を示し、透湿率（測定方法：ＪＩＳ Ｚ０２０８）
によって示すことができ、可とう性の絶縁基材または接
着剤に、透湿率が1. 0×10-4〜1.0×10-2(g・m/m2・24h)
の範囲であるものを用いる。この透湿率は、1. 0×10-4
(g・m/m2・24h)を超えることが好ましい。この透湿率は、
さらに、3. 0×10-4〜5.0×10-3(g・m/m2・24h)の範囲で
あることが好ましく、5.0×10-3(g・m/m2・24h)未満であ
ることがより好ましい。このような透湿率が1. 0×10-4
(g・m/m2・24h)未満であると、半導体チップを搭載したと
きに、水分を透過させず、パッケージ内部に残留した水
分が、リフロー時の熱によって一瞬に蒸発してその圧力
でパッケージにクラックを発生し、1.0×10-2(g・m/m2・2
4h)を越えると、半導体チップを搭載したときに、水分
を透過させ、パッケージ内部に侵入した水分が、リフロ
ー時の熱によって一瞬に蒸発してその圧力でパッケージ
にクラックを発生することがある。この透湿率は、1. 0
×10-6(g・m/m2・24h)未満、または0.1(g・m/m2・24h)以上
の物質は存在しないかあるいは知られておらず、これか
ら先存在しても希少であって手に入りにくいものと思わ
れる。
過性を示し、透湿率（測定方法：ＪＩＳ Ｚ０２０８）
によって示すことができ、可とう性の絶縁基材または接
着剤に、透湿率が1. 0×10-4〜1.0×10-2(g・m/m2・24h)
の範囲であるものを用いる。この透湿率は、1. 0×10-4
(g・m/m2・24h)を超えることが好ましい。この透湿率は、
さらに、3. 0×10-4〜5.0×10-3(g・m/m2・24h)の範囲で
あることが好ましく、5.0×10-3(g・m/m2・24h)未満であ
ることがより好ましい。このような透湿率が1. 0×10-4
(g・m/m2・24h)未満であると、半導体チップを搭載したと
きに、水分を透過させず、パッケージ内部に残留した水
分が、リフロー時の熱によって一瞬に蒸発してその圧力
でパッケージにクラックを発生し、1.0×10-2(g・m/m2・2
4h)を越えると、半導体チップを搭載したときに、水分
を透過させ、パッケージ内部に侵入した水分が、リフロ
ー時の熱によって一瞬に蒸発してその圧力でパッケージ
にクラックを発生することがある。この透湿率は、1. 0
×10-6(g・m/m2・24h)未満、または0.1(g・m/m2・24h)以上
の物質は存在しないかあるいは知られておらず、これか
ら先存在しても希少であって手に入りにくいものと思わ
れる。
【００１０】可とう性の絶縁基材には、上記したように
透湿率が1. 0×10-4〜1.0×10-2(g・m/m2・24h)の範囲
の、少なくともイミド、アミド、アミドイミド、エポキ
シ、エーテル、カーボネート、サルホン、フェニレン、
シリコーンのいずれかを含むポリマを用いることができ
る。例えば、ポリフェニレンサルファイドは、透湿率
が、3.0〜5.0×10-4(g・m/m2・24h)を示し、本発明の目的
の透湿性に適合し、また、耐熱性が高いなど配線板とし
ての他の特性にも優れるので好ましい。さらにまた、こ
の可とう性の絶縁基材には、吸水性の低いものであるこ
とが好ましく、ＪＩＳ Ｋ７２０９による吸水率が、
０．５ｗｔ％未満であることが好ましく、この吸水率が
０．５ｗｔ％を越えると、透過した水分が基材中に残
り、リフロー時の熱によって一瞬に蒸発してその圧力で
パッケージにクラックを発生するおそれがある。
透湿率が1. 0×10-4〜1.0×10-2(g・m/m2・24h)の範囲
の、少なくともイミド、アミド、アミドイミド、エポキ
シ、エーテル、カーボネート、サルホン、フェニレン、
シリコーンのいずれかを含むポリマを用いることができ
る。例えば、ポリフェニレンサルファイドは、透湿率
が、3.0〜5.0×10-4(g・m/m2・24h)を示し、本発明の目的
の透湿性に適合し、また、耐熱性が高いなど配線板とし
ての他の特性にも優れるので好ましい。さらにまた、こ
の可とう性の絶縁基材には、吸水性の低いものであるこ
とが好ましく、ＪＩＳ Ｋ７２０９による吸水率が、
０．５ｗｔ％未満であることが好ましく、この吸水率が
０．５ｗｔ％を越えると、透過した水分が基材中に残
り、リフロー時の熱によって一瞬に蒸発してその圧力で
パッケージにクラックを発生するおそれがある。
【００１１】また、接着剤にも、上記したように透湿率
が1. 0×10-4〜1.0×10-2(g・m/m2・24h)の範囲の、少な
くともイミド、アミド、アミドイミド、エポキシ、エー
テル、カーボネート、サルホン、フェニレン、シリコー
ンのいずれかを含む接着剤を用いることができる。中で
も、ポリイミド系接着剤は、耐熱性が高く、好ましい。
さらにまた、この接着剤にも、吸水性の低いものである
ことが好ましく、ＪＩＳ Ｋ７２０９による吸水率が、
０．５ｗｔ％未満であることが好ましく、この吸水率が
０．５ｗｔ％を越えると、透過した水分が基材中に残
り、リフロー時の熱によって一瞬に蒸発してその圧力で
パッケージにクラックを発生するおそれがある。
が1. 0×10-4〜1.0×10-2(g・m/m2・24h)の範囲の、少な
くともイミド、アミド、アミドイミド、エポキシ、エー
テル、カーボネート、サルホン、フェニレン、シリコー
ンのいずれかを含む接着剤を用いることができる。中で
も、ポリイミド系接着剤は、耐熱性が高く、好ましい。
さらにまた、この接着剤にも、吸水性の低いものである
ことが好ましく、ＪＩＳ Ｋ７２０９による吸水率が、
０．５ｗｔ％未満であることが好ましく、この吸水率が
０．５ｗｔ％を越えると、透過した水分が基材中に残
り、リフロー時の熱によって一瞬に蒸発してその圧力で
パッケージにクラックを発生するおそれがある。
【００１２】上記の接着剤の上には、銅箔を貼り合わせ
て用いることができる。これは、パッケージ内部の配線
導体を、銅箔の不要な箇所をエッチング除去して形成す
るためである。この銅箔の厚さは、５〜５０μｍの範囲
であることが好ましく、５μｍ未満の銅箔は貼り合わせ
ることが困難で、５０μｍを越えると回路をエッチング
形成するときに微細な形状に形成することが困難になる
おそれがある。
て用いることができる。これは、パッケージ内部の配線
導体を、銅箔の不要な箇所をエッチング除去して形成す
るためである。この銅箔の厚さは、５〜５０μｍの範囲
であることが好ましく、５μｍ未満の銅箔は貼り合わせ
ることが困難で、５０μｍを越えると回路をエッチング
形成するときに微細な形状に形成することが困難になる
おそれがある。
【００１３】可とう性の絶縁基材には、その銅箔の裏面
に達する貫通穴を設けることができる。この貫通穴は、
パッケージ内部の配線導体から、はんだボールのような
接続導体で他のプリント配線板の接続ランドとの電気的
な接続を行うために、接続端子を設けるためのものであ
る。貫通穴を設ける方法としては、パンチやドリルなど
の機械加工、レーザ加工、薬液による化学エッチング加
工などがある。
に達する貫通穴を設けることができる。この貫通穴は、
パッケージ内部の配線導体から、はんだボールのような
接続導体で他のプリント配線板の接続ランドとの電気的
な接続を行うために、接続端子を設けるためのものであ
る。貫通穴を設ける方法としては、パンチやドリルなど
の機械加工、レーザ加工、薬液による化学エッチング加
工などがある。
【００１４】可とう性の絶縁基材には、その少なくとも
一方の面に、接着剤を塗布した後、加熱・乾燥して半硬
化状にする工程、または、可とう性の絶縁基材の少なく
とも一方の面に、予め半硬化フィルム状に形成された接
着剤を、加熱・加圧接着する工程を有することが好まし
く、このようにすれば、前述の銅箔を貼り合わせるの
に、半硬化状の接着剤の上に銅箔を重ね、加熱・加圧し
て積層一体化することができ、効率的に行うことができ
る。
一方の面に、接着剤を塗布した後、加熱・乾燥して半硬
化状にする工程、または、可とう性の絶縁基材の少なく
とも一方の面に、予め半硬化フィルム状に形成された接
着剤を、加熱・加圧接着する工程を有することが好まし
く、このようにすれば、前述の銅箔を貼り合わせるの
に、半硬化状の接着剤の上に銅箔を重ね、加熱・加圧し
て積層一体化することができ、効率的に行うことができ
る。
【００１５】可とう性の絶縁基材の、他方の面には、外
層側の接着剤を形成することができ、可とう性の絶縁基
材の両面に接着剤を用いることによって、熱膨張や加工
による寸法変化を表裏で調整でき、基板のそりを少なく
できる。この外層側の接着剤は、半導体搭載用基板の外
側に用いるもので、水分を基板の外に逃がすことが必要
である。したがって、この外層側の接着剤には、透湿率
の高い接着剤を用いることが好ましく、透湿率が、1.0
×10-3(g・m/m2・24h)以上のものであることが好ましい。
この透湿率が、1.0×10-3(g・m/m2・24h)未満であると、
半導体チップを搭載したときに、水分を透過せず、パッ
ケージ内部に残留した水分を外に逃がすことができず、
リフロー時の熱によって水分が一瞬に蒸発してその圧力
でパッケージにクラックを発生することがある。また、
この透湿率が、0.1(g・m/m2・24h)を越えるような物質は
存在しないかあるいは知られておらず、これから先存在
しても希少であって手に入りにくいものと思われる。例
えば、Ｎ４（日立化成工業株式会社製）は、この透湿率
が、2.0〜5.0×10-3(g・m/m2・24h)を示し、本発明の目的
の透湿性に適合し、また、耐熱性が高いなど配線板とし
ての他の特性にも優れるので好ましい。さらにまた、こ
の外層側の接着剤にも、吸水性の低いものを用いること
が好ましく、ＪＩＳ Ｋ７２０９による吸水率が、０．
５ｗｔ％未満であることが好ましく、この吸水率が０．
５ｗｔ％を越えると、透過した水分が基材中に残り、リ
フロー時の熱によって一瞬に蒸発してその圧力でパッケ
ージにクラックを発生するおそれがある。
層側の接着剤を形成することができ、可とう性の絶縁基
材の両面に接着剤を用いることによって、熱膨張や加工
による寸法変化を表裏で調整でき、基板のそりを少なく
できる。この外層側の接着剤は、半導体搭載用基板の外
側に用いるもので、水分を基板の外に逃がすことが必要
である。したがって、この外層側の接着剤には、透湿率
の高い接着剤を用いることが好ましく、透湿率が、1.0
×10-3(g・m/m2・24h)以上のものであることが好ましい。
この透湿率が、1.0×10-3(g・m/m2・24h)未満であると、
半導体チップを搭載したときに、水分を透過せず、パッ
ケージ内部に残留した水分を外に逃がすことができず、
リフロー時の熱によって水分が一瞬に蒸発してその圧力
でパッケージにクラックを発生することがある。また、
この透湿率が、0.1(g・m/m2・24h)を越えるような物質は
存在しないかあるいは知られておらず、これから先存在
しても希少であって手に入りにくいものと思われる。例
えば、Ｎ４（日立化成工業株式会社製）は、この透湿率
が、2.0〜5.0×10-3(g・m/m2・24h)を示し、本発明の目的
の透湿性に適合し、また、耐熱性が高いなど配線板とし
ての他の特性にも優れるので好ましい。さらにまた、こ
の外層側の接着剤にも、吸水性の低いものを用いること
が好ましく、ＪＩＳ Ｋ７２０９による吸水率が、０．
５ｗｔ％未満であることが好ましく、この吸水率が０．
５ｗｔ％を越えると、透過した水分が基材中に残り、リ
フロー時の熱によって一瞬に蒸発してその圧力でパッケ
ージにクラックを発生するおそれがある。
【００１６】また、可とう性の絶縁基材の両方の面に、
接着剤を塗布する場合には、同時に両方の面に接着剤を
塗布するのではなく、一方の面に接着剤を塗布し、加熱
・乾燥した後に、他方の面に、高透湿性の接着剤を塗布
し、加熱・乾燥して、少なくとも、後に配線導体を接着
する側の接着剤を半硬化状にする工程を有することが好
ましく、このようにすることで、外側の接着剤は、２度
の加熱・乾燥で完全に硬化することができ、その後の工
程で、穴をあけてから銅箔を貼り合わせても、穴の縁の
接着剤が穴の内部に崩れ込むことがなく、はんだボール
などの外部接続端子のじゃまにならない。しかも、工程
中に、基材の両面に同じ性質の接着剤を有するので、基
材がそりにくく、加工が容易になる。
接着剤を塗布する場合には、同時に両方の面に接着剤を
塗布するのではなく、一方の面に接着剤を塗布し、加熱
・乾燥した後に、他方の面に、高透湿性の接着剤を塗布
し、加熱・乾燥して、少なくとも、後に配線導体を接着
する側の接着剤を半硬化状にする工程を有することが好
ましく、このようにすることで、外側の接着剤は、２度
の加熱・乾燥で完全に硬化することができ、その後の工
程で、穴をあけてから銅箔を貼り合わせても、穴の縁の
接着剤が穴の内部に崩れ込むことがなく、はんだボール
などの外部接続端子のじゃまにならない。しかも、工程
中に、基材の両面に同じ性質の接着剤を有するので、基
材がそりにくく、加工が容易になる。
【００１７】このようにして作製した接着剤付絶縁基材
に、前述の接続端子を設けるための貫通穴をあけ、接着
剤に接するように銅箔を重ね、加熱・加圧して積層一体
化することによって、半導体搭載用基板に用いる接着剤
付絶縁基材を製造することができる。このとき、貫通穴
をあける工程と銅箔を重ね積層一体化する工程は、必要
に応じてどちらを先に行ってもよい。このときの加熱・
加圧の条件は、用いる接着剤の種類によっても異なる
が、例えば、好ましいポリイミド系の接着剤を用いると
きには、加熱温度を１２０〜２８０℃、圧力を０．５〜
５ＭＰａ、加熱・加圧時間を２０〜１８０分くらいとす
るのが好ましく、加熱温度が１２０℃未満では硬化速度
が極端に遅くなり加熱時間を１８０分以上にしても完全
に硬化せず、圧力が０．５ＭＰａ未満では、接着剤と銅
箔の密着が不足し、気泡が残ったり接着しない箇所が発
生するおそれがある。加熱・加圧時間が２０分未満で
は、硬化が不足し、未硬化の部分が残っていると、後の
工程での加熱によって配線導体との位置精度が低下した
り、あるいはリフローなどの加熱で変形するおそれがあ
る。加熱温度が２８０℃を越えると、銅箔の酸化が激し
く後の工程で酸化銅を除去するなどの手間がかかること
がある。圧力が５ＭＰａを越えたり、加熱・加圧時間が
１８０分を越えても特性に大きく影響することはない
が、生産にかかるコストが大きくなり、生産効率が低下
するおそれがある。
に、前述の接続端子を設けるための貫通穴をあけ、接着
剤に接するように銅箔を重ね、加熱・加圧して積層一体
化することによって、半導体搭載用基板に用いる接着剤
付絶縁基材を製造することができる。このとき、貫通穴
をあける工程と銅箔を重ね積層一体化する工程は、必要
に応じてどちらを先に行ってもよい。このときの加熱・
加圧の条件は、用いる接着剤の種類によっても異なる
が、例えば、好ましいポリイミド系の接着剤を用いると
きには、加熱温度を１２０〜２８０℃、圧力を０．５〜
５ＭＰａ、加熱・加圧時間を２０〜１８０分くらいとす
るのが好ましく、加熱温度が１２０℃未満では硬化速度
が極端に遅くなり加熱時間を１８０分以上にしても完全
に硬化せず、圧力が０．５ＭＰａ未満では、接着剤と銅
箔の密着が不足し、気泡が残ったり接着しない箇所が発
生するおそれがある。加熱・加圧時間が２０分未満で
は、硬化が不足し、未硬化の部分が残っていると、後の
工程での加熱によって配線導体との位置精度が低下した
り、あるいはリフローなどの加熱で変形するおそれがあ
る。加熱温度が２８０℃を越えると、銅箔の酸化が激し
く後の工程で酸化銅を除去するなどの手間がかかること
がある。圧力が５ＭＰａを越えたり、加熱・加圧時間が
１８０分を越えても特性に大きく影響することはない
が、生産にかかるコストが大きくなり、生産効率が低下
するおそれがある。
【００１８】貼り合わせた銅箔の配線導体となる箇所に
エッチングレジストを形成し、エッチングレジストから
露出した箇所に、化学エッチング液をスプレー噴霧し
て、不要な銅箔をエッチング除去し、配線導体を形成す
ることができる。エッチングレジストは、通常のプリン
ト配線板に用いることのできるエッチングレジスト材料
を用いることができ、レジストインクをシルクスクリー
ン印刷して形成したり、エッチングレジスト用感光性ド
ライフィルムを銅箔の上にラミネートして、その上に配
線導体の形状に光を透過するフォトマスクを重ね、紫外
線を露光し、露光しなかった箇所を現像液で除去して形
成する。化学エッチング液には、塩化第二銅と塩酸の溶
液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸
アンモニウム溶液など、通常のプリント配線板に用いる
化学エッチング液を用いることができる。
エッチングレジストを形成し、エッチングレジストから
露出した箇所に、化学エッチング液をスプレー噴霧し
て、不要な銅箔をエッチング除去し、配線導体を形成す
ることができる。エッチングレジストは、通常のプリン
ト配線板に用いることのできるエッチングレジスト材料
を用いることができ、レジストインクをシルクスクリー
ン印刷して形成したり、エッチングレジスト用感光性ド
ライフィルムを銅箔の上にラミネートして、その上に配
線導体の形状に光を透過するフォトマスクを重ね、紫外
線を露光し、露光しなかった箇所を現像液で除去して形
成する。化学エッチング液には、塩化第二銅と塩酸の溶
液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸
アンモニウム溶液など、通常のプリント配線板に用いる
化学エッチング液を用いることができる。
【００１９】この配線導体の上に、半導体チップを搭載
することができ、この半導体チップと配線導体との接着
剤には、ダイボンド用接着剤を用いる。ダイボンド用接
着剤は、特にどんなものを用いてもよいが、絶縁性で接
着力の強いものであることが好ましく、例えば、ＤＦ−
１００（日立化成工業株式会社製）のような、ダイボン
ディングフィルムを用いるのがより好ましい。
することができ、この半導体チップと配線導体との接着
剤には、ダイボンド用接着剤を用いる。ダイボンド用接
着剤は、特にどんなものを用いてもよいが、絶縁性で接
着力の強いものであることが好ましく、例えば、ＤＦ−
１００（日立化成工業株式会社製）のような、ダイボン
ディングフィルムを用いるのがより好ましい。
【００２０】この半導体チップと配線導体との電気的な
接続は、ボンディングワイヤで行うことができ、その場
合に、半導体チップの固定には、前述のダイボンド用接
着剤を用いることができる。
接続は、ボンディングワイヤで行うことができ、その場
合に、半導体チップの固定には、前述のダイボンド用接
着剤を用いることができる。
【００２１】このようにして、可とう性の絶縁基材と、
少なくともその一方の面に塗布または接着した接着剤
と、接着剤によって接着された配線導体とからなる基板
であって、絶縁基材もしくは接着剤のいずれかの透湿率
が1. 0×10-4〜1.0×10-2(g・m/m2・24h)の範囲の半導体
搭載用基板、その絶縁基材の他方の面にも、接着剤を有
する半導体搭載用基板、その絶縁基材に、配線導体の裏
面に達する貫通穴を有する半導体搭載用基板、その貫通
穴内に導電性物質を充填した半導体搭載用基板、その貫
通穴内に充填した導電性物質が、貫通穴の外にまで延長
され接続用導体を形成している半導体搭載用基板、その
半導体搭載用基板に、半導体チップが搭載された半導体
搭載用基板、並びに、その半導体チップと配線導体とが
電気的に接続された半導体搭載用基板を作製することが
できる。
少なくともその一方の面に塗布または接着した接着剤
と、接着剤によって接着された配線導体とからなる基板
であって、絶縁基材もしくは接着剤のいずれかの透湿率
が1. 0×10-4〜1.0×10-2(g・m/m2・24h)の範囲の半導体
搭載用基板、その絶縁基材の他方の面にも、接着剤を有
する半導体搭載用基板、その絶縁基材に、配線導体の裏
面に達する貫通穴を有する半導体搭載用基板、その貫通
穴内に導電性物質を充填した半導体搭載用基板、その貫
通穴内に充填した導電性物質が、貫通穴の外にまで延長
され接続用導体を形成している半導体搭載用基板、その
半導体搭載用基板に、半導体チップが搭載された半導体
搭載用基板、並びに、その半導体チップと配線導体とが
電気的に接続された半導体搭載用基板を作製することが
できる。
【００２２】半導体チップは、封止樹脂によって封止さ
れていることが耐湿性の点で好ましく、このような封止
樹脂としては、フェノール樹脂、メラミン樹脂、エポキ
シ樹脂、あるいはポリエステル樹脂などの熱硬化性樹脂
を用いることができ、封止方法としては、半導体チップ
を包み込むように樹脂ワニスで固めるポッティングやコ
ンパウンドによるトランスファ成型などを用いることが
できる。
れていることが耐湿性の点で好ましく、このような封止
樹脂としては、フェノール樹脂、メラミン樹脂、エポキ
シ樹脂、あるいはポリエステル樹脂などの熱硬化性樹脂
を用いることができ、封止方法としては、半導体チップ
を包み込むように樹脂ワニスで固めるポッティングやコ
ンパウンドによるトランスファ成型などを用いることが
できる。
【００２３】
【実施例】実施例１ 可とう性の絶縁基材１として、ポリフェニレンサルファ
イドフィルムを用い、図１（ａ）に示すように、その一
方の面に、接着剤２であるポリイミド系接着剤を10μｍ
の厚さに塗布し、200℃で10分間、加熱・乾燥して、半
硬化状にし、図１（ｂ）に示すように、接続端子３とな
る箇所に、直径０．４ｍｍの貫通穴４をあけ、図１
（ｃ）に示すように、厚さ１８μｍの銅箔５を重ね、２
５０℃で、2ＭＰａの条件で加熱・加圧して、６０分間
保持することで積層一体化し、図１（ｄ）に示すよう
に、不要な銅箔の箇所をエッチング除去して配線導体６
を形成した。この絶縁基材１の透湿率は、5.0×10-4(g・
m/m2・24h)であった。接着剤２の透湿率は、5.0×10-3(g
・m/m2・24h)であった。このようにして製造した半導体搭
載用基板の、配線導体６の上に、図１（ｅ）に示すよう
な、半導体チップ７の裏面にダイボンドフィルムである
ＤＦ−１００（日立化成工業株式会社製）を貼ったもの
を、図１（ｆ）に示すように、接着固定し、図１（ｇ）
に示すように、ワイヤボンダーＵＴＣ２３０（株式会社
新川製）で、半導体チップ上の端子と半導体搭載用基板
の配線導体６とを、直径２５μｍの金線８でワイヤボン
ディングして接続し、さらに、図１（ｈ）に示すよう
に、半導体チップ７を封止用樹脂９であるＣＥＬ９２０
０（日立化成工業株式会社製）を用いて、圧力１０ＭＰ
ａでトランスファモールディングして封止し、最後に、
接続端子３であるはんだボールの一部を溶融して配線導
体６に融着した。このようにして作製した半導体搭載用
基板を、吸湿処理を行った後、到達温度２４０℃、長さ
２ｍのリフロー炉に０．５ｍ／分の条件で流し、サンプ
ル数２２をリフローし、クラックの発生を調べた。結果
を表１に示す。
イドフィルムを用い、図１（ａ）に示すように、その一
方の面に、接着剤２であるポリイミド系接着剤を10μｍ
の厚さに塗布し、200℃で10分間、加熱・乾燥して、半
硬化状にし、図１（ｂ）に示すように、接続端子３とな
る箇所に、直径０．４ｍｍの貫通穴４をあけ、図１
（ｃ）に示すように、厚さ１８μｍの銅箔５を重ね、２
５０℃で、2ＭＰａの条件で加熱・加圧して、６０分間
保持することで積層一体化し、図１（ｄ）に示すよう
に、不要な銅箔の箇所をエッチング除去して配線導体６
を形成した。この絶縁基材１の透湿率は、5.0×10-4(g・
m/m2・24h)であった。接着剤２の透湿率は、5.0×10-3(g
・m/m2・24h)であった。このようにして製造した半導体搭
載用基板の、配線導体６の上に、図１（ｅ）に示すよう
な、半導体チップ７の裏面にダイボンドフィルムである
ＤＦ−１００（日立化成工業株式会社製）を貼ったもの
を、図１（ｆ）に示すように、接着固定し、図１（ｇ）
に示すように、ワイヤボンダーＵＴＣ２３０（株式会社
新川製）で、半導体チップ上の端子と半導体搭載用基板
の配線導体６とを、直径２５μｍの金線８でワイヤボン
ディングして接続し、さらに、図１（ｈ）に示すよう
に、半導体チップ７を封止用樹脂９であるＣＥＬ９２０
０（日立化成工業株式会社製）を用いて、圧力１０ＭＰ
ａでトランスファモールディングして封止し、最後に、
接続端子３であるはんだボールの一部を溶融して配線導
体６に融着した。このようにして作製した半導体搭載用
基板を、吸湿処理を行った後、到達温度２４０℃、長さ
２ｍのリフロー炉に０．５ｍ／分の条件で流し、サンプ
ル数２２をリフローし、クラックの発生を調べた。結果
を表１に示す。
【００２４】実施例２ 可とう性の基材にポリイミドフィルムを用いた以外は、
実施例１と同様にして、半導体搭載用基板を作製し、試
験を行った。結果を表１に示す。この可とう性の基材の
透湿率は、2.0×10-4(g・m/m2・24h)であった。
実施例１と同様にして、半導体搭載用基板を作製し、試
験を行った。結果を表１に示す。この可とう性の基材の
透湿率は、2.0×10-4(g・m/m2・24h)であった。
【００２５】実施例３ 接着剤にエポキシ系接着剤を用いた以外は、実施例１と
同様にして、半導体搭載用基板を作製し、試験を行っ
た。結果を表１に示す。この接着剤の透湿率は、3.0×1
0-3(g・m/m2・24h)であった。
同様にして、半導体搭載用基板を作製し、試験を行っ
た。結果を表１に示す。この接着剤の透湿率は、3.0×1
0-3(g・m/m2・24h)であった。
【００２６】比較として、図２に示すように、ベントホ
ール１１を形成した半導体搭載用基板で、実施例と同じ
試験を行った。このときの可とう性の絶縁基材１の透湿
率は、8.0×10-5(g・m/m2・24h)で、接着剤２の透湿率は
3.0×10-3(g・m/m2・24h)であった。
ール１１を形成した半導体搭載用基板で、実施例と同じ
試験を行った。このときの可とう性の絶縁基材１の透湿
率は、8.0×10-5(g・m/m2・24h)で、接着剤２の透湿率は
3.0×10-3(g・m/m2・24h)であった。
【表１】 ━━━━━━━━━━━━━━━━ リフロー後のクラック数 ━━━━━━━━━━━━━━━━ 実施例１ ０／２２ 実施例２ ０／２２ 実施例３ ０／２２ 比較例 ０／２２ ━━━━━━━━━━━━━━━━
【００２７】
【発明の効果】以上に説明したとおり、本発明によっ
て、小型化、高密度化に優れ、かつ、パッケージクラッ
クを防止し信頼性に優れる小型の半導体パッケ−ジに用
いることのできる接着剤付絶縁基材とその製造方法とそ
れを用いた半導体搭載用基板と、並びに効率に優れたそ
の半導体搭載用基板の製造方法を提供することができ
る。
て、小型化、高密度化に優れ、かつ、パッケージクラッ
クを防止し信頼性に優れる小型の半導体パッケ−ジに用
いることのできる接着剤付絶縁基材とその製造方法とそ
れを用いた半導体搭載用基板と、並びに効率に優れたそ
の半導体搭載用基板の製造方法を提供することができ
る。
【図１】本発明の一実施例を説明するための各工程にお
ける断面図である。
ける断面図である。
【図２】従来例を示す断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/14 Ｈ０５Ｋ 1/03 ６１０Ｎ Ｈ０５Ｋ 1/03 ６１０ ６１０Ｌ ６１０Ｈ ６７０Ｚ ６７０ Ｈ０１Ｌ 23/14 Ｒ (72)発明者 坪松 良明 茨城つくば市和台48番 日立化成工業株式 会社総合研究所内 (72)発明者 大畑 洋人 茨城つくば市和台48番 日立化成工業株式 会社総合研究所内 (72)発明者 阿波野 康彦 茨城つくば市和台48番 日立化成工業株式 会社総合研究所内 (72)発明者 岩崎 順雄 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館事業所内 Ｆターム(参考） 4J004 AA11 AA13 AA16 AB05 CA06 CC02 CC03 CC07 DB01 FA05 GA01 4J040 EC001 EE001 EG001 EH031 EJ031 EK031 EL011 EL021 JA09 JB02 MB09 NA20 5F044 AA02 KK19 MM03 MM11 MM48 5F047 AA17 BA21 BB05 BB13 BB16 CA01
Claims (27)
- 【請求項１】可とう性の絶縁基材と、接着剤からなる接
着剤付絶縁基材であって、絶縁基材もしくは接着剤のい
ずれかの透湿率が1. 0×10-4〜1.0×10-2(g・m/m2・24h)
の範囲である半導体搭載用基板に用いる接着剤付絶縁基
材。 - 【請求項２】接着剤の上に銅箔を貼り合わせた請求項１
に記載の半導体搭載用基板に用いる接着剤付絶縁基材。 - 【請求項３】銅箔の裏面に達する貫通穴を有する請求項
２に記載の半導体搭載用基板に用いる接着剤付絶縁基
材。 - 【請求項４】可とう性の絶縁基材が、少なくともイミ
ド、アミド、アミドイミド、エポキシ、エーテル、カー
ボネート、サルホン、フェニレン、シリコーンのいずれ
かを含むポリマである請求項１〜３のうちいずれかに記
載の半導体搭載用基板に用いる接着剤付絶縁基材。 - 【請求項５】接着剤が、少なくともイミド、アミド、ア
ミドイミド、エポキシ、エーテル、カーボネート、サル
ホン、フェニレン、シリコーンのいずれかを含む接着剤
である請求項１〜４のうちいずれかに記載の半導体搭載
用基板に用いる接着剤付絶縁基材。 - 【請求項６】可とう性の絶縁基材の少なくとも一方の面
に、接着剤を塗布し、加熱・乾燥して半硬化状にする工
程、または、可とう性の絶縁基材の少なくとも一方の面
に、予め半硬化フィルム状に形成された接着剤を、加熱
・加圧接着する工程を有する接着剤付絶縁基材の製造方
法であって、絶縁基材もしくは接着剤のいずれかの透湿
率が1. 0×10-4〜1.0×10-2(g・m/m2・24h)の範囲である
半導体搭載用基板に用いる接着剤付絶縁基材の製造方
法。 - 【請求項７】さらに、可とう性の絶縁基材の他方の面
に、接着剤を塗布し、加熱・乾燥して、その接着剤を半
硬化状にする工程、または、可とう性の絶縁基材の他方
の面に、予め半硬化フィルム状に形成された接着剤を、
加熱・加圧して接着する工程を有する請求項６に記載の
半導体搭載用基板に用いる接着剤付絶縁基材の製造方
法。 - 【請求項８】請求項６または７に記載の接着剤付絶縁基
材に穴をあける工程、半硬化状の接着剤に接するように
銅箔を重ね、加熱・加圧して積層一体化する工程を有す
る半導体搭載用基板に用いる接着剤付絶縁基材の製造方
法。 - 【請求項９】可とう性の絶縁基材と、少なくともその一
方の面に塗布または加熱・加圧接着した接着剤と、接着
剤によって接着された配線導体とからなる基板であっ
て、絶縁基材もしくは接着剤のいずれかが高透湿性であ
る半導体搭載用基板。 - 【請求項１０】他方の面にも、接着剤を有する請求項９
に記載の半導体搭載用基板。 - 【請求項１１】配線導体の裏面に達する貫通穴を有する
請求項９または１０に記載の半導体搭載用基板。 - 【請求項１２】貫通穴内に導電性物質を充填した請求項
１１に記載の半導体搭載用基板。 - 【請求項１３】貫通穴内に充填した導電性物質が、貫通
穴の外にまで延長され接続用導体を形成している請求項
１２に記載の半導体搭載用基板。 - 【請求項１４】半導体チップが搭載された請求項９〜１
３のうちいずれかに記載の半導体搭載用基板。 - 【請求項１５】半導体チップと配線導体とが電気的に接
続された請求項１４に記載の半導体搭載用基板。 - 【請求項１６】半導体チップと配線導体との電気的な接
続が、ボンディングワイヤである請求項１５に記載の半
導体搭載用基板。 - 【請求項１７】半導体チップの搭載が、接着剤によるも
のである請求項１４〜１６のうちいずれかに記載の半導
体搭載用基板。 - 【請求項１８】半導体チップの搭載が、ダイボンディン
グフィルムによるものである請求項１４〜１６のうちい
ずれかに記載の半導体搭載用基板。 - 【請求項１９】半導体チップが、封止樹脂によって封止
された請求項１４〜１８のうちいずれかに記載の半導体
搭載用基板。 - 【請求項２０】可とう性の絶縁基材の少なくとも一方の
面に、接着剤を塗布し、加熱・乾燥して半硬化状にする
工程、または、可とう性の絶縁基材の少なくとも一方の
面に、予め半硬化フィルム状に形成された接着剤を、加
熱・加圧接着する工程、貫通穴をあける工程、銅箔を重
ね、かつ加熱・加圧して積層一体化する工程、不要な銅
箔の箇所をエッチング除去する工程を有する基板の製造
方法であって、絶縁基材もしくは接着剤のいずれかの透
湿率が1. 0×10-4〜1.0×10-2(g・m/m2・24h)の範囲であ
る半導体搭載用基板の製造方法。 - 【請求項２１】可とう性の絶縁基材の一方の面に、接着
剤を塗布して加熱・乾燥、または、フィルム状接着剤を
加熱・加圧して接着し、他方の面に、接着剤を塗布して
加熱・乾燥、または、フィルム状接着剤を加熱・加圧接
着する工程、貫通穴をあける工程、半硬化状の接着剤に
接するように銅箔を重ね、加熱・加圧して積層一体化す
る工程、不要な銅箔の箇所をエッチング除去する工程を
有する半導体搭載用基板の製造方法であって、絶縁基材
もしくは接着剤のいずれかの透湿率が1. 0×10-4〜1.0
×10-2(g・m/m2・24h)の範囲である半導体搭載用基板の製
造方法。 - 【請求項２２】配線導体の上に、半導体チップを搭載す
る請求項２０または２１に記載の半導体搭載用基板の製
造方法。 - 【請求項２３】配線導体の上に、接着剤を塗布し、半導
体チップを搭載する請求項２２に記載の半導体搭載用基
板の製造方法。 - 【請求項２４】配線導体の上に、裏面に接着剤を塗布し
た半導体チップを搭載する請求項２２に記載の半導体搭
載用基板の製造方法。 - 【請求項２５】接着剤が、ダイボンド材である請求項２
３または２４に記載の半導体搭載用基板の製造方法。 - 【請求項２６】半導体チップと配線導体とをワイヤボン
ディングで接続する工程を有する請求項２０〜２５のう
ちいずれかに記載の半導体搭載用基板の製造方法。 - 【請求項２７】半導体チップを樹脂で封止する工程を有
する請求項２０〜２６のうちいずれかに記載の半導体搭
載用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000054418A JP2001244303A (ja) | 2000-02-25 | 2000-02-25 | 半導体搭載用基板に用いる接着剤付絶縁基材とその製造方法とそれを用いた半導体搭載用基板並びにその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000054418A JP2001244303A (ja) | 2000-02-25 | 2000-02-25 | 半導体搭載用基板に用いる接着剤付絶縁基材とその製造方法とそれを用いた半導体搭載用基板並びにその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001244303A true JP2001244303A (ja) | 2001-09-07 |
Family
ID=18575673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000054418A Pending JP2001244303A (ja) | 2000-02-25 | 2000-02-25 | 半導体搭載用基板に用いる接着剤付絶縁基材とその製造方法とそれを用いた半導体搭載用基板並びにその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001244303A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201368A (ja) * | 2006-01-30 | 2007-08-09 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2000
- 2000-02-25 JP JP2000054418A patent/JP2001244303A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201368A (ja) * | 2006-01-30 | 2007-08-09 | Renesas Technology Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7849591B2 (en) | Method of manufacturing a printed wiring board | |
| KR100670751B1 (ko) | 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의 제조방법 | |
| JP2001044641A (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| JPH10340968A (ja) | 半導体装置及び配線テープ | |
| JP2001274324A (ja) | 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置 | |
| JP4589519B2 (ja) | 半導体回路部品の製造方法 | |
| JP4605176B2 (ja) | 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ | |
| JP3616742B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| JP2001244303A (ja) | 半導体搭載用基板に用いる接着剤付絶縁基材とその製造方法とそれを用いた半導体搭載用基板並びにその製造方法 | |
| JP3852405B2 (ja) | 半導体パッケージの製造方法 | |
| JP4452964B2 (ja) | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 | |
| JP4103482B2 (ja) | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 | |
| JP2001244369A (ja) | 半導体搭載用基板に用いる接着剤付絶縁基材とその製造方法とそれを用いた半導体搭載用基板並びにその製造方法 | |
| JP2001077536A (ja) | 電子回路内蔵プリント配線板およびその製造方法 | |
| JP2002261186A (ja) | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 | |
| JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
| JP4605177B2 (ja) | 半導体搭載基板 | |
| JP2001244370A (ja) | 半導体搭載用基板に用いる接着剤付絶縁基材とその製造方法とそれを用いた半導体搭載用基板並びにその製造方法 | |
| JP2002164475A (ja) | 半導体装置 | |
| JP2004152778A (ja) | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 | |
| JPH08167676A (ja) | 半導体装置 | |
| JP2003078108A (ja) | 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法 | |
| JPH10135247A (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
| JP2001144211A (ja) | 半導体チップ及びその製造方法 | |
| JPH10163256A (ja) | 半導体装置用チップ支持基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050421 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050616 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050714 |