JP3060100U - 懸吊式チップパッケージ - Google Patents

懸吊式チップパッケージ

Info

Publication number
JP3060100U
JP3060100U JP1998008642U JP864298U JP3060100U JP 3060100 U JP3060100 U JP 3060100U JP 1998008642 U JP1998008642 U JP 1998008642U JP 864298 U JP864298 U JP 864298U JP 3060100 U JP3060100 U JP 3060100U
Authority
JP
Japan
Prior art keywords
chip
package
epoxy resin
suspension bar
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1998008642U
Other languages
English (en)
Inventor
重興 資
Original Assignee
上寶半導體股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上寶半導體股▲ふん▼有限公司 filed Critical 上寶半導體股▲ふん▼有限公司
Priority to JP1998008642U priority Critical patent/JP3060100U/ja
Application granted granted Critical
Publication of JP3060100U publication Critical patent/JP3060100U/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ＩＣパッケージの製造過程でのクラッキング
を防止すると共に周囲にボンディングパッドを設けたチ
ップに適合する懸吊式チップパッケージの提供。 【解決手段】 リードフレームの上にサスペンションバ
ー３６が設けられ、チップ１０が接着テープ３４を利用
して該サスペンションバー３６の下に接合されて懸吊状
とされ、インナーリード２４がチップ１０の周囲に設け
られてチップ１０の上方或いは中央に存在せず、インナ
ーリード２４とチップ１０の周囲に設けられたボンディ
ングパッド２６がワイヤボンディングされ、上記チップ
１０が、上記インナーリード２４、上記サスペンション
バー３６と共にエポキシ樹脂３２で緊密に封止されてい
る。

Description

【考案の詳細な説明】
【０００１】
【考案の属する技術分野】
本考案は一種のＩＣパッケージに係り、そのリードフレームによりエポキシ樹 脂による封止がより緊密に行え、空隙を発生させず、パッケージが熱を受けてク ラックする現象を防止し、製造時間を短縮でき、より広いＩＣチップパッケージ の選択性を提供しうる、ＩＣチップパッケージ構造に関する。
【０００２】
【従来の技術】
近年、パッケージングのミクロ電子工業における役割は日増しに重要になって おり、コンピュータ部品中、パッケージの善し悪しがデバイスの機能を発揮でき るか否かを決定する因子となっている。パッケージを行う際には、パッケージ実 体の寸法、重量、コスト、必要ピン数、パワー、及びチップ間の遅延時間等の因 子を考慮する必要がある。このため、最少コストで規格要求を満たし、且つ信頼 度のあるパッケージ製品を製造するためには、材料、構造、電器特性を考慮する 必要がある。
【０００３】 図１中、Ａに示されるのは周知の一種の半導体パッケージの断面図である。ウ エハーをダイシングして形成した半導体チップ１０は、銀エポキシ樹脂３０でリ ードフレーム２０のチップシート２２の上に接合される。続いて、このチップ１ ０に金線２８をボンディングし、チップとリードフレームを電気的に連接させる 。この構造をエポキシ樹脂３２で被覆して半導体チップ１０のパッケージ構造を 完成する。
【０００４】 しかし上述のパッケージ構造は、エポキシ樹脂３２とチップシート２２の間に 粘着性不良による脱層が形成されやすく、そのために湿気が進入して、後のＩＣ の基板への実装過程で、熱膨張によるパッケージのクラッキングがもたらされる ことがあった。さらに、銀エポキシ樹脂３０の量が過多であると、銀エポキシ樹 脂３０がチップシート２２の下に流れて、後のエポキシ樹脂３２で被覆する過程 で、チップシート２２の下の銀エポキシ樹脂のためにエポキシ樹脂３２が緊密に チップシート２２に接着しなくなり、空隙や脱層を発生し、外界の湿気が進入し 、これによっても、後のＩＣの基板への実装過程で、熱膨張によるパッケージの クラッキングがもたらされることがあった。また、図２のＡ、Ｂに示されるよう に、銀エポキシ樹脂の厚さは正確に制御される必要があり、且つチップ下方に十 分に分布してチップ１０とチップシート２２の間に空隙を発生しないようにする 必要がある。
【０００５】 図１のＢは、周知のＩＣリードフレームの平面図である。このリードフレーム ２０に設けるチップシート２２の寸法は、装着するチップの寸法に合わせる必要 がある。このため、特定形式のチップシートはただそれに適合する特定寸法範囲 にあるチップにしか使用できず、このためリードフレームの共用性は制限されて いた。
【０００６】 このほか、銀エポキシ樹脂３０は後続のステップを進行する前に、硬化のため にチップ一個につき約２時間のキュアリング（ｃｕｒｉｎｇ）過程を必要とする が、このために製造時間が冗長となった。
【０００７】 上述の周知の技術の欠点を解決するものとして、ＬＯＣ（Ｌｅａｄ ｏｎ ｃ ｈｉｐ）パッケージが提供されている。このパッケージでは、チップ１０が接着 テープ３４で直接リードフレーム２０のインナーリード２４の下に接着され、こ のタイプのリードフレームは並びにチップシートの設置が不要である。エポキシ 樹脂は、シリコンチップとの付着力が比較的良好であり、チップシートとの付着 力は劣っている。ゆえにＬＯＣパッケージはエポキシ樹脂に空隙や脱層及びそれ による水分の進入を発生させない。さらにチップ１０は接着テープ３４で直接リ ードフレーム２０のインナーリード２４の下に接合されており、銀エポキシ樹脂 による接合を採用していないため、長時間の加熱キュアリングステップが不要で 、製造時間を短縮可能である。
【０００８】 しかし、ＬＯＣパッケージでは、チップ１０がリードフレーム２０のインナー リード２４の下に接合されており、このため、チップのボンディングパッド２６ がチップの内側寄りの部分に位置する。言い換えると、チップの周縁部分にボン ディングパッドを接合してあるシリコンチップに対してはＬＯＣパッケージを使 用できない。このためＬＯＣパッケージの適用範囲は限られることになった。
【０００９】
【考案が解決しようとする課題】
本考案は、一種のＩＣパッケージの構造を提供することを課題とし、それは、 チップの適用性を増加し、ＬＯＣパッケージと同様に、パッケージの受熱クラッ キング現象を防止できるものとする。
【００１０】 本考案はさらに、一種のＩＣパッケージの構造を提供することを課題とし、そ れはＩＣパッケージの製造時間を短縮できるものとする。
【００１１】
【課題を解決するための手段】
請求項１の考案は、ＩＣパッケージにおいて、リードフレームの上にサスペン ションバー３６が設けられ、チップ１０が接着テープ３４を利用して該サスペン ションバー３６の下に接合されて懸吊状とされ、インナーリード２４がチップ１ ０の周囲に設けられてチップ１０の上方或いは中央に存在せず、インナーリード ２４とチップ１０の周囲に設けられたボンディングパッド２６がワイヤボンディ ングされ、上記チップ１０が、上記インナーリード２４、上記サスペンションバ ー３６と共にエポキシ樹脂３２で緊密に封止されてなる、懸吊式チップパッケー ジとしている。
【００１２】
【考案の実施の形態】
本考案では、リードフレームの上にサスペンションバーを設けて、チップを接 着テープで該サスペンションバーの上に接着しており、この構造により、チップ シートと銀エポキシ樹脂を不要とし、エポキシ樹脂によるチップに対する封止を 緊密となし、空隙の発生を防止し、パッケージの受熱クラッキング現象を防止し 、並びに製造時間を短縮するほか、より広い、ＩＣチップパッケージの選択性を 提供している。
【００１３】
【実施例】
図４は本考案の望ましい一つの実施例を示す。図４中、Ａはその断面図であり 、Ｂは平面図である。該図に示されるように、本考案では、チップ設置位置の上 方にサスペンションバー３６を設けて、チップ１０を接着テープ３４を利用して 該サスペンションバー３６の下に接着している。図４中、Ｂに示されるように、 本考案のサスペンションバー３６はボンディングパッドを避けて設けられ、ボン ディングパッド２６とインナーリード２４間に金線２８をボンディングする過程 を妨害しない。
【００１４】 図４のＡ及びＢに示されるように、本考案によると、チップ１０は接着テープ ３４でサスペンションバー３６の下に接着されるため、チップシートと銀エポキ シ樹脂の使用を必要としない。このためエポキシ樹脂がより緊密にチップ１０に 密着して封止可能であり、空隙を発生せず、基板へのＩＣパッケージ実装工程で のパッケージの受熱クラッキング現象を防止できる。さらに銀エポキシ樹脂を使 用する必要がないため、製造時間を短縮可能である。
【００１５】 従来の技術に係る図３のＢと本考案に係る図４のＢを比較されたい。本考案は 銀エポキシ樹脂を使用しないため、周知のＬＯＣパッケージと同様の優れた受熱 クラッキング現象防止効果を有しており、さらに本考案によると、ボンディング パッド２６はチップ１０の周縁部分に位置しており、チップパッケージの選択を 増加する効果を提供している。
【００１６】 このほか、本考案のリードフレームにはチップシートがなく、このため適用さ れるチップの寸法の範囲を広げられ、チップシートの制限を受けず、リードフレ ームの共用性を増加できる。
【００１７】 さらに、図５のＡ及びＢに示されるのは本考案のもう一つの実施例である。こ の実施例は、四周のいずれにもボンディングパッド２６があるチップに適合する 。図５中、Ｂに明らかであるように、この実施例ではサスペンションバー３６が チップ対角線に沿ってチップの上方を通過するようにボンディングパッド２６を 避けて設けられ、これによりボンディングパッド２６とインナーリード２４間の 金線２８のボンディング過程を妨害しないようにしてある。このように、本考案 のＩＣパッケージの構造は四周のいずれにもボンディングパッドを設けたチップ のパッケージに適合する。
【００１８】
【考案の効果】
総合すると、本考案のＩＣパッケージの構造は、パッケージ中の空隙或いは脱 層の発生を有効に防止でき、パッケージの信頼度を増すことができ、並びにリー ドフレームの共用性を高め、ＬＯＣパッケージと比較すると、同様に優れたＩＣ パッケージの受熱クラッキング現象防止効果を有し、並びに周縁にボンディング パッドを具えたチップのパッケージに適合し、適用性が広く、極めて産業上の利 用価値を有する考案であるといえる。
【図面の簡単な説明】
【図１】周知のＩＣパッケージの断面図（Ａ）及び平面
図（Ｂ）である。
【図２】図１のＩＣパッケージの局部断面図（Ａ）及び
局部平面図（Ｂ）である。
【図３】周知のもう一種のＩＣパッケージの断面図
（Ａ）及び平面図（Ｂ）である。
【図４】本考案のＩＣパッケージの望ましい一つの実施
例の断面図（Ａ）及び平面図（Ｂ）である。
【図５】本考案のＩＣパッケージのもう一つの望ましい
実施例の断面図（Ａ）及び平面図（Ｂ）である。
【符号の説明】
１０ チップ ２０ リードフレーム ２２ チップシート ２４ インナーリード ２６ ボンディングパッド ２８ 金線 ３０ 銀エポキシ樹脂 ３２ エポキシ樹脂 ３４ 接着テープ ３６ サスペンションバー

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 ＩＣパッケージにおいて、リードフレー
    ムの上にサスペンションバー３６が設けられ、チップ１
    ０が接着テープ３４を利用して該サスペンションバー３
    ６の下に接合されて懸吊状とされ、インナーリード２４
    がチップ１０の周囲に設けられてチップ１０の上方或い
    は中央に存在せず、インナーリード２４とチップ１０の
    周囲に設けられたボンディングパッド２６がワイヤボン
    ディングされ、上記チップ１０が、上記インナーリード
    ２４、上記サスペンションバー３６と共にエポキシ樹脂
    ３２で緊密に封止されてなる、懸吊式チップパッケー
    ジ。
JP1998008642U 1998-11-02 1998-11-02 懸吊式チップパッケージ Expired - Lifetime JP3060100U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1998008642U JP3060100U (ja) 1998-11-02 1998-11-02 懸吊式チップパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1998008642U JP3060100U (ja) 1998-11-02 1998-11-02 懸吊式チップパッケージ

Publications (1)

Publication Number Publication Date
JP3060100U true JP3060100U (ja) 1999-07-21

Family

ID=43193935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1998008642U Expired - Lifetime JP3060100U (ja) 1998-11-02 1998-11-02 懸吊式チップパッケージ

Country Status (1)

Country Link
JP (1) JP3060100U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04138296U (ja) * 1991-06-17 1992-12-24 アルパイン株式会社 電気機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04138296U (ja) * 1991-06-17 1992-12-24 アルパイン株式会社 電気機器

Similar Documents

Publication Publication Date Title
US5888847A (en) Technique for mounting a semiconductor die
US5218229A (en) Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment
US6658727B2 (en) Method for assembling die package
US6489186B2 (en) Adhesion enhanced semiconductor die for mold compound packaging
US5434106A (en) Integrated circuit device and method to prevent cracking during surface mount
US5567656A (en) Process for packaging semiconductor device
US6700187B2 (en) Semiconductor package and method for manufacturing the same
US20030045029A1 (en) Semiconductor device and method for manufacturing the same
US5760468A (en) Adhesion enhanced semiconductor die for mold compound packaging
JPH0590451A (ja) 半導体集積回路及びその実装装置製造方法
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
JP2501953B2 (ja) 半導体装置
JP3060100U (ja) 懸吊式チップパッケージ
US6211563B1 (en) Semiconductor package with an improved leadframe
EP0405330A2 (en) Flagless leadframe, package and method
JPH0345542B2 (ja)
JPH03278451A (ja) 樹脂封止型半導体装置及びその製造方法
US5757069A (en) Semiconductor lead frame and packaging method
KR100373891B1 (ko) 반도체장치
JPS63293963A (ja) 樹脂封止型半導体装置
JPH1197569A (ja) 半導体パッケージ
KR100214857B1 (ko) 멀티 칩 패키지
JP3555790B2 (ja) 半導体装置
JPH09326463A (ja) 樹脂封止型半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term