JP3555790B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3555790B2
JP3555790B2 JP21483395A JP21483395A JP3555790B2 JP 3555790 B2 JP3555790 B2 JP 3555790B2 JP 21483395 A JP21483395 A JP 21483395A JP 21483395 A JP21483395 A JP 21483395A JP 3555790 B2 JP3555790 B2 JP 3555790B2
Authority
JP
Japan
Prior art keywords
semiconductor pellet
semiconductor
pellet
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21483395A
Other languages
English (en)
Other versions
JPH08148518A (ja
Inventor
環 和田
和哉 坪井
光一 金本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Hitachi Solutions Technology Ltd
Original Assignee
Renesas Technology Corp
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi ULSI Systems Co Ltd filed Critical Renesas Technology Corp
Priority to JP21483395A priority Critical patent/JP3555790B2/ja
Priority to KR1019950028773A priority patent/KR960012442A/ko
Publication of JPH08148518A publication Critical patent/JPH08148518A/ja
Application granted granted Critical
Publication of JP3555790B2 publication Critical patent/JP3555790B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、半導体装置に関し、特に、半導体ペレットの主面上に一端側が配置されたインナーリードと、前記半導体ペレットの一辺の外側に一端側が配置されたインナーリードとを有する樹脂封止型半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
回路システム（例えばＤＲＡＭ：Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を構成する半導体ペレットを樹脂封止体で封止する半導体装置として、例えば樹脂封止体の一辺に沿って複数本のアウターリードをジグザグに配置したＺＩＰ（Ｚｉｇｚａｇ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）構造の半導体装置がある。このＺＩＰ構造の半導体装置はメモリモジュールの高密度実装に適している。
【０００３】
ところで半導体メモリの大容量化に伴い、そのパッケージ技術は、リードフレームのタイパッド（タブ）を省略して大型チップにも対応可能なＣＯＬ（Ｃｈｉｐ Ｏｎ Ｌｅａｄ）構造、またはＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造が採用されている。
【０００４】
ＣＯＬ構造は、例えば、電子情報通信学会技術研究報告（集積回路）１９８９年３月、論文番号ＩＣＤ８９−１０３に開示されている。特に、この文献は、ＺＩＰにＣＯＬ構造を採用した技術を明らかにしている。
【０００５】
一方、ＬＯＣ構造は、例えば特開平６−９７３６０号公報（１９９４年４月８日公開）に開示されている。
【０００６】
本発明者等によって開発されたＺＩＰ構造の半導体装置は、図８（樹脂封止体の一部を除去した状態を示す要部平面図）に示すように、半導体ペレット１の表面上に一端側が配置された複数本のインナーリード２と、半導体ペレット１の一辺（長辺）１ａの外側に一端側が配置された複数本のインナーリード３と、半導体ペレット１の一辺１ａと対向するその他辺（長辺）１ｂの外側に一端側が配置された複数本のインナーリード４とを有する。つまり、本発明者等によって開発されたＺＩＰ構造の半導体装置は、ＬＯＣ構造で構成される。このインナーリード２、インナーリード３及びインナーリード４の夫々の一端側は、ボンディングワイヤ５を介して半導体ペレット１の外部端子（ボンディングパッド）ＰＢに電気的に接続されている。
【０００７】
前記インナーリード２の一端側は、半導体ペレット１の表面上に、絶縁性フィルム７の表面に設けられた接着層を介在して接着固定される。さらに、前記インナーリード３の一端側は、その絶縁性フィルム７の表面に設けられた接着層を介在して接着固定される。つまり、絶縁性フィルム７は半導体ペレット１の表面から半導体ペレット１の一辺１ａの外側に延在している。
【０００８】
前記半導体ペレット１、インナーリード２、インナーリード３、インナーリード４、ボンディングワイヤ５等は、トランスファモールド法に基づいて成形された樹脂封止体９で封止される。
【０００９】
前記インナーリード２、インナーリード３、インナーリード４の夫々の他端側は、半導体ペレット１の一辺と対向するその他辺に向かい合う樹脂封止体９の一辺に沿ってジグザグに配置された複数本のアウターリード１０の夫々に一体化されている。
【００１０】
このように構成されたＺＩＰ構造の半導体装置は、製品完成後の環境試験である温度サイクル試験が施された後、製品として出荷され、その後、実装基板に実装される。
【００１１】
【発明が解決しようとする課題】
本発明者等は、前述のＺＩＰ構造の半導体装置について、以下の問題点を見出した。
【００１２】
前記半導体装置において、図８に示すように、表面に接着層を有する絶縁性フィルム７は、半導体ペレット１の一辺１ａから、その半導体ペレット１の外周に位置したインナーリード３に向って延びている。この接着層は、半導体ペレット（シリコン基板）１に比べて熱膨張係数が大きいポリイミド系樹脂が用いられる。このため、製品完成後の環境試験である温度サイクルや実装時の温度変化による接着層の膨張、収縮で半導体ペレット１の一辺１ａに応力が集中し、半導体ペレット１の一辺１ａから内部に向って亀裂が生じるという問題があった。この問題点について、本発明者等は原因究明を行った結果、その理由は以下のとおりであることが明らかにされた。
【００１３】
図９に示すように、ペレットステージ２０Ｂに載せられた半導体ペレット１と、絶縁性フィルム７が接着固定されたリードフレームとをペレット取付用ツール２０Ａによって熱圧着する工程において、前記絶縁性フィルム７の接着層６の一部（６ａ）が、加熱と加圧によりはみ出し、直接、半導体ペレット１の端部表面１Ｂに接触する。この接着層と半導体ペレット表面との接触が半導体ペレット１の亀裂の原因となった。すなわち、一般的に、半導体ペレット１の主面は、汚染防止のために、外部端子（ボンディングパッド）を除いて表面保護膜１Ｃで被覆されるが、表面保護膜１Ｃは半導体ペレット１の主面端部（スクライブ部分）より内側に形成される。これは、半導体ウエーハを複数個の半導体ペレットに分割するダイシング工程において、表面保護膜１Ｃのクラックの防止やダイシング刃の目詰まりを防止するためである。つまり、表面保護膜１Ｃは半導体ウエーハのスクライブエリアを覆わないように形成される。従って、表面保護膜１Ｃの端部は半導体ペレット１の端部より内側に位置することになる。このため、前記熱圧着工程時に、接着層６の一部６ａが、直接、半導体ペレット１の端部にかかってしまうのである。
【００１４】
本発明の目的は、封止体により封止された半導体ペレットの亀裂を防止することが可能な技術を提供することにある。
【００１５】
本発明の他の目的は、高信頼度を有する樹脂封止型半導体装置を提供することにある。
【００１６】
本発明の他の目的は、高信頼度で、かつ高密度実装が可能な樹脂封止型半導体装置を提供することにある。
【００１７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１９】
半導体ペレットの表面上に一端側が配置された第１インナーリードと、前記半導体ペレットの一辺の外側に一端側が配置された第２インナーリードとを有する半導体装置において、前記半導体ペレットの表面上であって、かつその半導体ペレットの一辺から離間して配置された第１絶縁性フィルムによって前記第１インナーリードの一端側が接着固定され、前記半導体ペレットの一辺の外側に配置された第２絶縁性フィルムによって前記第２インナーリードの一端側が接着固定されている。
【００２０】
【作用】
上述した手段によれば、半導体ペレットの端部（又は角部）表面に絶縁性フィルムの接着層が接触しないので、製品完成後の環境試験である温度サイクル時や実装時の温度変化で接着層が膨張、収縮しても、半導体ペレットの端部に応力が集中しない。この結果、封止体により封止された半導体ペレットの亀裂を防止することができる。
【００２１】
なお、本発明において、インナーリードとは封止体で封止された部分のリードを言う。一方、アウターリードとは封止体の外に導出されているリードを言う。
【００２２】
【実施例】
以下、本発明の構成について、ＺＩＰ構造の半導体装置に適用した一実施例とともに説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２３】
（実 施 例 １）
本発明の実施例１であるＺＩＰ構造の半導体装置の概略構成を図１（樹脂封止体の一部を除去した状態を示す要部平面図）及び図２（図１に示すＡ−Ａ’線の切断々面図）に示す。
【００２４】
図１及び図２に示すように、ＺＩＰ構造の半導体装置は、半導体ペレット１の表面上に一端側が配置された複数本のインナーリード２と、半導体ペレット１の一辺１ａの外側に一端側が配置された複数本のインナーリード３と、半導体ペレット１の一辺１ａと対向するその他辺１ｂの外側に一端側が配置された複数本のインナーリード４とを有する。つまり、本実施例の半導体装置は半導体ペレット１の表面上に複数本のインナーリード２の夫々の一端側が配置されたＬＯＣ構造で構成される。
【００２５】
前記半導体ペレット１は例えば平面が方形状（具体的には短辺が約６．６［ｍｍ］、長辺が約１５［ｍｍ］の長方形状）に形成された単結晶珪素からなる半導体基板１Ａを主体に構成される。この半導体基板１Ａは、例えば３．１×１０￣６［１／℃］程度の熱膨張係数を有する。
【００２６】
前記半導体基板１Ａの素子形成面には、記憶回路システム、論理回路システム、或はそれらの混合回路システム等が構成されている。半導体基板１Ａの素子形成面上には、配線層、層間絶縁層の夫々を複数段積み重ねた多層配線層１Ｂが形成される。この多層配線層１Ｂの最上層の配線層には複数の外部端子（ボンディングパッド）ＢＰが形成される。
【００２７】
前記多層配線層１Ｂ上は外部端子ＢＰが露出するように表面保護膜（最終保護膜）１Ｃで被覆されている。この表面保護膜１Ｃは、例えば、メモリにおける耐α線強度向上を図ることができ、また、絶縁性フィルムとの接着性向上を図ることができるポリイミド系樹脂から成り、５．８×１０￣５［１／℃］程度の熱膨張係数を有する。この表面保護膜１Ｃはチップ端より内側に形成される。これは、半導体ウエーハのダイシング工程において、ダイシング刃の目詰まり等を防止するためである。
【００２８】
前記インナーリード２の一端側は、絶縁性フィルム７Ａの一方の表面上に接着層８を介在して接着固定されている。そして、その絶縁性フィルム７Ａは、半導体ペレット１の表面上に、その絶縁性フィルムの他方の主面に接着された接着層６を介在して接着固定されている。特に、この両面に接着層６、接着層８を有する絶縁性フィルム７Ａは、半導体ペレット１の一辺１ａから外れたそのペレット主面上に位置して配置される。また、絶縁性フィルム７Ａは、半導体ペレット１の一辺１ａと対向するその他辺１ｂから外れたそのペレット主面上に位置して配置される。例えば、半導体ペレット１の一辺１ａとこの一辺に向かい合う絶縁性フィルム７Ａの一辺との間の距離は０．２［ｍｍ］以上に設定される。同様に、半導体ペレット１の他辺１ｂとこの他辺と向かい合う絶縁性フィルム７Ａの一辺との間の距離は、０．２［ｍｍ］以上に設定される。この半導体ペレット１の夫々の一辺１ａ、１ｂと絶縁性フィルム７Ａとの間の距離の設定は、絶縁性フィルム７Ａが半導体ペレット１の表面上に熱圧着で固定される時に、接着層６が半導体ペレット１の夫々の辺（１ａ，１ｂ）に向ってはみ出さないように考慮されている。つまり、半導体ペレット１の一辺１ａ及びそれと対向する他辺１ｂの夫々の近傍には、ペレットクラックの要因となった接着層６が配置されない。なお、これら接着層６、接着層８の夫々は、例えば、ポリエーテルアミドイミド系樹脂やエポキシ系樹脂で形成され、その熱膨張係数は５×１０￣５［１／℃］程度であり、単結晶珪素（Ｓｉ）からなる半導体ペレットの１０倍以上の熱膨張係数を有する。絶縁性フィルム７Ａは、例えば、ポリイミド系樹脂で形成され、２．５×１０￣５［１／℃］程度の熱膨張係数を有する。
【００２９】
前記インナーリード３の一端側は、前記絶縁性フィルム７Ａとは独立して絶縁性フィルム７Ｂに接着固定されている。すなわち、インナーリード３の一端側は、その絶縁性フィルム７Ｂの表面上に接着層８を介在して接着固定される。この絶縁性フィルム７Ｂは、半導体ペレット１の一辺１ａの外側に絶縁性フィルム７Ａとは分割して配置され、かつ半導体ペレット１の一辺１ａから外れた位置に配置される。つまり、半導体ペレット１の一辺１ａには接着層６及び絶縁性フィルム７Ｂが配置されない。
【００３０】
なお、前記絶縁性フィルム７Ｂによる複数のインナーリード３の一端側の接着固定は、リードの不良、例えばモールド時の樹脂の流れによるリードの変形やリードの移動を防止するためにある。
【００３１】
前記インナーリード２、インナーリード３及びインナーリード４の夫々の一端側は、ボンディングワイヤ５を介して半導体ペレット１の外部端子（ボンディングパッド）ＢＰに電気的に接続されている。ボンディングワイヤ５としては、例えば金（Ａｕ）ワイヤ、銅（Ｃｕ）ワイヤ、アルミニウム（Ａｌ）ワイヤ、或は金属ワイヤの表面に絶縁性樹脂を被覆した被覆ワイヤが用いられる。
【００３２】
前記半導体ペレット１、インナーリード２、インナーリード３、インナーリード４及びボンディングワイヤ５等は、トランスファモールド法に基づいて成形された樹脂封止体９で封止される。樹脂封止体９は、低応力化を図る目的として、例えばフェノール系硬化剤、シリコーンゴム及びフィラーが添加されたエポキシ系樹脂で形成される。このエポキシ系樹脂は１３×１０￣６［１／℃］程度の熱膨張係数を有する。
【００３３】
前記インナーリード２、インナーリード３及びインナーリード４の夫々の他端側は、半導体ペレット１の一辺１ａと対向するその他辺１ｂに向かい合う樹脂封止体９の一辺に沿ってジグザグに配置された複数本のアウターリード１０の夫々に一体化されている。このアウターリード１０は、半導体ペレット１、インナーリード２、インナーリード３、インナーリード４及びボンディングワイヤ５等を樹脂封止体９で封止した後、リードフレームの枠体から切断され、その後、ジグザグ形状に成形される。なお、図１及び図２は、アウターリード１０のジグザグ形状を省略してある。
【００３４】
本実施例で使用されるリードフレームを図３（要部平面図）に示す。図３に示すように、枠体１１で規定された領域内に、複数本のインナーリード２、複数本のインナーリード３、複数本のインナーリード４、複数本のアウターリード１０等を配置する。複数本のインナーリード２の夫々は、タイバー（ダムバー）１１Ａを介して複数本のアウターリード１０の夫々に一体化されている。複数本のインナーリード３の夫々は、タイバー１１Ａを介して複数本のアウターリード１０の夫々に一体化されている。複数本のインナーリード４の夫々は、タイバー１１Ａを介して複数本のアウターリード１０の夫々に一体化されている。複数本のアウターリード１０の夫々は枠体１１Ａに一体化されている。このようなリードフレームの段階において、複数本のインナーリード２の夫々の一端側には絶縁性フィルム７Ａがそのフィルム表面に被覆された接着層（８）を介して接着固定されている。複数本のインナーリード３の夫々の一端側には絶縁性フィルム７Ｂがそのフィルム表面に被覆された接着層（８）を介して接着固定されている。この絶縁性フィルム７Ｂは、トランスファモールド法に基づいて樹脂封止体９を成形する際、樹脂の流れによって生じるインナーリード３の変形を防止する。なお、リードフレームは、例えばＦｅ−Ｎｉ（例えばＮｉ含有率４２又は５０［％］）合金で形成され、４．３×１０￣６［１／℃］程度の熱膨張係数を有する。
【００３５】
次に、前述のように構成されたリードフレームに対し、半導体ペレット１を取り付ける工程を図４を用いて説明する。
【００３６】
主面に保護膜１Ｃが被覆された半導体ペレット１をペレットステージ２０Ｂに載置する。そして、この半導体ペレット１の主面上に、図３に示したリードフレームが載せられ、ペレットステージ２０Ｂとペレット取付用ツール２０Ａとを、所望の温度に加熱した状態で加圧することにより、その半導体ペレット１が絶縁性フィルム７Ａに被覆されている接着層６を介してリードフレーム（インナーリード２）に熱圧着される。この熱圧着は、例えば、約４００［℃］の加熱温度、約４［Ｋｇ］の圧力によって達成される。この時、絶縁性フィルム７Ａは半導体ペレット１の夫々の辺（１ａ，１ｂ）よりも内側に位置している。このため、ペレット取付用ツール２０Ａがインナーリード２を加圧したところで、接着層６が押し流されて、半導体ペレット１の夫々の辺（１ａ，１ｂ）に向ってはみ出しても、その接着層６が半導体ペレット１の各辺（１ａ，１ｂ）で直接その半導体ペレット１に接触するまでには至らない。
【００３７】
このように、リードフレームに対して半導体ペレット１が取り付けられた後、図１に示すように、前記インナーリード２、インナーリード３及びインナーリード４の夫々の一端側と、半導体ペレット１の主面上に露出した複数の外部端子ＢＰとはボンディングワイヤ５によって電気的に接続される。そして、半導体ペレット１、インナーリード２、インナーリード３、インナーリード４及びボンディングワイヤ５はトランスファモールド法によって樹脂封止される。樹脂封止後、アウターリード１０はリードフレームの枠体から切断され、ジグザグ形状にリード成形される。
【００３８】
このように構成されたＺＩＰ構造の半導体装置は、製品完成後の環境試験である温度サイクル試験が施された後、製品として出荷され、その後、実装基板に実装される。この温度サイクル試験は、例えば、−５５［℃］の温度下において１０分間、１５０［℃］の温度下において１０分間を１サイクルとする条件で１０００サイクル行なわれる。このような温度サイクル試験で本実施例の半導体装置は、その半導体ペレット１に亀裂が生じなかった。
【００３９】
上述した本発明の実施例によれば、半導体ペレット１の表面上に一端側が配置されたインナーリード２と、半導体ペレット１の一辺の外側に一端側が配置されたインナーリード３とを有するＺＩＰ構造の半導体装置において、前記半導体ペレット１の表面上であって、かつその半導体ペレット１の一辺から離間して配置された絶縁性フィルム７Ａによってインナーリード２の一端側が接着固定され、そして、その半導体ペレット１の一辺の外側に配置された他の絶縁性フィルム７Ｂによってインナーリード３の一端側が接着固定される。したがって、半導体ペレット１の一辺１ａにはその一辺をまたぐように接着層６が覆われない。すなわち、半導体ペレット１の端部（又は角部）表面に絶縁性フィルムの接着層６が接触しないので、製品完成後の環境試験である温度サイクル時や実装時の温度変化で接着層６が膨張、収縮しても、半導体ペレット１の一辺に応力が集中しない。この結果、樹脂封止体によって封止された半導体ペレット１の亀裂を防止することができる。
【００４０】
（実 施 例 ２）
本発明の実施例２であるＺＩＰ構造の半導体装置の概略構成を図５（樹脂封止体の一部を除去した状態を示す要部平面図）に示す。
【００４１】
図５に示すように、半導体ペレット１の表面上であって、かつその半導体ペレット１の一辺１ａから離間して配置された絶縁性フィルム７Ａによってインナーリード２の一端側が接着固定される。半導体ペレット１の一辺（１ａと直交する他の辺（短辺）１ｃ）の外側に沿って配置された絶縁性フィルム７Ｂによりインナーリード３及びインナーリード２ｍは共通に接着固定される。したがって、本実施例の場合でも、半導体ペレット１の一辺にはその一辺をまたぐように接着層６が覆われないので、製品完成後の環境試験である温度サイクル時や実装時の温度変化で接着層６が膨張、収縮しても、半導体ペレット１の一辺に応力が集中しない。そして、さらに、半導体ペレット１の短辺（１ｃ）から長辺（１ａ）に沿って延在する比較的長いインナーリード３は、絶縁性フィルム７Ｂを介して半導体ペレット１の主面上に接着固定されたインナーリード２ｍに接着固定されているため、より一層インナーリード３の形状不良を防止することができる。
【００４２】
図６は本実施例で用いられるリードフレームの要部平面図である。図６に示すように、リードフレームの段階で絶縁性フィルム７Ｂは接着層を介してインナーリード３及びインナーリード２ｍにまたがって接着固定されている。図７は、図６に示すＢ−Ｂ’切断々面図である。
【００４３】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００４４】
例えば、実施例１において、絶縁性フィルム本体７Ａ、７Ｂは、図８に示す絶縁性フィルム７のように一体化された構成であってもよい。ただし、本発明の解決すベき課題に従って、このフィルム本体の半導体ペレット側に位置する接着層６は、半導体ペレットの一辺、すなわち、半導体ペレットの端部（又は角部）に接触しないように、その半導体ペレットの端部から離間され、半導体ペレットの主面に接着される。
【００４５】
また、実施例２において、絶縁性フィルム７Ｂは、インナーリード３のみに接着固定させ、インナーリード２ｍに接着固定させないようにしてもよい。この場合、高価な絶縁性フィルム７Ｂの長さ削減により、リードフレーム単価のコスト低減を図ることができる。そして、さらに、半導体ペレット１から遠ざけて絶縁性フィルム７Ｂを配置できる。このことは、その絶縁性フィルム７Ｂの大きさに影響を受けることなく、半導体ペレット１を取り付けるためのペレットステージ２０Ｂを小型で、かつ単純な構造とすることができる。
【００４６】
そして、さらに、前述の実施例はＺＩＰ構造のＬＯＣに適用しているが、本発明はその構造に限定されるものではなく、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔ−ｌｉｎｅ Ｐａｃｋａｇｅ）構造のＬＯＣに適用が可能である。
【００４７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００４８】
封止体により封止された半導体ペレットの亀裂を防止することができる。すなわち、本発明によって達成されたＬＯＣ構造の樹脂封止型半導体装置は高信頼度を有する。
【００４９】
また、実施例１及び実施例２に開示されたＺＩＰ構造のＬＯＣから成る樹脂封止型半導体装置は、高信頼度を有し、かつ高密度実装が可能となる。
【図面の簡単な説明】
【図１】本発明の実施例１であるＺＩＰ構造の半導体装置の樹脂封止体の一部を除去した状態を示す要部平面図である。
【図２】図１に示すＡ−Ａ’線の切断々面図である。
【図３】前記半導体装置の製造プロセス（半導体装置の組立）で使用されるリードフレームの要部平面図である。
【図４】前記半導体装置の製造プロセスにおいて、半導体ペレットとリードフレームとを熱圧着する工程を示す図である。
【図５】本発明の実施例２であるＺＩＰ構造の半導体装置の樹脂封止体の一部を除去した状態を示す要部平面図である。
【図６】前記半導体装置の製造プロセスで使用されるリードフレームの要部平面図である。
【図７】図６に示すＢ−Ｂ’線の切断々面図である。
【図８】従来のＺＩＰ構造の半導体装置における樹脂封止体の一部を除去した状態を示す要部平面図である。
【図９】従来のＺＩＰ構造の半導体装置において、半導体ペレットとリードフレームとを熱圧着する工程を示す図である。
【符号の説明】
１…半導体ペレット、１Ａ…半導体基板、１Ｂ…多層配線層、１Ｃ…表面保護膜（最終保護膜）、２…インナーリード、３…インナーリード、４…インナーリード、５…ボンディングワイヤ、６…接着層、７，７Ａ，７Ｂ…絶縁性フィルム、８…接着層、９…樹脂封止体、１０…アウターリード、１１…枠体、１１Ａ…タイバー。

Claims (9)

  1. 半導体ペレットの端部から離れた位置において、半導体ペレットと第１のリード群とを接着する接着層を有する第１のフィルムと、半導体ペレットの外側であって、かつ半導体ペレットの端部から離れた位置において、第２のリード群と接着する接着層を有する第２のフィルムと、を有することを特徴とする半導体装置。
  2. 前記第１のフィルム及び前記第２のフィルムは、その夫々の両主面に接着層を有する絶縁性フィルムから成ることを特徴とする請求項１に記載の半導体装置。
  3. 前記接着層及び前記フィルムはポリイミド系樹脂から成ることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記半導体ペレットは、その端部より内側に表面保護膜を有することを特徴とする請求項１乃至請求項３のうちいずれか１項に記載の半導体装置。
  5. 前記半導体ペレット、第１のリード群、第２のリード群、第１のフィルム、第２のフィルムの夫々は、樹脂で封止されていることを特徴とする請求項１乃至請求項４のうちいずれか１項に記載の半導体装置。
  6. 半導体ペレットの表面上に一端側が配置された第１インナーリードと、前記半導体ペレットの一辺の外側に一端側が配置された第２インナーリードとを有する半導体装置において、前記半導体ペレットの表面上であって、かつその半導体ペレットの一辺から離間して配置された第１絶縁性フィルムによって前記第１インナーリードの一端側が接着固定され、前記半導体ペレットの一辺の外側に配置された他の第２絶縁性フィルムによって前記第２インナーリードの一端側が接着固定されていることを特徴とする半導体装置。
  7. 前記半導体ペレット、第１インナーリード、第２インナーリード、第１絶縁性フィルム、第２絶縁性フィルムの夫々は、樹脂封止体で封止されていることを特徴とする請求項６に記載の半導体装置。
  8. 半導体ペレットと、その半導体ペレット主面上に配置された複数の第１リードと、その半導体ペレット主面から離間して配置された複数の第２リードとを有し、前記第１リードは主面に接着層を有する第１フィルムを介して前記半導体ペレット主面上に接着固定され、前記第２リードは主面に接着層を有する第２フィルムに接着固定され、前記半導体ペレット主面上に接着されている接着層はその半導体ペレットの端部より離間して成ることを特徴とする樹脂封止型半導体装置。
  9. 前記第１フィルム及び前記第２フィルムは一体化されて成ることを特徴とする請求項８に記載の樹脂封止型半導体装置。
JP21483395A 1994-09-20 1995-08-23 半導体装置 Expired - Fee Related JP3555790B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP21483395A JP3555790B2 (ja) 1994-09-20 1995-08-23 半導体装置
KR1019950028773A KR960012442A (ko) 1994-09-20 1995-09-04 반도체장치 및 그 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-223888 1994-09-20
JP22388894 1994-09-20
JP21483395A JP3555790B2 (ja) 1994-09-20 1995-08-23 半導体装置

Publications (2)

Publication Number Publication Date
JPH08148518A JPH08148518A (ja) 1996-06-07
JP3555790B2 true JP3555790B2 (ja) 2004-08-18

Family

ID=26520536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21483395A Expired - Fee Related JP3555790B2 (ja) 1994-09-20 1995-08-23 半導体装置

Country Status (2)

Country Link
JP (1) JP3555790B2 (ja)
KR (1) KR960012442A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076233A (ja) 2000-09-04 2002-03-15 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JPH08148518A (ja) 1996-06-07
KR960012442A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
JPH05326735A (ja) 半導体装置及びその製造方法
US6201297B1 (en) Semiconductor device
JP3638750B2 (ja) 半導体装置
KR960005039B1 (ko) 수지밀봉형 반도체장치
US5278101A (en) Semiconductor device and method for manufacturing the same
JP3555790B2 (ja) 半導体装置
USH73H (en) Integrated circuit packages
JPH0546098B2 (ja)
JP3906233B2 (ja) 半導体装置
WO1999049512A1 (fr) Dispositif a semi-conducteur et procede de fabrication associe
JPH0345542B2 (ja)
EP0410116B1 (en) Method of manufacturing a wire-bonded semiconductor device
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP5234703B2 (ja) 半導体装置の製造方法
JPH079961B2 (ja) 樹脂封止形半導体装置
JPH0777226B2 (ja) 半導体装置およびその製造方法
JPH1117082A (ja) 樹脂封止型半導体装置
JPH05152495A (ja) 半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
JP3060100U (ja) 懸吊式チップパッケージ
JP2504465B2 (ja) 半導体装置
JPH10270625A (ja) 半導体装置およびその製造方法
KR100198312B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
JP3004798B2 (ja) 半導体装置
JPH07122685A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040507

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080521

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080521

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees